CN101083121B - 锁相环电路和记录信息回放设备 - Google Patents

锁相环电路和记录信息回放设备 Download PDF

Info

Publication number
CN101083121B
CN101083121B CN2007101045989A CN200710104598A CN101083121B CN 101083121 B CN101083121 B CN 101083121B CN 2007101045989 A CN2007101045989 A CN 2007101045989A CN 200710104598 A CN200710104598 A CN 200710104598A CN 101083121 B CN101083121 B CN 101083121B
Authority
CN
China
Prior art keywords
phase error
phase
error detection
polarity
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101045989A
Other languages
English (en)
Other versions
CN101083121A (zh
Inventor
原田真吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101083121A publication Critical patent/CN101083121A/zh
Application granted granted Critical
Publication of CN101083121B publication Critical patent/CN101083121B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1453—17PP modulation, i.e. the parity preserving RLL(1,7) code with rate 2/3 used on Blu-Ray discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2541—Blu-ray discs; Blue laser DVR discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

提供了锁相环电路和记录信息回放设备。锁相环电路具有模数转换器、相位误差检测电路和振荡器，相位误差检测电路包括：相位误差检测部件，根据所述数据流信号和1个时钟周期前的数据流信号而检测相位误差；绝对值比较部件，检测所检测的超过预定阈值的相位误差的绝对值；保存部件，在检测的时间段中，保存在所述绝对值比较部件的检测定时的相位误差的极性；非一致检测部件，检测由保存部件保存的极性和由相位误差检测部件检测的相位误差的极性之间的非一致；极性反相部件，在检测到非一致时，通过反相由相位误差检测部件检测的相位误差的极性，而提供相位误差检测信号，或者，在未检测到非一致时，在不反相该极性的情况下提供相位误差检测信号。

Description

锁相环电路和记录信息回放设备
技术领域
本发明涉及PLL(锁相环)电路和使用PLL电路的记录信息回放设备。
背景技术
如从DVD(数字多用盘)到蓝光(Blu-ray，注册商标)盘的转移可见，最近的光盘技术针对于更高密度的记录和更高速度的读取。作为适用于这样的较高密度和较高速度操作的读取系统，PRML(部分响应最大似然(maximumlikelihood))系统已经在使用中。
采用PRML系统的读取信道块大致如下操作。通过根据PR均衡系统的均衡器而增强(boost)由光学拾取器(optical pickup)从盘介质读取的信号的高频分量，并通过模数转换器(以下表示为“ADC”)将来自均衡器的模拟输出数字化，以输出到下行流数字信号处理块。同时，通过使用VCO时钟作为ADC的采样时钟，由具有ADC→相位误差检测电路→电荷泵电路→环路滤波器→压控振荡器(以下表示为“VCO”)→ADC的环路形成PLL电路。
在该读取信道块中，PLL电路反馈控制VCO时钟的相位，使得能够在正确的定时采样从盘介质读取的波形。在诸如盘播放器和磁带播放器之类的记录信息回放设备的领域中，通常，该PLL电路被称为时钟数据恢复电路或者数据同步器(synchronizer)电路。
这里，将描述PLL电路的相位误差检测电路如何检测相位误差。
相位误差检测电路使用由ADC对模拟波形输入进行采样而产生的数字值，其中，通过上行流(upstream)高通滤波器等已经从所述模拟波形输入去除了DC分量。当来自ADC的输出经历过零(zero crossing)时，将它们在过零之前和之后的值相加，以计算相位误差。
考虑以蓝光盘的情况为例。蓝光标准采用17PP调制作为数据记录系统。因此，假设参考时钟周期为1T，这样进行配置，使得它们的数据宽度在2T到8T的范围内改变。为了简化说明，不妨考虑连续输入2T信号的情况。注意，将连续的2T信号假设为具有正弦波形，并且，后面的讨论将基于该假设。
图7示出了其中采样时钟处于正确相位的状态，即，当根据PR{1，2，1}均衡系统而读取波形时，对采样时钟进行锁相。注意，在该例子中，将数据幅度假设为20。作为在PR{1，2，1}均衡系统中的相位误差计算方程的例子，下面的方程(1)是可用的。
当sign(y[n-1])≠sign(y[n])时，(y[n-1]+y[n])*sign(y[n])...(1)
其中，y[n]表示第n采样值，以及sign(y[n])表示y[n]的符号。
将以上方程(1)生成“0”的条件(即，当在两个连续的采样值之间出现过零时这两个采样值的绝对值相等的条件)认为是锁相状态。在图6中示出了实现该计算的具体电路例子。
在图6中，在1T的时段中，由寄存器101保存(hold)来自ADC的输出，以通过比较当前值y[n]的极性和1T前的值y[n-1]的极性的过零判决器(determinator)102来确定是否已经出现过零、以及过零已经出现在输入波形的上升处还是下降处。在该例子中，假设当已经出现过零时将EDET信号设置为“1”，以及当在波形的上升处已出现过零时将FALL信号设置为“0”，而当在波形的下降处已出现过零时将FALL信号设置为“1”。
当EDET信号为“1”时，加法器103将两个输入信号相加。当FALL信号为“0”时，极性反相电路104不对来自加法器103的和的极性进行反相，但是，当FALL信号为“1”时，对该极性进行反相，以提供最终的相位误差检测输出。
在示出采样时钟的锁相状态的图7的例子中，“20(幅度)÷
Figure 071A45989_0
Figure 071A45989_1
±14”是从ADC输出的采样值，并且，根据方程(1)，相位误差检测输出(即，相位误差)因此等于“0”。
在图8中示出了这样的情形，其中采样时钟的相位略滞后于在图7所示的锁相状态。因为时钟脱离了相位，所以，采样值的绝对值在它们各自的过零之前和之后不相等。在图8的例子中，在输入波形的上升处的过零之前和之后的y[1]＝-12、且y[2]＝+16。根据方程(1)，这里计算的相位误差等于+4。同样地，例如，在下降处的过零之前和之后的y[3]＝+12、且y[4]＝-16，并且，因此根据方程(1)，这里计算的相位误差也为+4。
然后，在图9中示出了采样时钟的相位更加滞后的情况。在该例子中，相移大约为稍小于0.5T＝π[弧度]。因为y[1]＝-1并且y[2]＝+19，所以，计算这里的相位误差为+18。类似地，因为y[3]＝+1并且y[4]＝-19，所以，也计算这里的相位误差也为+18。
当采样时钟的相位更加滞后、使得相移量超过π[弧度]时，对相位误差的极性反相。在图10中示出的例子中，由于超过π[弧度]的相移，y[1]已经移动到正侧(positive side)。因此，按照使用过零之前和之后的采样值来计算相位误差的规则，根据y[0]和y[1]计算这里的相位误差。因为y[0]＝-19，并且y[1]＝+1，所以这里计算相位误差为-18。类似地，因为在下降处过零的情况下，y[2]＝+19，并且y[3]＝-1，所以计算相位误差也为-18。
因此，当示意性地表示时，相位误差检测电路的相位误差检测特性具有在图11中所示的形状，展示出单调增加特性，即，当相位误差处于-π[弧度]和+π[弧度]之间时，关于原点而点对称，并且在相位误差超过±π[弧度]后，以每2π[弧度]重复相同的特性。
另外，尽管相位误差检测电路具有以上相位误差检测特性，但是该相位误差检测电路提出了一个问题，即，当初始频率误差较大时，不能实现锁频。以下将描述该问题。
参考图11，考虑其中只有初始频率误差而没有初始相位误差(＝“0”)的情况。因为初始相位误差为“0”，所以，相位误差检测输出最初停留在图11的原点。但是，初始频率误差的存在使相位误差随着时间从PLL操作的开始起的经过而逐渐增加。在图11中，相位误差检测输出逐渐变得离开原点。
这里，如果初始频率误差极小，并且，因此与PLL的环路操作带宽相比、相位误差增加速度足够慢，则在相位误差超过±π[弧度]前，通过PLL操作而校正频率误差，以使相位误差检测输出回到图11的原点。但是，如果初始频率误差较大，并且，因此相位误差以比PLL操作带宽更快的速度增加，则只要相位误差为±π[弧度]或更小，PLL便起到校正频率误差的作用，但是，当超过±π[弧度]时，将相位误差检错输出的极性反相，这使PLL促进频率误差。结果，也加剧了相位误差，并且，之后，以每±2nπ重复相同的现象(其中，n为任意自然数)。由于该现象，当在长时间段上观察时，相位误差检测输出平均值等于“0”，因此，不允许校正频偏。
为了补偿相位误差检测电路的极弱锁频性能，如图12中所示，在读取信道块中附加地提供频率合成器电路300。利用可当前读取数据的盘的旋转速度得到采样时钟的参考频率的一般特征，频率合成器电路300生成频率信息到使用包括上面提到的相位误差检测电路的PLL电路的数据同步器电路200。
该频率合成器电路300使用能够通过边缘比较而锁定频率和相位的普通的PLL电路，并且，由此进行操作，以便锁定到(lock onto)当前正被读取的数据的数据速率参考频率时钟上。
这里，频率合成器电路300通常使用与用于数据同步器电路200的压控振荡器VCO_sync相同的压控振荡器VCO_synth。并且，通过将压控振荡器VCO_synth的振荡频率信息提供到预先使用例如偏流等的压控振荡器VCO_sync，将数据同步器电路200中的初始频偏压缩在小范围内。
这里，将简要地描述用于频率合成器电路300的相位检测电路。
通常，该相位检测电路具有如图13中所示的用于PLL电路的边缘比较型电路配置，其中将时钟信号用作它的输入。因为该类型的相位检测电路能够锁定相移和频偏两者，所以，经常将其称为相位频率检测器(PFD)。
在图14中示出了该相位频率检测电路的相位检测特性。如从该图中可见，即使初始频偏大到将相位误差逐渐增加到超过±2π，PFD输出的极性也总是停留在一侧。因为在很长的时间段上观察时、PFD输出平均值不为“0”，所以，之后可以校正频偏。
但是，该相位频率检测电路仅能比较2个时钟信号之间的边缘，并且，因此，不能被应用于处理模拟波形(例如，从盘读取的作为其输入的信号)的读取信道块。
现在，讨论在数据同步器电路200中的初始频偏。即使将频率信息传递到在使用如上面提到的频率合成器电路300的数据同步器电路200内的压控振荡器VCO_sync，但由于在制造处理期间的变化、芯片温度分布的不同等等，在频率合成器电路300内的压控振荡器VCO_synth和在数据同步器电路200内的压控振荡器VCO_sync也分别具有相互不同的振荡频率，即，初始频偏被引入到数据同步器电路200。如果此初始频偏较大，则如之前锁描述的，担心数据同步器电路200的相位误差检测电路不能校正其相位误差。
为了克服该情况，已经采取了措施，例如将电路200和300两者尽可能的相互接近地排列在芯片上，使得它们较小地被处理和温度波动所影响。此外，已经提出了另一种方案，其中，将在当前和作为上一相位比较结果的值之间的差(相位误差的导数(derivative))加到原始相位误差检测输出，以提供到PLL环路，从而，即使用于锁定的频率差异较大，也能执行同步操作。例如，见日本专利中请出版物第11-162122号(专利文件1)。
如已经描述的，当初始频偏较大时，如图11中所示，相位误差检测输出周期性地重复在正极和负极之间的反相。该周期函数的导数也是周期函数，并且，其平均值也为“0”。因此，即使通过简单地将该导数添加到相位误差检测输出，也不能实现频率锁定。
相反，如在专利文件1的权利要求1中所要求的相关技术利用了以下事实，即，导数的绝对值增加接近比特滑动(bit slip)，其中导数的极性变为与期望的相反。然后，给出任意阈值，并且，当导数超过阈值时，使该导数无效，从而，其防止使平均值等于“0”，并且同时，使得能够仅选择具有期望极性的值。
发明内容
专利文件1中描述的相关技术主要基于输入信号的理想均衡的状态，其中，例如，被频偏所影响的相位误差检测输出单调地变化。但是，在实际应用中(例如，用于光盘等的读取信道)，由于输入信号等的相位均衡特性的恶化，而造成很可能如在图15A中所示，在各个检测定时的相位误差检测输出值剧烈地波动。并且，如图15B中所示，从每个这样的相位误差检测输出值得到的导数仅为其绝对值相对大、另外其极性延伸到正侧和负侧的导数。在此情况下，实际上，不可能通过提供特定的阈值而仅选择期望的极性(在图15A和15B的例子中的正侧)，因此留下了仍未解决的基本问题，即，“其平均值为‘0’的周期函数的导数的平均值也等于‘0’”。
为了克服这个和其它问题，本发明提供了PLL电路和使用该PLL电路的记录信息回放设备，其中，即使其相位误差检测输出值由于输入信号等的相位均衡特性的恶化而显著波动，PLL电路也具有能够在大初始频率误差的情况下锁频的相位误差检测电路。
本发明提供了一种PLL电路，其包括：模数转换器，其利用采样时钟而量化从记录部件输出的信号；相位误差检测电路，其基于从通过模数转换器的量化得到的数据流信号，而检测在期望的时钟和采样时钟之间的相位误差，以输出相位误差检测信号；以及振荡器，其根据从相位误差检测电路输出的相位误差检测信号而改变其振荡频率，并给出作为采样时钟的振荡时钟，在该PLL电路中，相位误差检测电路具有以下配置。
相位误差检测电路包括：相位误差检测部件；绝对值比较部件；保存部件；非一致检测部件；以积极性反相部件。相位误差检测部件从所述数据流信号和1个时钟周期前的数据流信号检测相位误差，绝对值比较部件检测通过相位误差检测部件检测的、超过预定阈值的相位误差的绝对值。保存部件保存在所述绝对值比较部件的检测时段中的、由所述相位误差检测部件检测的相位误差的极性，其中，所述极性是在所述绝对值比较部件的检测定时的极性。非一致检测部件检测在由保存部件保存的极性和由相位误差检测部件检测的相位误差的极性之间的非一致。极性反相部件在非一致检测部件检测到非一致时，通过反相由相位误差检测部件检测的相位误差的极性，而提供相位误差检测信号，并且在非一致检测部件未检测到非一致时，而通过不反相由相位误差检测部件检测的相位误差的极性，而提供相位误差检测信号。在记录信息回放设备中，使用该PLL电路作为数据同步器电路(时钟数据恢复电路)。
在具有以上配置的PLL电路、或使用该PLL电路的记录信息回放设备中，相位误差的绝对值超过预定阈值的事实表示：相位误差接近±π[弧度]，即，比特滑动将要发生。并且，当在相位误差绝对值超过阈值的定时的相位误差的极性与在当前定时的相位误差的极性不同时，判定发生了比特滑动。执行反向相位误差的极性、以使该极性与比特滑动之前的极性相同的操作，直到相位误差绝对量下降到阈值以下，从而，实现失去其垂直平衡的相位误差检测特性。
附图说明
图1是示出了应用了本发明的光盘播放器的读取信道块的配置例子的框图；
图2是示出了根据本发明的实施例的用于PLL电路的相位误差检测电路的相位误差检测特性的图；
图3是示出了根据实施例1的相位误差检测电路的电路例子的框图；
图4是示出了根据实施例2的相位误差检测电路的电路例子的框图；
图5是示出了当应用实施例2时得到的仿真结果的例子的图；
图6是示出了根据相关技术例子的相位误差检测电路的电路例子的框图；
图7是用于图解根据相关技术例子的相位误差检测电路的操作的定时波形图(部分1)。
图8是用于图解根据相关技术例子的相位误差检测电路的操作的定时波形图(部分2)。
图9是用于图解根据相关技术例子的相位误差检测电路的操作的定时波形图(部分3)。
图10是用于图解根据相关技术例子的相位误差检测电路的操作的定时波形图(部分4)；
图11是示出了根据相关技术例子的相位误差检测电路的相位误差检测特性的图；
图12是示出了具有数据同步器电路和频率合成器电路的读取信道块的配置例子的框图；
图13是示出了边缘比较类型相位频率检测电路的配置的框图；
图14是示出了边缘比较类型相位频率检测电路的相位检测特性的图；以及
图15A和15B是示出了用于说明相关技术的问题的仿真结果的例子的图。
具体实施方式
以下将参考附图具体地描述本发明的实施例。
图1是示出了应用了本发明的记录信息回放设备(例如，采用PRML系统作为其读取系统的光盘播放器)的读取信道块的配置例子的框图。但是，本发明不仅可应用于使用光盘作为记录介质的光盘播放器，还可广泛地应用于使用磁盘和磁带作为记录介质、并回放记录在记录介质上的信息的记录信息播放器。
在图1中，通过光学拾取器(OP)20读取在诸如DVD或蓝光盘之类的盘介质10上记录的信息，并经由均衡器(EQ)电路30将该信息提供到数据同步器电路(或时钟数据恢复电路)40。均衡器电路30根据PR均衡系统而加强从光学拾取器20输出的信号的高频分量。
数据同步器电路40是PLL电路，包括ADC(模数转换器)41、相位误差检测(PD)电路42、电荷泵(CP)电路43、作为环路滤波器的低通滤波器(LPF)44、以及VCO(压控振荡器)45。
在数据同步器电路40中，ADC41量化(数字化)来自均衡器电路30的具有模拟波形的输出信号，以将量化的信号输出到下行流数字信号处理(DSP)块50，并且，为了相位误差检测，还将这些量化的信号提供到相位误差检测电路42。相位误差检测电路42根据作为来自ADC41的量化输出信号的数据流信号，检测ADC采样时钟的相位误差。该相位误差检测电路42的具体配置是本发明的特征，后面将描述其细节。
电荷泵电路43将来自相位误差检测电路42的相位误差检测信号转换为电流信号。低通滤波器44使用从电荷泵电路43输出的电流信号而确定整个环路的特性。VCO45具有由低通滤波器44的输出电压控制的它的振荡频率。VCO45的振荡时钟用作ADC41的采样时钟。也就是说，ADC41使用VCO45的振荡时钟来执行它的采样操作。
以ADC41→相位误差检测电路42→电荷泵电路43→低通滤波器44→VCO45→ADC41的环路形成PLL电路。并且，由此PLL电路形成的数据同步器电路40反馈控制VCO45的振荡时钟的相位，使得从盘介质10读取的波形能够被在正确的定时被采样。
在该数据同步器电路40中，作为基本概念，相位误差检测电路42检测超过±π的相位误差，即比特滑动的发生。从而，一旦发生比特滑动，便通过适当地处理相位误差检测输出(以下表示为“PD输出”)，而将相位误差检测电路42配置为不仅检测相移还检测频偏。也就是说，如前所述(见图11)，当比特滑动发生时利用该现象，极性随着取大绝对值的相位误差而改变。
如图2中所示，首先，为PD输出值设置特定的任意阈值Vth。并且，在超过阈值Vth的同时输出相位误差的条件表示：相位误差接近±π[弧度]，即比特滑动将要发生的条件。然后，当由于频偏所造成的此情况使相位误差加重、从而反相PD输出的极性时，确定在所述定时已发生比特滑动，从而反相PD输出的极性，以使极性回到其在比特滑动发生之前的情形。
假设例如将阈值Vth设置为+16，并且在特定定时的PD输出为+19，其中+19为超过阈值Vth的值。频偏的存在不断地增加相位误差。然后，假设在下一定时，相位误差检测电路42计算用于输出的相位误差值为-18。相位误差检测电路42判定因为相位误差超过+π、所以认为已经发生比特滑动，并且，因此输出+18作为它的最终PD输出，其中对其给定与作为在比特滑动之前的计算结果的+19相同的极性。
执行该操作，直到相位误差绝对量降到阈值Vth以下为止。通过这样做，使得相位误差检测特性失去它们的垂直平衡，以便即使由于初始频偏而造成相位误差增加超过±π，也防止PD输出平均值等于“0”。因此，可以改进锁频特性。以下将描述实现此的相位误差检测电路42的具体的实施例。
[实施例1]
图3是示出了根据实施例1的相位误差检测电路42A的电路例子的框图。在此电路例子中，通过ADC41提供到相位误差检测电路42A的信号将被表示为二进制补码(twos complement)。另外，图中的粗线各自表示总线信号路径。
如图3中所示，根据实施例1的相位误差检测电路42A包括寄存器4201、过零判决器4202、加法器4203、极性反相寄存器4204、绝对值比较器4205、寄存器4206、4207、非一致检测电路4208、“与”电路4209和极性反相电路4210，并且使用图1的VCO45的振荡时钟，即ADC41的采样时钟作为时钟CK，而配置相位误差检测电路42A以执行电路操作。
寄存器4201在1T的时段中保存从ADC41提供的数据流信号。过零判决器4202使用从ADC41提供的数据流信号的指示极性的MSB，在当前值和1T前的值之间进行比较，以确定是否已经发生过零、以及过零已经发生在波形的上升处还是下降处。在该例子中，假设当已经发生过零时将EDET信号设置为“1”，以及当在波形的下降处发生过零时将FALL信号设置为“1”。
加法器4203使用两个输入，即，从ADC41提供的数据流信号、以及经由寄存器4201提供的1T前的数据流信号。当EDET信号为“1”时，将两个输入相加，以输出和ADD作为相位误差。如果FALL信号为“0”，则极性反相寄存器4204不反相和ADD的极性，但是，如果FALL信号为“1”，则反相该极性，并存储和ADD作为用于输出的PHERR信号。也就是说，加法器4203具有作为检测来自从ADC41提供的数据流信号和1个时钟周期前的数据流信号的相位误差的相位误差检测部件的功能。
绝对值比较器4205比较来自加法器4203的和ADD(相位误差)与在相位误差检测电路42A外部给出的任意阈值Vth，并且，当和ADD的绝对值(以下表示为“相位误差绝对值”)超过阈值Vth时，输出“1”。寄存器4206保存在EDET信号的下降定时的绝对值比较器4205的输出信号，并且，当后面的相位误差绝对值超过阈值Vth时，保存并持续输出绝对值比较器4205的输出信号。
在寄存器4206的输出信号的上升定时处，即在相位误差绝对值超过阈值Vth的定时处，寄存器4207保存指示从极性反相寄存器4204输出的PHERR信号的极性的PHERR_MSB。也就是说，寄存器4207具有在定时处保存加法器4203的和ADD的保存部件的功能，其中在所述定时处，绝对值比较器4205检测已经超过阈值Vth的相位误差绝对值，具体地，在绝对值比较器4205保持检测的期间，即当后续相位误差绝对值超过阈值Vth时，从极性反相寄存器4204输出的PHERR信号的极性。
非一致检测电路4208比较寄存器4207的输出信号(即，在相位误差绝对值超过阈值Vth时PHERR信号的极性)与当前PHERR信号的极性，并且，如果它们相同则输出“0”，而如果它们不同则输出“1”。通过该非一致检测电路4208判断非一致表示：确定比特滑动已经发生。也就是说，非一致检测电路4208具有作为检测由寄存器4207保存的PHERR信号的极性和从极性反相寄存器4204输出的PHERR信号的极性之间的非一致的非一致检测部件的功能。
仅当寄存器4206的输出信号为“1”时，即仅当后续相位误差绝对值超过阈值Vth时，“与”电路4209才会输出非一致检测电路4208的检测结果。如果“与”电路4209的输出为“1”，则极性反相电路4210判断比特滑动已经发生，并且因此反相PHERR信号的极性，或者，如果“与”电路4209的输出为“0”，则使用没有反相其极性的PHERR信号作为最终的PD输出。
在具有上述配置的相位误差检测电路42A中，由寄存器4201在1T中保存从ADC41提供的数据流信号，并且，由比较各自指示极性的MSB的当前值和1T前的值的过零判决器4202确定是否已经发生过零，以及过零已经发生在输入波形的上升处还是下降定时。
同时，在加法器4203中，当EDET信号为“1”时，将从ADC41提供的信号和1T前的信号相加，并且将和ADD作为相位误差输出。当FALL信号为“ 0”时，不通过极性反相寄存器4204反相和ADD的极性，但是当FALL信号为“1”时，反相和ADD的极性，以便作为PHERR信号输出。
另外，通过绝对值比较器4205而将作为加法器4203的和ADD的相位误差绝对值与任意阈值Vth相比较，并且，当相位误差绝对值超过阈值Vth时，输出“ 1”。这里，相位误差绝对值超过阈值Vth的事实表示相位误差接近±π[弧度]，即比特滑动将要发生。
然后，通过非一致检测电路4208比较在相位误差绝对值超过阈值Vth的定时处的PHERR信号的极性和当前定时处的PHERR信号的极性，并且，当所述极性不同时，判断已经发生比特滑动。仅当后续相位误差绝对值超过阈值Vth时，才经由“与”电路4209输出该判断(非一致检测结果)。因为如果“与”电路4209的输出为“1”、则确定已经发生比特滑动，所以，通过极性反相电路4210而反相PHERR信号的极性，以提供最终的PD输出。
在超过阈值Vth时输出相位误差的条件表示：相位误差接近±π[弧度]，即比特滑动将要发生的条件。因此，当由于频偏所造成的该情况使相位误差进一步增加，并且当在相位误差绝对值超过阈值Vth的定时处的PHERR信号的极性和在当前定时的PHERR信号的极性不同时，即，当反相PHERR信号的极性时，确定在该定时已发生比特滑动。因此，通过执行反相PHERR信号的极性的操作，而对PHERR信号给定与比特滑动前的PHERR信号的极性相同的极性，直到相位误差绝对量降到阈值Vth以下为止，可以实现在图2中示出的相位误差检测特性。
如从图2显而易见的，根据本实施例1的相位误差检测电路42A的相位误差检测特性不垂直平衡。也就是说，即使由于输入信号等的相位均衡特性的恶化而造成PD输出值大幅波动，也可实现失去其垂直平衡的相位误差检测特性。作为实现该相位误差检测特性的结果，即使由于初始频偏而造成相位误差增加而且超过±π，也可防止PD输出平均值等于“0”。因此，可改进锁频特性。在当由于频率误差离开“0”而造成相位误差剧烈恶化时获得的PD输出平均值方面，在图2中示出的相位误差检测特性接近于在图14中示出的相位误差检测特性，并且，因此可对改进锁频性能做出贡献。
因此，通过向相位误差检测电路42A提供锁频特性，在大初始频偏的情况下，可防止数据同步器电路40的故障。另外，取决于操作条件，不必另外提供如图12中所示的频率合成器电路，应此对数据同步器电路40的电路数目和功耗水平的显著减少做出贡献。
但是，如果初始频率误差极大，则优选地另外提供如图12中所示的频率合成器电路。如果以此方法另外提供频率合成器电路，则即使当将操作序列传递到数据同步器电路40而频率合成器电路没有严格地锁频时，因为电路40具有相位误差检测电路42A，所以数据同步器电路40也能够充分地锁相，因此对整个读取信道块的操作系列步骤所花费的时间的减少做出贡献。
另外，仅通过适用于CMOS装置的数字计算而实现锁频功能，并且因此可预期节能且稳定的操作。
在上述根据实施例1的相位误差检测电路42A中，采用其中从外面给出比特滑动的阈值Vth的配置。但是，因为相位误差计算主要取决于到ADC41的输入信号的幅度，所以，担心如果幅度意外地大或小，则比特滑动检测功能不能正确操作。
如前面所提到的，假设在光盘中的参考时钟的宽度为1T，那么，例如，在DVD上记录宽度为3T到11T的数据，而在蓝光盘上记录宽度为2T到8T的数据，这取决于它们的记录系统。由于光学拾取器20等的性能，具有较高频分量的信号，即用于DVD的3T信号或用于蓝光盘的2T信号和其它信号相比具有较小的幅度。因此，必须将阈值Vth设置为可以全部覆盖在有关系统中使用具有最小幅度的信号而计算的最大相位误差值的值。
因此，为了即使到ADC41的输入信号的幅度意外地大或小、比特滑动检测功能也能正确地操作，在以下描述的根据实施例2的相位误差检测电路中，提供自动地计算适当的阈值Vth的机制。
[实施例2]
图4是示出了根据实施例2的相位误差检测电路42B的电路例子的框图，其中，对等价于图3中的组件的组件赋予相同的附图标记。另外，在该电路例子中，假设将从图1的ADC41提供到相位误差检测电路42B的信号表示为二进制补码。另外，粗线分别表示总线信号路径。
如图4中所示，除了根据实施例1的相位误差检测电路42A的组件，即寄存器4201、过零判决器4202、加法器4203、极性反相寄存器4204、绝对值比较器4205、寄存器4206、4207、非一致检测电路4208、“与”电路4209和极性反相电路4210之外，根据实施例2的相位误差检测电路42B还包括数据宽度监视电路4211、寄存器4212、4213、平均值计算电路4214和选择器开关4215，并且具有与例如其最小数据宽度为2T的蓝光盘兼容的配置。
数据宽度监视电路4211监视作为ADC41的输出信号的数据流信号的数据宽度，并且当判断具有最小宽度(例如2T)的信号已经到达时，将触发信号提供到平均值计算电路4214。寄存器4212在1T中保存从ADC41输入的数据流信号。寄存器4213在另一个1T中保存由寄存器4212保存的数据流信号。平均值计算电路4214使用由寄存器4212、4213保存的2T信号的两个采样数据项，当从数据宽度监视电路4211给出触发信号时，计算所述采样数据项的平均值，并且输出平均值作为阈值Vth。
以上提到的数据宽度监视电路4211、寄存器4212、4213和平均值计算电路4214形成阈值设置电路，其基于从ADC41输入的数据流信号而自动地设置最佳值作为阈值Vth。
在该阈值设置电路中，使用计算从ADC41输入的数据流信号的数据宽度的监视电路4211来监视数据流信号的数据宽度，并且，当判断作为具有最小宽度信号的2T信号已经到达时，平均值计算电路4214使用由寄存器4212、4213保存的2T信号的两个采样数据项，以计算它们的平均值，并且将该平均值设置为阈值Vth。
这将通过使用这样的例子来说明，其中，在图7到图10中示出的数据幅度为20的输入波形是正弦。如图9中所示，当采样时钟很大程度上脱离相位时，2T信号的平均值等于10，例如，根据y[2]＝+19、且y[3]＝+1，20÷2＝10。同时，如图7中所示，当锁相采样时钟时，该平均值等于14，其为采样时钟脱离相位的情况的平均值的
Figure 071A45989_2
倍。
因此，在具有始终自动设置最佳阈值的功能的、根据实施例2的相位误差检测电路42B中，除了根据实施例1的相位误差检测电路42A所获得的优点之外，还可得到以下两个优点。
第一，即使在从盘读取数据期间数据幅度改变，阈值Vth也自动地跟随改变的幅度。第二，在大相移的情况下，阈值Vth变得相对小，从而如图2中所示，和原始相位检测电路的相位检测特性相比，反相极性的区域增加，以实现快速锁频性能。另一方面，当相位被锁定时，阈值Vth变得相对大，从而电路42B较少响应于由于噪声等而造成的突然的无效PD输出。
图5是示出了当将本实施例2应用到图15A中所示的PD输出时所得到的仿真结果的例子的图。观察这些仿真结果，在接近由虚线示出的比特滑动的PD操作中反相极性，并且，结果，失去了PD输出值的垂直平衡，从其中可以见证作为本发明的目标的图2中所示的现象。
选择器开关4215选择从本相位误差检测电路42B的外部给出的阈值Vth1和通过阈值设置电路自动设置的阈值Vth2之中的一个，并将所选择的阈值提供到绝对值比较器4205作为用于比特滑动检测的阈值Vth。用户使用选择器开关4215做出关于给出在外部任意设置的阈值Vth1、还是基于从ADC41输入的数据流信号而自动设置的阈值Vth2作为用于比特滑动检测的阈值Vth的选择。
注意，本实施例的描述是基于其中将本实施例提供到在其中基于PR{1，2，1}均衡系统读取的蓝光盘系统中的数据同步器电路(或时钟数据恢复电路)的情况。但是，当然，当相位误差具有其极性与其超过特定阈值的绝对值相反时判断出现已比特滑动、以及根据输入数据的幅度而自动计算阈值的当前实施例的基本配置也可广泛地应用于其它类似的数据同步器电路。
根据本发明的实施例，即使由于输入信号等的相位均衡特性的恶化而造成相位误差检测输出值剧烈地波动，也可实现失去其垂直平衡的相位误差检测特性，并且，因此可以在大初始频率误差的情况下可靠地执行锁频。
本领域的技术人员应该理解：各种修改、组合、子组合和改变可取决于设计需要和其它因素而发生，只要它们在所附权利要求或其等价物的范围内即可。
相关申请的交叉引用
本文件包括涉及于2006年5月30日在日本知识产权局提交的日本专利申请JP2006-149249的主题，通过引用在此合并其全部内容。

Claims (4)

1.一种锁相环电路，包括：
模数转换器，其使用采样时钟而量化从记录介质读取的信号；
相位误差检测电路，其基于从通过模数转换器的量化得到的数据流信号、在期望的时钟和采样时钟之间检测相位误差，以输出相位误差检测信号；以及
振荡器，其根据从相位误差检测电路输出的相位误差检测信号而改变其振荡频率，并给出作为采样时钟的振荡时钟，
其中，该相位误差检测电路包括：
相位误差检测部件，其根据所述数据流信号和1个时钟周期前的数据流信号而检测相位误差；
绝对值比较部件，其检测通过相位误差检测部件检测的、超过预定阈值的相位误差的绝对值；
保存部件，其保存通过所述相位误差检测部件在所述绝对值比较部件的检测时段中检测的相位误差的极性，其中所述极性是在所述绝对值比较部件的检测定时的极性；
非一致检测部件，其检测由保存部件保存的极性和由相位误差检测部件检测的相位误差的极性之间的非一致；以及
极性反相部件，当非一致检测部件检测到非一致时，通过反相由相位误差检测部件检测的相位误差的极性，而提供相位误差检测信号，并且，当非一致检测部件未检测到非一致时，在不反相由相位误差检测部件检测的相位误差的极性的情况下提供相位误差检测信号。
2.如权利要求1所述的锁相环电路，其中，相位误差检测电路还包括：
阈值设置部件，其基于数据流信号而自动设置作为阈值的最佳值。
3.一种记录信息回放设备包括：
读取部件，其从记录介质读取所记录的信息；以及
锁相环电路，其包括：模数转换器，其使用采样时钟而量化从读取部件输出的信号；相位误差检测电路，其基于从通过模数转换器的量化得到的数据流信号、在期望的时钟和采样时钟之间检测相位误差，以输出相位误差检测信号；以及振荡器，其根据从相位误差检测电路输出的相位误差检测信号而改变其振荡频率，并给出作为采样时钟的振荡时钟，
其中，该相位误差检测电路包括：
相位误差检测部件，其根据所述数据流信号和1个时钟周期前的数据流信号而检测相位误差；
绝对值比较部件，其检测通过相位误差检测部件检测的、超过预定阈值的相位误差的绝对值；
保存部件，其保存通过所述相位误差检测部件在所述绝对值比较部件的检测时段中检测的相位误差的极性，其中所述极性是在所述绝对值比较部件的检测定时的极性；
非一致检测部件，其检测由保存部件保存的极性和由相位误差检测部件检测的相位误差的极性之间的非一致；以及
极性反相部件，当非一致检测部件检测到非一致时，通过反相由相位误差检测部件检测的相位误差的极性，而提供相位误差检测信号，并且，当非一致检测部件未检测到非一致时，在不反相由相位误差检测部件检测的相位误差的极性的情况下提供相位误差检测信号。
4.如权利要求3所述的记录信息回放设备，其中，相位误差检测电路还包括：
阈值设置部件，其基于数据流信号而自动设置作为阈值的最佳值。
CN2007101045989A 2006-05-30 2007-05-30 锁相环电路和记录信息回放设备 Expired - Fee Related CN101083121B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP149249/06 2006-05-30
JP2006149249A JP4784400B2 (ja) 2006-05-30 2006-05-30 Ｐｌｌ回路および記録情報再生装置

Publications (2)

Publication Number Publication Date
CN101083121A CN101083121A (zh) 2007-12-05
CN101083121B true CN101083121B (zh) 2010-11-03

Family

ID=38789975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101045989A Expired - Fee Related CN101083121B (zh) 2006-05-30 2007-05-30 锁相环电路和记录信息回放设备

Country Status (3)

Country Link
US (1) US7428197B2 (zh)
JP (1) JP4784400B2 (zh)
CN (1) CN101083121B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158080A (ja) * 2007-12-07 2009-07-16 Renesas Technology Corp 光ディスク再生装置及びフェイズロックループ回路
JP5468372B2 (ja) * 2008-12-25 2014-04-09 パナソニック株式会社 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
CN102035555B (zh) * 2010-12-29 2012-12-26 矽力杰半导体技术(杭州)有限公司 一种模数转换器、转换方法及应用其的数字电源控制器
CN103684440B (zh) * 2012-09-04 2017-10-27 瑞昱半导体股份有限公司 时脉与数据回复电路以及时脉与数据回复方法
US9379921B2 (en) * 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus
US20190238144A1 (en) * 2018-01-31 2019-08-01 Integrated Device Technology, Inc. ADC Based PLL
CN111010089B (zh) * 2019-11-29 2022-09-06 电子科技大学 一种抗振型晶体振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412762A (zh) * 1997-03-19 2003-04-23 株式会社日立制作所 摆动信号检测电路，信息处理装置、方法及其记录介质
CN1502099A (zh) * 2001-04-09 2004-06-02 松下电器产业株式会社 记录播放装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228320A (en) * 1978-11-02 1980-10-14 Bell Telephone Laboratories, Incorporated Noise detector for frequency modulation systems
JPS61280578A (ja) * 1985-06-05 1986-12-11 Mitsubishi Electric Corp デイジタル位相比較器
JP3015832B2 (ja) * 1995-06-27 2000-03-06 富士通株式会社 データ再生装置
JP3453006B2 (ja) * 1995-07-07 2003-10-06 パイオニア株式会社 位相同期回路及びディジタル信号再生装置
JP3570902B2 (ja) * 1998-09-21 2004-09-29 富士通株式会社 位相周波数検出器およびそれが組み込まれた位相ロックループ回路
JP2003078409A (ja) * 2001-08-30 2003-03-14 Sony Corp 位相検出方法、位相検出回路および位相同期装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412762A (zh) * 1997-03-19 2003-04-23 株式会社日立制作所 摆动信号检测电路，信息处理装置、方法及其记录介质
CN1502099A (zh) * 2001-04-09 2004-06-02 松下电器产业株式会社 记录播放装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-162122A 1999.06.18

Also Published As

Publication number Publication date
JP2007323683A (ja) 2007-12-13
US7428197B2 (en) 2008-09-23
JP4784400B2 (ja) 2011-10-05
CN101083121A (zh) 2007-12-05
US20070280080A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
CN101083121B (zh) 锁相环电路和记录信息回放设备
US7469367B2 (en) Phase error determination method and digital phase-locked loop system
JP2830803B2 (ja) 位相検出器及びこれを用いた磁気ディスク装置
JPH09185874A (ja) 位相検出方法およびその実施装置
JP3972868B2 (ja) デジタルｐｌｌ装置
JPH1091965A (ja) データ再生装置
CN101409096B (zh) 用于相位误差组合的系统和方法
KR100398879B1 (ko) 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
KR100708110B1 (ko) 워블 신호를 이용한 시스템 클록 생성 장치 및 그를이용한 데이터 재생 장치
US6665359B1 (en) Digital data separator
US7773326B2 (en) Methods for multi-channel data detection phase locked loop error combination
JP2000243041A (ja) データ再生システムにおけるクロック調整装置
US7773327B2 (en) Multi-channel data detection phase locked loop frequency error combination logic
US5430582A (en) Digital signal reproducing apparatus
JP3966342B2 (ja) ディジタル信号再生装置
JP2888187B2 (ja) 情報検出装置
JPH09219068A (ja) クロック抽出回路
JP2001332033A (ja) 位相比較器およびこれを用いる同期信号生成回路
JPH06338782A (ja) ディジタルクロック再生装置
JPH09259544A (ja) 光ディスク装置
JPH07182801A (ja) 光ディスクからのデータ再生システム
Kim et al. An advanced asymmetry compensation technique for high speed optical drive systems
JP2001358782A (ja) 位相エラー検出装置
JP2006294098A (ja) 信号処理装置、信号処理方法、再生装置
JPH11144253A (ja) 記録信号復調方法及びこれを用いた光ディスク装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20150530

EXPY Termination of patent right or utility model