CN101079441A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN101079441A
CN101079441A CN200710089347.8A CN200710089347A CN101079441A CN 101079441 A CN101079441 A CN 101079441A CN 200710089347 A CN200710089347 A CN 200710089347A CN 101079441 A CN101079441 A CN 101079441A
Authority
CN
China
Prior art keywords
substrate
front surface
conductive structure
collector
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710089347.8A
Other languages
English (en)
Other versions
CN101079441B (zh
Inventor
库纳尔·威地
吕在成
理查德·P.·沃朗特
弗朗索瓦·帕日蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101079441A publication Critical patent/CN101079441A/zh
Application granted granted Critical
Publication of CN101079441B publication Critical patent/CN101079441B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

半导体器件及其形成方法。器件结构包括基片和至少一个半导体器件，该基片具有前表面和背表面，该至少一个半导体器件包括位于基片内的第一导电结构和位于之上的第二导电结构。第一导电接触位于基片的前表面上方，并从第一导电结构横向偏离。该第一导电接触通过一个传导路径与第一导电结构电连接，该导电路径的延伸范围是：(1)从第一导电结构通过基片到其背表面，(2)跨越基片的背表面，和(3)从背表面通过基片到前表面上的第一导电接触。进一步，在前表面上有第二导电接触，并与第二导电结构电连接。传导路径的形成可以通过光刻和刻蚀，随后进行金属沉积。

Description

半导体器件及其形成方法
技术领域
本发明大体上涉及半导体器件结构。更特别地，本发明涉及具有用于提高散热和降低寄生电阻的背部接触的双极器件结构。
背景技术
双极结晶体管(BJT)和变抗器(varactor)在半导体工业中发挥着越来越重要的作用。双极电路性能，特别是工作速度的提高是提高网络通讯系统和无线系统的基本要求。具有硅-锗基极的BJT为这类系统提供了理想的器件性能。例如，最近SiGe基异质结双极晶体管(HBT)已经实现了大约350GHz的电流截止频率(ft)。
随着双极电路中电流密度的增加，双极器件的散热和寄生电阻对器件性能产生了更加显著的限制。高的结温度和收集极电阻使ft降低，而最大振荡频率(fmax)进而受ft以及有效电阻-电容(RC)时间常数的限制。
传统上，BJT的收集极或者变抗器的n型阴极与位于BJT收集极或变抗器阴极下方半导体基片内的埋置半导体层(也称作双极结晶体管中的亚收集极)相接触。这种埋置的半导体层横向延伸到透过接触(reach-through contact)，其进一步纵向延伸到半导体基片的前表面，并形成与位于半导体基片前表面上面的金属接触的电连接，并从BJT的收集极或变抗器的阴极横向偏移。
图1显示了一个传统的异质结双极晶体管(HBT)，其包括收集极15、本征基极20、非本征基极25、和通过电介质30与非本征基极隔离的发射极35。金属通孔接触50和电极55位于半导体晶片1前表面之上，与非本征基极25横向对准，并直接形成与HBT的非本征基极25的电连接。类似地，金属通孔接触40和电极60位于半导体晶片1前表面之上，与发射极35横向对准，并直接形成与HBT的发射极35的电连接。
然而，金属通孔接触45和电极65位于半导体晶片1前表面之上，与收集极15横向偏离，因此电连接不能在收集极15、金属通孔接触45和电极65之间直接形成。
对比地，收集极15首先与位于半导体晶片1内的埋置半导体(或亚收集极)层18相接触，该层进而与一个透过注入区43接触，该区通过半导体晶片1内的一个或多个浅沟槽隔离区10与收集极15隔离。该埋置的半导体层18提供了一个从HBT有源区的下面到透过注入区43的水平导电路径，同时透过注入区43提供了一个从埋置半导体层18到半导体晶片1前表面上的金属通孔接触45以及电极65的垂直导电路径。在半导体晶片1内还形成深沟槽隔离5和浅沟槽隔离10，使HBT晶体管与相邻器件隔离。特别地，透过注入区43由周围的浅沟槽隔离10加以限定。
典型地，首先在半导体基片1内通过高剂量离子注入形成埋置半导体层18，随后进行高温退火，并在其上面外延沉积一个半导体器件层(未显示)。然后形成深沟槽隔离区5和浅沟槽隔离区10。特别地，深沟槽隔离区5延伸通过半导体器件层(未显示)和埋置半导体层18进入基片1，浅沟槽隔离区10只延伸通过半导体器件层(未显示)并停止在埋置半导体层18。浅沟槽隔离区10起到为半导体器件层(未显示)构图，借此在其中限定一个器件或收集极区15及透过接触区43的作用。透过接触区43与器件或收集极区15相邻，但同时通过一个或多个浅沟槽隔离区10与之隔离。随后，在透过接触区43内执行掺杂剂注入和退火以形成透过接触。然后在半导体器件层(未显示)的器件或收集极区之上形成双极器件的有源部件，接着在整个结构之上沉积级间电介质(ILD)层(未显示)，并透过ILD层(未显示)形成金属通孔接触40、45和50并到达基片1的前表面，从而提供与双极器件各个有源部件，例如图1所示HBT的收集极15、基极25和发射极35、或变抗器(未显示)的阴极和阳极的电连接。
现代半导体电路中常用的高电流密度会产生显著的结热量，其只能通过埋置的半导体层散发到块体半导体基片内。因为半导体材料不是理想的热导体，所以没有散发的结热量进而导致结温度显著升高。
进一步，双极器件的寄生电阻由三个主要部分构成：(1)从BJT的收集极-基极结(或变抗器的阴极-阳极结)到埋置半导体层的垂直导电路径的电阻，(2)沿着埋置半导体层的水平导电路径的电阻，和(3)从埋置半导体层通过透过注入区到位于基片前表面上的金属接触的另一条垂直路径的电阻。因为形成传统双极器件中上述导电路径的半导体材料具有相对高的电阻，所以传统双极器件的总寄生电阻很显著，从而随着器件截止频率(ft)的增加，对双极器件的最大振荡频率(fmax)造成限制。
因此有必要提高双极器件的散热并降低寄生电阻，以提高这种双极器件的射频(RF)性能。
发明内容
本发明通过提供背部金属接触，提高了结热量的散发，降低了结温度，并降低了寄生电阻，从而解决了传统双极器件的上述问题。因此能够消除传统的埋置半导体和透过注入区以及与之相关的电阻负荷。背部金属接触起到热沉的作用，散发结热量，降低结温度，同时降低寄生电阻，从而提高了双极器件的性能。
在一个方面中，本发明涉及一种器件结构，其包括：
基片，其具有前表面和背表面；
至少一个半导体器件，其包括至少位于基片内的第一导电结构和位于之上的第二导电结构，
第一导电接触，其位于基片前表面之上，并从第一导电结构横向偏离，其中第一导电接触通过一个导电路径与第一导电结构电连接，该路径的延伸范围是：(1)从第一导电结构通过基片到其背表面，(2)跨越基片的背表面，和(3)从背表面通过基片到前表面上的第一导电接触；和
第二导电接触，其位于基片前表面之上，并与第二导电结构电连接。
本文所用的术语“横向偏离”是指一种两个结构之间沿着与基片表面平行的方向偏离的关系。在这种横向偏离结构之间沿着与基片表面平行的方向不存在重叠。
在本发明的一个优选的但非必需的实施例中，基片包括一个绝缘体上半导体(SOI)基片，其具有一个基极半导体基片层、一个位于基极半导体基片层之上的埋置绝缘体层和一个位于埋置绝缘体层之上的半导体器件层。半导体器件层的上表面限定了基片的前表面，基极半导体基片层的下表面限定了基片的背表面。
本发明的半导体器件优选地是一个双极半导体器件。特别地，这种双极半导体器件的第一导电结构具有第一导电类型，第二导电结构具有第二相反的导电类型。
在本发明的一个具体实施例中，半导体器件包括一个双极结晶体管(BJT)。该BJT优选地包括一个位于基片内的收集极和一个位于收集极之上的基极。位于基片前表面之上的基极金属接触与基极电连接。收集极金属接触位于基片前表面之上，从收集极横向偏离，并通过一个金属线与收集极电连接，该金属线的延伸范围是：(1)从收集极通过基片到基片背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的收集极金属接触。该BJT可以进一步包括一个发射极，其位于基极之上，具有一个位于基片前表面上的并与发射极电连接的发射极金属接触。
在本发明的另一个实施例中，半导体器件包括一个变抗器。该变抗器优选地包括一个位于基片内的阴极和一个位于阴极之上的阳极。位于基片前表面之上的阳极金属接触与阳极电连接。阴极金属接触位于基片前表面之上，从阴极横向偏离，并通过一个金属线与阴极电连接，该金属线的延伸范围是：(1)从阴极通过基片到基片背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的阴极金属接触。更优选地，调节阴极和阳极的掺杂的分布，产生一个超突变结变抗器(hyper-abrupt junction varactor)(HJV)。
在另一个方面中，本发明涉及一种形成器件结构的方法，其包括：
形成一个前体结构，该结构包括：(a)一个基片，其具有前表面和背表面，(b)至少一个半导体器件，其包括至少一个位于基片内的第一导电结构和一个位于第一导电结构之上的第二导电结构，(c)一个第一导电接触，其位于基片前表面之上，并从第一导电结构横向偏离且不与之电连接，和(d)一个第二导电接触，其位于基片前表面之上，并与第二导电结构电连接；和
在所述前体结构内形成一个导电路径，使第一导电结构与第一导电接触电连接，其中导电路径的延伸范围是：(1)从第一导电结构通过基片到基片的背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的第一导电接触。
优选地，但非必需地，导电路径的形成是通过：
对基片构图，从而在其中形成第一和第二开孔，其中第一开孔与第一导电结构横向对准，并从第一导电结构延伸通过基片到基片的背表面，并且其中第二开孔与第一导电接触横向对准，并从基片的背表面延伸通过基片到基片前表面上的第一导电接触；
在第一和第二开孔内及基片背表面之上沉积金属；和
对沉积的金属进行构图，借此形成一个金属线，该金属线延伸的范围是：(1)从第一导电结构通过基片到基片的背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的第一导电接触。
优选地，但非必需地，该基片通过光刻和刻蚀加以构图。
通过后面的公开和附加权利要求，本发明其他的方面、特点和优点将更加清晰。
附图说明
图1显示了传统异质结双极晶体管(HBT)的剖面图，其包括一个埋置的半导体或亚收集极层，和一个透过注入区，其用于使收集极与位于基片的前表面上并与收集极横向偏离的收集极金属接触电连接。
图2显示了根据本发明一个实施例的示例性HBT的剖面图，其包括背部金属接触，用于使收集极与位于基片的前表面上并与收集极横向偏离的收集极金属接触电连接。
图3-8显示了根据本发明一个实施例的通过使用光刻和刻蚀形成图2中HBT的示例性处理步骤。
图9显示了根据本发明一个实施例的示例性变抗器的剖面图，其包括背部金属接触，用于使阴极与位于基片前表面上并从阴极横向偏离的阴极金属接触电连接。
具体实施方式
在下文的说明书中提出了大量特定的细节，例如特定的结构、部件、材料、尺寸、处理步骤和技术，从而使读者对本发明有一个完全的理解。然而，本领域的技术人员应当意识到，本发明也可以不用这些特定的细节加以实现。在其它的实例中，众所周知的结构或处理步骤没有详细地加以说明，以避免模糊本发明。
应当理解，当称一个元件，例如层、区域或基片，位于另一个元件的“上面”或“之上”时，它可以直接位于另一个元件之上，或者也可以存在中间插入元件。对比地，当称一个元件“直接位于”另一个元件的上面或上方时，则不存在中间插入元件。还应当理解，当称一个元件位于另一个元件的“下面”或“之下”时，它可以直接位于另一个元件的下面或下方，或者也可以存在中间插入元件。对比地，当称一个元件“直接位于”另一个元件的下面或下方时，则不存在中间插入元件。
本发明提供了改进的双极器件，其具有背部金属接触，用于提高结热量的散发，降低结温度，和降低双极器件内的寄生电阻。使用这种背部金属接触允许完全消除在传统双极半导体器件内采用的埋置半导体和透过注入区的使用，借此消除了它们各自的电阻负荷。相应地，双极器件的性能得到显著提高。
本发明的改良双极器件，优选地，每一个包括第一导电类型的第一导电结构和第二相反导电类型的第二导电结构。第一导电结构位于半导体基片内，而第二导电结构位于第一导电结构之上。
第一导电接触位于基片前表面之上，第一导电接触与第一导电结构成横向偏离关系，也就是说，第一导电接触沿着与基片平行的方向与第一导电结构偏离，沿这个方向上没有重叠。导电路径(优选地金属线)被布置并构建成使第一导电接触与第一导电结构电连接。特别地，这种导电路径包括至少三个部分，其第一部分从第一导电结构延伸通过基片到基片的背表面，其第二部分延伸跨越基片的背表面，其第三个部分从背表面延伸通过基片到基片前表面上的第一导电接触。
在基片前表面上还提供第二导电接触，但是第二导电接触被布置成相对于第二导电结构为横向对准关系，也就是说，第二导电接触沿着与基片表面平行的方向与第二导电结构的至少一部分对准。这样，第二导电接触以一种直接方式与第二导电结构电连接，不需要额外的导电路径将第二导电接触与第二导电结构电连接。
图2显示了根据本发明一个实施例的示例性HBT的剖面图，其包括背部金属接触，用于将收集极与位于基片前表面上但与收集极横向偏离的收集极金属接触电连接。
特别地，在基片结构100上制造HBT 4，该基片结构优选地具有一个绝缘体上半导体(SOI)的配置，并且包括基极半导体基片层102、埋置绝缘体层112，和半导体器件层(未显示)，其通过隔离区110加以构图而成至少一个有源器件区域115。
基极半导体基片层102和半导体器件层(未显示)可以包含任何半导体材料，包括但不仅限于：Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP、其它III-V或II-VI化合物半导体、或者有机半导体结构。在本发明的一些实施例中，优选地，基极半导体基片层102和半导体器件层(未显示)包含含Si半导体材料，也就是，含有硅的半导体材料。该基极半导体基片层102可以掺杂、非掺杂，或者其中同时含有掺杂和非掺杂区(未显示)。
埋置绝缘体层112可以包含任何合适的绝缘体材料，其典型地包含处于晶相或非晶相的氧化物、氮化物或氧氮化物。埋置绝缘体112的物理厚度范围是大约10-大约1000nm，更优选地是，大约20-大约500nm。
如图2所示，SOI基片结构100能够通过化学气相沉积、热氧化或其组合在基极半导体基片层102上沉积埋置绝缘体层112，随后沉积半导体器件层(未显示)，最后形成浅沟槽隔离110而原位地加以形成。选择地，SOI基片结构100能够通过硅注入的氧化物(SIMOX)处理，期间在块体半导体基片内注入氧离子达预定深度，之后进行高温退火，从而使半导体材料与注入的氧离子发生反应，借此在半导体基片内形成一个埋置氧化物层达预定深度而原位地加以形成。进一步，SOI基片结构100可以通过晶片接合技术由预先形成的绝缘体和半导体层加以制造。
隔离区110可以是沟槽隔离区或场氧化物隔离区。沟槽隔离区的形成是利用本领域技术人员熟知的传统沟槽隔离处理。例如，在形成沟槽隔离区时可以使用光刻、刻蚀和用沟槽电介质填充沟槽。任选地，在沟槽填充之前可以在沟槽内形成内衬(liner)，在沟槽填充之后可以执行致密化步骤，并且在沟槽填充之后可以执行平面化处理。场氧化物区的形成可以采用所谓的硅的局部氧化处理。
HBT包括收集极，其位于有源器件区115处的基片结构内，本征基极120，其位于基片100的上表面上并且在收集极115上面，非本征基极125，其位于本征基极120之上，和T形发射极135，其位于非本征基极125上面。T形发射极135与本征基极120直接接触，但通过绝缘体隔离物130与非本征基极125电绝缘。
优选的，但非必需的，本征基极120包含硅锗，并且其覆盖整个收集极115和部分的沟槽隔离区110。SiGe本征基极120可以用任何本领域熟知的方法加以形成。在形成SiGe本征基极120之后，可以形成优选地包含多晶硅的非本征基极125，绝缘体隔离物130，和同样优选地包含多晶硅的T形发射极135。特别地，多晶硅发射极135延伸通过多晶硅非本征基极125，并直接与SiGe本征基极120接触，但发射极135通过绝缘体隔离物130与非本征基极125的每一侧电隔离。在本发明一个的优选的但非必需的实施例中，基极半导体基片层102包含轻p型掺杂的硅，半导体器件层(未显示)用n型掺杂剂物质掺杂，非本征基极125用p型掺杂剂物质掺杂。
在形成多晶硅非本征基极125、绝缘体隔离物130和多晶硅发射极135之后，在整个结构上沉积级间电介质(ILD)层(未显示)。ILD层可以用任何合适的方法，例如化学气相沉积(CVD)，加以沉积，其可以包含任何合适的级间电介质材料，包括但不限于：二氧化硅，例如由正硅酸乙酯(TEOS)前体沉积的氧化物，硼磷硅玻璃(BPSG)，或非掺杂硅玻璃(USG)。
一旦沉积了ILD层(未显示)，便可以通过传统的光刻和刻蚀处理在基片结构100的前表面上透过ILD层(未显示)形成金属通孔接触140、145和150。一方面，金属通孔接触140和150与发射极135和非本征基极125横向对准，并且它们在位于ILD层(未显示)、发射极135和非本征基极125上面的发射极电极160、基极电极155之间提供直接电连接，如图2所示。另一方面，金属通孔接触145与收集极115横向偏离，因此不会在收集极电极165和收集极115之间提供直接电连接。相反，提供传导路径，使收集极115与收集极电极165电连接，该传导路径优选地包括由从收集极115延伸通过埋置绝缘层112和基极半导体基片层102到基片结构100背部的第一金属通孔215，延伸跨越基片结构100背表面的金属线230，和从基片结构100的背表面延伸到与基片100前表面上的金属通孔接触145相接触的第二金属通孔225。
如图2所示的背部金属接触215、225和230联合起来发挥热沉(heat sink)的作用，降低HBT器件4中的结温度。它们还起到降低HBT器件4中寄生电阻的作用，借此提高这种器件的器件性能。
如图2所示的HBT器件能够通过示例处理步骤容易地加以制造，下文中将参考图3-9对该处理步骤进行更详细的说明。
首先，如图3所示，提供一个含有HBT 4的前体结构，其中在基片100的前表面上已经形成了金属通孔接触140、145和150，以及电极160、165和155。如前文所述，横向对准的金属通孔接触140和150在发射极135、发射极电极160、非本征基极125和基极电极155之间提供直接的电连接。然而，在收集极115和收集极电极165之间还没有建立电连接，因为收集极115和金属通孔接触145之间存在横向偏离关系。任选地，在基片100内定位一个透过注入区143，其与图1中传统HBT2内典型采用的相似，并与金属通孔接触145接触。
接着，基片100反转使上侧朝下，并且基极半导体基片层102的背部任选地从大约500-1000μm(优选地600-800μm)减薄到大约50-300μm(优选地100-200μm)，如图4所示。基极半导体基片层102的减薄能够通过任何合适的本领域熟知的晶片减薄技术容易地加以执行，这些技术包括但不仅限于：化学机械抛光、湿法刻蚀、研磨等。
然后在经过减薄的基极半导体层102的整个背部上沉积电介质硬掩模层202，之后沉积经过构图的光致抗蚀剂层204，如图5所示。优选但非必需的，电介质硬掩模层202包含氧化硅。电介质硬掩模层202可以通过任何传统沉积处理加以形成，包括但不仅限于：化学气相沉积(CVD)、等离子体增强CVD、溅射、蒸发、化学溶液沉积和其他类似的沉积处理。经过构图的光致抗蚀剂层204的形成如下，首先在电介质硬掩模层202上沉积一个覆盖(blanket)光致抗蚀剂层(未显示)，将覆盖光致抗蚀剂层(未显示)暴露于期望的辐射图形下，利用传统的抗蚀剂显影器使经过曝光的光致抗蚀剂显影，从而在光致抗蚀剂层204内形成接触开孔206A和208A。接触开孔206A和208A必须各自与位于基片100前侧的收集极115和金属通孔接触145对准。在用于在基片100前侧上形成金属互连的掩模级上提供对准标记，并可以使用一种基于红外线的技术检测基片100前侧上的对准标记，以保证接触开孔206A和208A与收集极115和金属通孔接触145的精确对准。
然后通过干法和/或湿法刻蚀步骤将光致抗蚀剂层204内的图形转移到电介质硬掩模层202和基极半导体基片层102上，借此形成延伸通过电介质硬掩模层202和基极半导体基片层102的接触开孔206B和208B，如图6所示。在本发明中，在构图覆盖栅极导体层(未显示)时能够使用的合适干法刻蚀处理包括，但不仅限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或激光烧蚀。在本发明中能够用于刻蚀基极半导体基片层102的合适湿法刻蚀处理包括，但不仅限于：KOH基刻蚀化学或SF6基各向异性刻蚀化学。埋置绝缘体层112对刻蚀处理起刻蚀停止层的作用，在刻蚀完成之后，通过抗蚀剂剥离除去经过构图的光致抗蚀剂。
随后，执行电介质刻蚀步骤以打开埋置的绝缘体层112，并形成也延伸通过埋置绝缘体层112的接触开孔206C和208C，如图7所示。这种电介质刻蚀步骤还除去电介质硬掩模层202。可以使用HF基刻蚀化学执行电介质刻蚀步骤。
在形成接触开孔206C和208C之后，执行光刻步骤用抗蚀剂材料210选择性填充接触开孔206C，但暴露接触开孔208C，随后执行另一个刻蚀步骤，以进一步延伸接触开孔208C，借此形成延伸通过整个基片100到达位于基片100前侧的金属通孔接触145的透过开孔208D，如图8所示。
接着，通过本领域中熟知的任何合适的方法在整个基片上沉积金属(未显示)，这些方法包括但不仅限于：物理气相沉积(PVD)、CVD、电镀、溅射等。这里使用的术语“金属”是指任何金属，无论是处于元素形式，还是处于导体化合物形式。特别地，本发明所用的术语“金属”包括纯金属、金属合金、金属氮化物、金属硅化物等。用于执行本发明的优选金属包括铝、钨、铜，及其相关合金、氮化物、硅化物。
这样沉积的金属(未显示)填充接触开孔206C和208D，并覆盖基极半导体基片层102的背部。随后，执行构图处理，从基极半导体基片层102的背部除去多余的金属，借此在基片100中形成金属通孔接触215和225，以及延伸于基片100的整个背表面并连接金属通孔接触215和225的构图的金属线接触230，如图2所示。
相应地，金属通孔接触215和225与经过构图的金属线接触230形成一个传导路径，其延伸于：(1)从收集极115通过基片100到基片100的背表面，(2)跨越基片100的背表面，和(3)从基片100的背表面到基片100前表面上的金属通孔接触145。
注意，尽管根据本发明的具体实施例，图2例证性地图解了一种示例性双极器件，也就是HBT，其在具有背部金属接触的基片结构内形成，该接触延伸通过基片结构，将位于基片内的收集极与位于基片前表面上的横向偏离收集极接触连接起来，但是显然，根据上面的说明，本领域的普通技术人员能够容易地修改这种示例性基片和器件结构，以适应具体的应用需要。例如，尽管如图2所示的基片结构具有绝缘体上半导体(SOI)配置，但是可以理解，也可以使用块体半导体基片结构用于形成本发明改良的双极器件。进一步，除了如图2所示的HBT之外，本发明的背部金属接触能够容易地用于形成其它双极半导体器件，例如其它双极结晶体管、变抗器、超突变结变抗器等。
例如，根据本发明的一个实施例，图9显示了一个示例性变抗器6的剖面图，其优选地是一个超突变变抗器(HJV)，它包含背部金属接触，用于使阴极与位于基片前表面上并从阴极横向偏离的阴极金属接触电连接。
特别地，HJV 6如上文所述地在SOI基片100上制造，包括阴极170和阳极，其中阴极位于基片结构100有源区域内，阳极包括位于基片100上表面上并位于阴极170上方的本征基极层173，和位于本征基极层173上面的非本征基极层175。优选地，阴极170可以包含合适的n型掺杂剂物质，本征基极层173可以包括n型掺杂剂物质例如Sb，非本征基极层175可以包含合适的p型掺杂剂物质。
更详细地了解HJV器件的结构和制造过程，请查看美国专利申请公开No.2005/0161769，其于2005年7月28日以Coolbaugh等名义公开，本文以提及方式并入其全部内容。
在形成阴极170之后，在整个结构上沉积阳极，并且阳极包括一个本征基极层173和非本征基极层175。沉积一个级间电介质(ILD)层(未显示)，随后形成金属通孔接触145和180通过位于基片结构100前表面上的ILD层(未显示)。正如本领域技术人员可以显见的，阴极也可以在阳极形成之后加以形成。另一方面，金属通孔接触180与阳极的非本征基极层175横向对准，借此在阳极电极185(其位于ILD层(未显示)之上)和阳极的非本征基极层175之间提供直接的电连接，如图9所示。另一方面，金属通孔接触145从阴极170横向偏离，因此不能在阴极电极165和阴极170之间提供直接的电连接。相反，提供一条传导路径使阴极170和阴极电极165电连接，该传导路径优选地包括第一金属通孔215、金属线230和第二金属通孔225，其中第一金属通孔215从阴极170延伸通过埋置绝缘体层112和基极半导体基片层102到达基片结构100的背部，金属线230跨越基片结构100的背表面，第二金属通孔225从基片结构100的背表面延伸通过而与基片100前表上的金属通孔接触145相接触。
如图9所示的背部金属通孔215、225和230联合起来发挥热沉的作用，降低HJV器件6的结温度。它们还发挥降低HJV器件6内寄生电阻的作用，借此提高这种器件的器件性能。
如图9所示的HJV器件能够通过与上文图3-8所示类似的处理步骤容易地加以制造。
尽管图1-9例证性图解了根据本发明具体实施例的示例性器件结构和能够用于形成这种示例性结构的处理步骤，但是显然，根据上述说明，本领域的普通技术人员能够容易地修改图解的器件结构以及处理步骤以适应具体的应用要求。因此，应当认识到，本发明并不仅限于上文说明的具体实施例，而是应拓展到任何其它的修改、改变、应用和实施例，并且相应地，所有这些其它的修改、改变、应用和实施例都应看作在本发明的精神和范围内。

Claims (20)

1.一种器件结构，包括：
基片，其具有前表面和后表面；
至少一个半导体器件，其至少包括位于基片内的第一导电结构和位于其上的第二导电结构，
第一导电接触，其位于基片前表面之上，并与第一导电结构横向偏离，其中所述第一导电接触通过导电路径与第一导电结构电连接，该导电路径延伸于：(1)从第一导电结构通过基片到其背表面，(2)跨越基片的背表面，和(3)从背表面通过基片到基片前表面上的第一导电接触；以及
第二导电接触，其位于基片前表面之上，并与第二导电结构电连接。
2.根据权利要求1的器件结构，其中该基片包括绝缘体上半导体(SOI)基片，其具有基极半导体基片层、位于基极半导体基片层之上的埋置绝缘体层、和位于埋置绝缘体层之上的半导体器件层，其中半导体器件层的上表面限定了基片的前表面，基极半导体基片层的下表面限定了基片的背表面。
3.根据权利要求1的器件结构，其中该至少一个半导体器件是双极半导体器件，其中第一导电结构具有第一导电类型，且其中第二导电结构具有第二相反的导电类型。
4.根据权利要求1的器件结构，其中该至少一个半导体器件包括双极结晶体管(BJT)。
5.根据权利要求4的器件结构，其中该BJT包括位于基片内的收集极和位于收集极之上的基极，其中位于基片前表面之上的基极金属接触与基极电连接，并且其中位于基片前表面之上的收集极金属接触与收集极横向偏离，并通过金属线与收集极电连接，该金属线延伸于：(1)从收集极通过基片到基片背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的收集极金属接触。
6.根据权利要求5的器件结构，其中该BJT可以进一步包括位于基极之上的发射极，并且位于基片前表面上的发射极金属接触与发射极电连接。
7.根据权利要求1的器件结构，其中该至少一个半导体器件包括变抗器。
8.根据权利要求7的器件结构，其中该变抗器包括位于基片内的阴极和位于阴极之上的阳极，其中位于基片前表面之上的阳极金属接触与阳极电连接，且其中位于基片前表面之上的阴极金属接触与阴极横向偏离，并通过金属线与阴极电连接，该金属线延伸于：(1)从阴极通过基片到基片背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的阴极金属接触。
9.根据权利要求8的器件结构，其中该变抗器是超突变结变抗器(HJV)。
10.一种形成器件结构的方法，包括：
形成前体结构，该前体结构包括：(a)基片，其具有前表面和背表面，(b)至少一个半导体器件，其至少包括位于基片内的第一导电结构和位于第一导电结构之上的第二导电结构，(c)第一导电接触，其位于基片前表面之上，并与第一导电结构横向偏离且不与之电连接，和(d)第二导电接触，其位于与第二导电结构电连接的基片前表面之上；以及
在所述前体结构内形成导电路径，以使第一导电结构与第一导电接触电连接，其中导电路径延伸于：(1)从第一导电结构通过基片到基片的背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的第一导电接触。
11.根据权利要求10的方法，其中该导电路径的形成是通过：
对基片构图，从而在其中形成第一和第二开孔，其中第一开孔与第一导电结构横向对准，并从第一导电结构延伸通过基片到基片的背表面，并且其中第二开孔与第一导电接触横向对准，并从基片的背表面延伸通过基片到基片前表面上的第一导电接触；
在第一和第二开孔内及基片背表面之上沉积金属；和
对沉积的金属进行构图，借此形成金属线，该金属线延伸于：(1)从第一导电结构通过基片到基片的背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的第一导电接触。
12.根据权利要求11的方法，其中该基片通过光刻和刻蚀加以构图。
13.根据权利要求11的方法，其中该基片包括绝缘体上半导体(SOI)基片，其具有基极半导体基片层、位于基极半导体基片层之上的埋置绝缘体层、和位于埋置绝缘体层之上的半导体器件层，其中半导体器件层的上表面限定了基片的前表面，并且其中基极半导体基片层的下表面限定了基片的背表面。
14.根据权利要求11的方法，其中该至少一个半导体器件是双极半导体器件，其中该第一导电结构具有第一导电类型，且其中该第二导电结构具有第二相反的导电类型。
15.根据权利要求11的方法，其中该至少一个半导体器件包括双极结晶体管(BJT)。
16.根据权利要求15的方法，其中该BJT包括位于基片内的收集极和位于收集极之上的基极，其中位于基片前表面之上的基极金属接触与基极电连接，并且其中位于基片前表面之上的收集极金属接触与收集极横向偏离，并通过金属线与收集极电连接，该金属线延伸于：(1)从收集极通过基片到基片背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的收集极金属接触。
17.根据权利要求16的方法，其中该BJT可以进一步包括位于基极之上的发射极，并且位于基片前表面上的发射极金属接触与发射极电连接。
18.根据权利要求11的方法，其中该至少一个半导体器件包括变抗器。
19.根据权利要求18的方法，其中该变抗器包括位于基片内的阴极和位于阴极之上的阳极，其中位于基片前表面之上的阳极金属接触与阳极电连接，且其中位于基片前表面之上的阴极金属接触与阴极横向偏离，并通过金属线与阴极电连接，该金属线延伸于：(1)从阴极通过基片到基片背表面，(2)跨越基片的背表面，和(3)从基片背表面通过基片到基片前表面上的阴极金属接触。
20.根据权利要求19的方法，其中该变抗器是超突变结变抗器(HJV)。
CN200710089347.8A 2006-05-25 2007-03-23 半导体器件及其形成方法 Expired - Fee Related CN101079441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/420,282 2006-05-25
US11/420,282 US7622357B2 (en) 2006-05-25 2006-05-25 Semiconductor device structures with backside contacts for improved heat dissipation and reduced parasitic resistance

Publications (2)

Publication Number Publication Date
CN101079441A true CN101079441A (zh) 2007-11-28
CN101079441B CN101079441B (zh) 2010-11-24

Family

ID=38750047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710089347.8A Expired - Fee Related CN101079441B (zh) 2006-05-25 2007-03-23 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US7622357B2 (zh)
CN (1) CN101079441B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022111A (zh) * 2012-12-21 2013-04-03 清华大学 具有低电阻集电区的双极晶体管及其制备方法
CN103597596A (zh) * 2011-06-06 2014-02-19 英特尔公司 使用贯穿基板过孔的信号路径
CN105783696A (zh) * 2016-04-25 2016-07-20 天津大学 一种基于柔性电容的应变传感器及其制造和测试方法
CN106972028A (zh) * 2015-12-09 2017-07-21 派瑞格恩半导体有限公司 用于绝缘体上硅的s接触
CN110660734A (zh) * 2018-06-28 2020-01-07 联华电子股份有限公司 半导体结构及其制造方法
TWI692039B (zh) * 2019-05-28 2020-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
US10854734B1 (en) 2019-05-28 2020-12-01 Glc Semiconductor Group (Cq) Co., Ltd. Manufacturing method of semiconductor device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US7863644B1 (en) * 2007-04-09 2011-01-04 National Semiconductor Corporation Bipolar transistor and method of forming the bipolar transistor with a backside contact
CN101960573A (zh) * 2008-03-04 2011-01-26 HVVi半导体股份有限公司 硅锗碳半导体结构
US9059138B2 (en) 2012-01-25 2015-06-16 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
JP5667109B2 (ja) * 2012-03-13 2015-02-12 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
US8685816B2 (en) * 2012-06-11 2014-04-01 Globalfoundries Inc. Methods of forming semiconductor devices by forming semiconductor channel region materials prior to forming isolation structures
US20160005843A1 (en) * 2013-02-12 2016-01-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US9184267B1 (en) * 2014-07-31 2015-11-10 Chung Hua University Power semiconductor device and method for manufacturing the same
US9660110B2 (en) * 2014-09-26 2017-05-23 Qualcomm Incorporated Varactor device with backside contact
KR102361386B1 (ko) 2015-06-02 2022-02-10 인텔 코포레이션 후면 금속 층들을 이용한 고밀도 메모리 아키텍처
CN108028241B (zh) 2015-09-25 2022-11-04 英特尔公司 通过硅来分配功率的两侧上的金属
US10332893B2 (en) 2015-09-25 2019-06-25 Intel Corporation Architecture to communicate signals for operating a static random access memory
FR3047838A1 (fr) 2016-02-16 2017-08-18 St Microelectronics Sa Transistor bipolaire et son procede de fabrication
US10043752B2 (en) 2016-08-23 2018-08-07 Qualcomm Incorporated Substrate contact using dual sided silicidation
US10319830B2 (en) 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
US10224423B1 (en) 2017-10-13 2019-03-05 STMircoelectronics (Crolles 2) SAS Heterojunction bipolar transistor and method of manufacturing the same
US10186605B1 (en) 2017-10-13 2019-01-22 Stmicroelectronics (Crolles 2) Sas Cyclic epitaxy process to form air gap isolation for a bipolar transistor
US10608124B2 (en) 2018-04-19 2020-03-31 Qualcomm Incorporated Back silicided variable capacitor devices
US10680086B2 (en) 2018-06-18 2020-06-09 Qualcomm Incorporated Radio frequency silicon-on-insulator integrated heterojunction bipolar transistor
US11094599B2 (en) 2018-06-28 2021-08-17 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
CN110660811A (zh) 2018-06-28 2020-01-07 联华电子股份有限公司 半导体结构及其制造方法
FR3087048B1 (fr) 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
FR3087047B1 (fr) 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire
FR3113539B1 (fr) 2020-08-24 2022-09-23 St Microelectronics Crolles 2 Sas Transistor bipolaire
US11935927B2 (en) 2021-11-10 2024-03-19 Globalfoundries U.S. Inc. Bipolar transistor with collector contact
US20230420578A1 (en) * 2022-06-24 2023-12-28 Intel Corporation Varactor device with backside electrical contact
CN117374104A (zh) * 2023-12-08 2024-01-09 芯联集成电路制造股份有限公司 半导体器件及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956033A (en) 1974-01-03 1976-05-11 Motorola, Inc. Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
US4292730A (en) 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
US4870475A (en) 1985-11-01 1989-09-26 Nec Corporation Semiconductor device and method of manufacturing the same
US5406113A (en) 1991-01-09 1995-04-11 Fujitsu Limited Bipolar transistor having a buried collector layer
EP0543361B1 (en) 1991-11-20 2002-02-27 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
US5164326A (en) 1992-03-30 1992-11-17 Motorola, Inc. Complementary bipolar and CMOS on SOI
US5273915A (en) 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
JPH07245314A (ja) * 1994-03-04 1995-09-19 Mitsubishi Electric Corp バイポーラトランジスタ，およびその製造方法
US5362659A (en) 1994-04-25 1994-11-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator
US5643821A (en) 1994-11-09 1997-07-01 Harris Corporation Method for making ohmic contact to lightly doped islands from a silicide buried layer and applications
US6414371B1 (en) * 2000-05-30 2002-07-02 International Business Machines Corporation Process and structure for 50+ gigahertz transistor
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US6521506B1 (en) * 2001-12-13 2003-02-18 International Business Machines Corporation Varactors for CMOS and BiCMOS technologies
KR100845963B1 (ko) * 2002-04-16 2008-07-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조 방법
US7253073B2 (en) 2004-01-23 2007-08-07 International Business Machines Corporation Structure and method for hyper-abrupt junction varactors

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103597596A (zh) * 2011-06-06 2014-02-19 英特尔公司 使用贯穿基板过孔的信号路径
CN103022111A (zh) * 2012-12-21 2013-04-03 清华大学 具有低电阻集电区的双极晶体管及其制备方法
CN103022111B (zh) * 2012-12-21 2015-11-11 清华大学 具有低电阻集电区的双极晶体管及其制备方法
CN106972028A (zh) * 2015-12-09 2017-07-21 派瑞格恩半导体有限公司 用于绝缘体上硅的s接触
CN106972028B (zh) * 2015-12-09 2019-04-19 派赛公司 用于绝缘体上硅的s接触
CN105783696A (zh) * 2016-04-25 2016-07-20 天津大学 一种基于柔性电容的应变传感器及其制造和测试方法
CN110660734A (zh) * 2018-06-28 2020-01-07 联华电子股份有限公司 半导体结构及其制造方法
CN110660734B (zh) * 2018-06-28 2022-05-17 联华电子股份有限公司 半导体结构及其制造方法
TWI692039B (zh) * 2019-05-28 2020-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
US10854734B1 (en) 2019-05-28 2020-12-01 Glc Semiconductor Group (Cq) Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US7622357B2 (en) 2009-11-24
CN101079441B (zh) 2010-11-24
US20070275533A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
CN101079441B (zh) 半导体器件及其形成方法
US8779511B2 (en) Integration of fin-based devices and ETSOI devices
CN1225797C (zh) 半导体器件及其制备方法
CN1288745C (zh) 具有提升的非本征基极的双极晶体管及其形成方法
US20070190692A1 (en) Low resistance and inductance backside through vias and methods of fabricating same
CN101529568B (zh) 制造双极晶体管的方法
CN1667834A (zh) 在BiCMOS工艺中形成基极的方法
CN103208424B (zh) 用于制造半导体元件的方法及场效应半导体元件
CN1758437A (zh) 半导体集成电路及其制造方法
CN1253946C (zh) 半导体装置及其制造方法
JP4138806B2 (ja) バイポーラトランジスタの形成方法
US12002878B2 (en) Implanted isolation for device integration on a common substrate
CN118073281B (zh) 一种半导体结构及其制造方法
US10050125B1 (en) Vertical-transport field-effect transistors with an etched-through source/drain cavity
US10211317B1 (en) Vertical-transport field-effect transistors with an etched-through source/drain cavity
US9954067B2 (en) Semiconductor device and manufacturing method thereof
CN1828929A (zh) 双极性晶体管及相关的制造方法
US20040251515A1 (en) Bipolar junction transistors and methods of manufacturing the same
TWI752512B (zh) 溝槽式電晶體及其製造方法
US20240332293A1 (en) Gate contacts for semiconductor devices
US20240222229A1 (en) Back side contacts for semiconductor devices
US20240072133A1 (en) Backside and frontside contacts for semiconductor device
CN1947233A (zh) 制作电容器的方法及包含此种电容器的单片式集成电路
EP1489662A2 (en) Bipolar junction transistor and method of manufacturing the same
KR100674645B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101124

CF01 Termination of patent right due to non-payment of annual fee