CN101071245B

CN101071245B - 液晶显示器

Info

Publication number: CN101071245B
Application number: CN2007101266977A
Authority: CN
Inventors: 梁容豪; 尹柱善; 郑基勋
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2006-01-18
Filing date: 2007-01-18
Publication date: 2011-09-14
Anticipated expiration: 2027-01-18
Also published as: CN101071245A; KR20070076177A

Abstract

根据本发明的示例性实施例中的液晶显示器，包括一基板，按照矩阵的形式排列在基板上的多个像素，其中每个像素包括一开关元件，连接到开关元件并且在行方向上延伸的多条栅极线，以及连接到栅极线并且作为集成电路形成在基板上的栅极驱动器。在液晶显示器内，栅极驱动器包括第一区域和不和该第一区域对齐的第二区域。

Description

液晶显示器

技术领域

本发明涉及显示装置，特别涉及液晶显示器。

背景技术

液晶显示器是一种面板显示器，近年来逐渐得到广泛应用。液晶显示器一般来说包括两个显示面板，通过在其间插入液晶层，在其上形成例如像素电极和公共电极的电场产生电极。在液晶显示器内，当电压被施加到电场产生电极时，在液晶层中产生电场。液晶层内部的液晶分子的方向被确定并且入射光的偏振由电场控制，由此显示所期望的图像。

液晶显示器一般包括开关元件，它们被连接到像素电极和多条信号线上，例如栅极线和数据线，以控制开关元件将电压加到像素电极上。栅极线传送由栅极驱动电路产生的栅极信号，数据线传送由数据驱动电路产生的数据电压。另外，开关元件根据栅极信号将数据电压传送到像素电极。栅极驱动器和数据驱动器可以以芯片的形式安装在显示板上。然而，近年来，栅极驱动器已经被集成到显示板中以便减少显示装置的总的尺寸和提高它的生产率。

在上述背景部分中披露的信息仅用来增强对本发明背景技术的理解，因此它可以包含没有形成现有技术的信息，现有技术对于本领域的普通技术人员是已知的。

发明内容

本发明的实施例记载能够有效的防止集成显示面板的栅极驱动器不受外界环境影响的液晶显示器。根据本发明的示例性实施例，液晶显示器包括：基板；多个像素，其在基板上排列成矩阵，其中每个像素包括一开关元件；多个栅极线，这些栅极线连接到开关元件且在列方向上延伸；以及栅极驱动器，连接到栅极线上并且作为集成电路形成在基板上。在液晶显示器内，栅极驱动器包括第一区域和第二区域，第二区域不和第一区域对齐。

在上述实施例中，第二区域可以包括排列在第一区域两侧的第三区域和第四区域。第一区域和像素之间的第一距离可以大于第二区域和像素之间的第二距离。栅极驱动器可以包括第一栅极驱动器，它连接到栅极线中的奇数的栅极线，和第二栅极驱动器，连接到栅极线中的偶数的栅极线。第一栅极驱动器和第二栅极驱动器彼此相对设置，其间插入所述像素。

在上述实施例中，栅极驱动器包括多个电路部分，它们连接到栅极线；多个布线部分，它们连接到电路部分，其中每个布线部分具有多个导线用来传输信号。各个电路部分中的至少两个排列成一行，且多个电路部分中的至少另一个不与电路部分中排列成一行的至少两个对齐。导线可以在第一和第二区域中弯曲。该实施例进一步包括密封层以便包围像素。密封层可以覆盖在栅极驱动器上。密封层可以覆盖在所有栅极驱动器的导线上。第一区域的布线部分和第二区域的布线部分之间的距离可以小于300μm(微米)。

根据本发明的另一个示例性实施例，液晶显示器包括基板；多个像素，其在基板上排列成矩阵，其中每个像素包括开关元件；多条栅极线，这些栅极线连接到开关元件且在行方向上延伸；栅极驱动器，它连接到栅极线上并且作为集成电路形成在基板上；以及密封层，覆盖在栅极驱动器上。在液晶显示器内，栅极驱动器包括第一区域和第二区域，第二区域不和第一区域对齐。

根据本发明的另一个示例性实施例，液晶显示器包括：基板；显示区域，在显示区域内，多个像素在基板上排列成矩阵，上述的每个像素包括：开关元件；多个栅极线，这些栅极线连接到开关元件且在行方向上延伸；形成密封层，以便围绕在多个像素周围，以及该密封层包括至少一个边缘部分；和作为集成电路形成在基板上并且被密封层覆盖的栅极驱动器。在液晶显示器内，栅极驱动器形成于除密封层边缘部分之外的部分中。

在上述具体实施例中，栅极驱动器包括：多个主栅极驱动电路，它们传送栅极信号到栅极线；以及多个子栅极驱动电路，用来协助主栅极驱动电路的运行。主栅极驱动电路可以放置在显示区域的一侧，子栅极驱动电路可以放置在显示区域上侧或者下侧之一。主栅极驱动电路和子栅极驱动电路可以分别包括连接到栅极线的和连接到电路部分的布线部分，其中主栅极驱动电路的布线部分连接到子栅极驱动部分的布线部分上。主栅极驱动电路包括第一部分，连接到栅极线中的奇数栅极线，以及第二部分，连接到栅极线中的偶数栅极线上。第一部分和第二部分可以彼此相对放置同时显示区域插入其中。

本发明的范围由权利要求限定，通过参考将其引入这部分。通过如下的详细说明，本发明的实施例的更加完整理解将提供给本领域的技术人员，同时也意识到它的其他优点。参考所附的附图，将首先简要说明该附图。

附图说明

图1的框图示例说明了根据本发明的示例性实施例的液晶显示器。

图2的等效电路图示例说明了根据本发明的示例性实施例的液晶显示器的像素。

图3的框图示例说明了根据本发明的另一个示例性实施例的液晶显示器。

图4的平面图示例说明了根据本发明的示例性实施例中的液晶组件板装置。

图5是图4中所示的液晶组件板装置沿着V-V的截面图。

图6是图4中所示的液晶板装置的一部分详细平面图。

图7的平面图示例说明了根据本发明的另一个示例性实施例中液晶板装置组件。

图8是图7中所示的液晶板装置的详细平面图。

图9的框图示例说明了根据本发明的示例性实施例的栅极驱动器。

图10的电路框图示例说明了如图7中所示的栅极驱动器的移位寄存器的第j级。

图11是表示图4所示的栅极驱动器的布线示意图。

图12是表示图7所示的栅极驱动器的布线示意图。

具体实施方式

参考附图在下文中充分描述本发明的具体实施例，在附图中，示出了本发明优选实施例。本领域的技术人员将意识到，在不脱离本发明的精神和范围的前提下可对所述实施例进行不同方式的修改。在附图中，层、薄膜、板、区域等等的厚度将被夸大以便清楚。整个说明书中，相同的参考数字表示相同的元件。应当注意，当一个元件，例如层、薄膜、区域、或者基板，被称为“在”(on)另一个元件上时，是指直接在另一个元件上或者也可能存在插入元件。相反地，当一个元件被提到“直接在”(directly on)另一个元件上时，并不存在插入元件。

首先，下面参考图1和2描述根据本发明的示例性实施例中的液晶显示器。这里以示例的术语描述了一个示例性实施例而不必须是理想的实施例。图1的框图示例说明了根据本发明的一个示例性实施例中的液晶显示器，图2的等效电路图示例说明了根据本发明的一个示例性实施例的液晶显示器的像素。如图1和图2所示，根据本发明的示例性实施例中的液晶显示器包括：液晶显示面板组件300；一对栅极驱动器400和数据驱动器500，其连接到液晶显示器组件300；灰度电压发生器800，其连接到数据驱动器500；以及信号控制器600，用来控制上述元件。

在该等效电路图中，液晶面板组件300包括多条信号线G₁到Gn和D₁到Dm以及连接多条信号线上并且基本上排列成矩阵形状的多个像素PX。如图2所示，液晶面板组件300包括彼此相对的下面板100和上面板200以及插入其中的液晶层3。信号线包括多个栅极线G₁到Gn，用来传送栅极信号(也称之为“扫描信号”)以及多个数据线D₁到Dm，用来传送数据信号。栅极线G₁到Gn基本上是在列的方向上延长并且基本上互相平行，而数据线D₁到Dm大体上是在行方向上延长并且基本上互相平行。每个像素PX包括开关元件Q，其与信号线之一连接；液晶电容器Clc，其与开关元件Q连接；和存储电容器Cst。该存储电容器Cst可以省略。开关元件Q是三端元件，例如薄膜晶体管，并且置于下面板100上。开关元件Q的控制端连接到栅极线Gi，其输入端连接到数据线D_j，输出端与液晶电容器Clc和存储电容器Cst连接。

液晶电容器Clc具有作为两端的下面板100的像素电极191和上面板200的公共电极270，并且在电极191和270之间具有液晶层3作为电介质材料。像素电极191连接到开关元件Q，公共电极270覆盖上面板200的整个表面并且施加公共电压Vcom。不同于图2的结构，公共电极270可以设置在下面板100上。在这种情况下，至少两个电极191和270中的一个具有条状或者带状。用作液晶电容器Clc的辅助电容器的存储电容器Cst，由设置在下面板100上的信号线(未示出)、像素电极191以及插入其间的绝缘体组成。预定电压，例如公共电压Vcom，施加到信号线。可选的，存储电容器Cst可以为像素电极191、绝缘体、以及预先形成于绝缘体上的栅极线的分层结构。

其间，为了进行彩色显示，每个像素PX特定地显示一种原色(空间分割)或者像素PX在整个时间交替地显示原色(时间分割)，其使原色在空间或者时间上被合成，因此显示所期望的颜色。一组原色的例子例如可以由红、绿、蓝组成。作为空间分割的例子，图2示出了每个像素PX具有滤色器230用来显示在对应于像素电极191的上面板200的区域中显示一原色。可选地，如图2所示的结构，滤色器230置于下面板100的像素电极191之上或之下。用来偏振光的一个或多个偏光器(未示出)附着于液晶板组件300的外表面上。

再次参考图1，灰度电压发生器800产生涉及像素PX透射率的满数值灰度电压或者有限数值的灰度电压(下文中被称作“参考灰度电压”)。(参考的)灰度电压中的一些相对于公共电压Vcom为正极性，而另一些(参考)灰度电压相对于公共电压为负极性。栅极驱动器400连接到液晶板组件300的栅极线G₁到Gn，且将栅极导通电压Von和栅极截止电压Voff合成以产生实加到栅极线G₁到Gn的栅极信号。栅极驱动器400基本上是用作移位寄存器，并且包括多个排列成行的级。栅极驱动器400被形成并且和信号线G₁到Gn和D₁到Dm以及薄膜晶体管开关元件Q一起通过同样的处理集成到液晶板组件300中。数据驱动器500连接到液晶板组件300的数据线D₁到D_m，选择由灰度电压发生器800产生的灰度电压，并且施加选择的灰度电压到数据线D₁到D_m作为数据信号。然而，当灰度电压发生器800仅产生一数值减小的参考灰度电压而不是所有的灰度电压时，数据驱动器500可以分解参考灰度电压以便产生灰度电压中的数据电压。信号控制器600控制例如栅极驱动器400和数据驱动器500。

每一驱动器500，600和800可以以至少一IC芯片的形式直接安装在液晶板组件300上，可以安装在柔性印刷板电路薄膜上(未示出)以及可以以带载封装(tape carrier package TCP)的形式安装在液晶板组件300中，或者安装在单独的印刷电路板上(未示出)。可选地，驱动器500，600和800可以与储如信号线G₁到Gn和D₁到Dm和薄膜晶体管开关元件Q一起集成到液晶板组件300上。驱动器500，600和800可以集成到单个芯片中。在这种情况下，至少一个驱动器或者至少一个形成驱动器的电路可以被安置在单个芯片的外面。

下面，参考图3，描述根据本发明的另一个示例性实施例的液晶显示器。图3的框图示例说明了根据本发明的另一个示例性实施例的液晶显示器。参考图3，根据本发明该示例性实施例中的液晶显示器包括液晶板组件300；栅极驱动器400和连接到液晶显示板组件300的数据驱动器500；灰度电压发生器800，其连接到数据驱动器500；以及信号控制器600，用来控制这些组件。

图3中所示的液晶显示器不同于图1中所示的液晶显示器之处在于为每行像素设置了一对栅极线G₁到G_2n。栅极驱动器400被分成了第一和第二栅极驱动器400L和400R，放置在液晶板300左右两侧。第一栅极驱动400L连接到奇数栅极线G₁，G₃，…，G_2n-1，第二栅极驱动器400R连接到偶数栅极线G₂，G₄，…，G_2n。然而，这并不被认为一种限定。例如，奇数栅极线G₁，G₃，…，G_2n-1可以连接到第二栅极驱动400R，而偶数栅极线G₂，G₄，…，G_2n可以连接到第一栅极驱动器400L。第一和第二栅极驱动器400L和400R连接到液晶板组件300的栅极线G₁到G_2n，且提供栅极信号，每一个将栅极导通电压Von和栅极截止电压电压Voff合成以产生实加到栅极线G₁-G_2n的栅极信号。以这种方式，能够从液晶板组件300的两侧到栅极信号提供到G₁到G_2n，这将阻止栅极信号在每一栅极线G₁到G_2n一侧的延迟。因此，能够有效地通过所有的栅极线G₁到G_2n传送栅极信号。

接下来，在下面详细描述液晶显示器的工作过程。信号控制器600施加有外部图形控制器(未示出)提供的输入图像信号R、G和B，以及用来显示输入的图像信号的输入控制信号。输入图像信号R、G和B包含像素PX的亮度信息，其中该亮度具有预定的灰度或者灰度级，例如，1024(＝2¹⁰)，256(＝2⁸)，或者64(＝2⁶)灰度。输入控制信号包括垂直同步信号Vsync，水平同步信号Hsync，主时钟信号MCLK，以及数据使能信号DE。

信号控制器600根据输入的控制信号处理输入图像信号R、G和B以便适合液晶板组件300的运行环境，并且产生例如栅极控制信号CONT1和数据控制信号CONT2。然后，信号控制器600传送栅极控制信号CONT1到栅极驱动器400和传送数据控制信号CONT2和处理的图像信号DAT到数据驱动器500。栅极控制信号CONT1包括用来指示开始扫描的扫描开始信号STV和至少一个用来控制栅极导通电压Von的输出周期的时钟信号。栅极控制信号CONT1还包括用于确定栅极导通电压Von的延续时间的输出使能信号OE。数据控制信号CONT2包括水平同步起始信号STH，用来通知对于一行(组)像素PX起始的数据传输的开始，负载信号LOAD，用来指示施加数据电压到数据线D1到Dm，以及数据时钟信号HCLK。数据控制信号CONT2可以进一步包括反相信号RVS，用来相对于公共电压Vcom反相数据电压的电压极性(下文中，“关于公共电压的数据信号电压的极性”简单地被称为“数据信号的极性”)。

数据驱动器500响应从信号控制器600传输的数据控制信号CONT2接收用于一行(组)像素PX的数字图像信号DAT，选择对应每个数字图像信号DAT的灰度电压，转换数字图像信号DAT为模拟数据信号，并且施加模拟数据信号到相应的数据线D₁到Dm。栅极驱动器400响应来自信号控制器600的栅极控制信号CONT1施加栅极导通电压Von到栅极线G₁到G_2n，以便导通连接到栅极线G₁到G_2n的开关元件Q。然后，施加到数据线D₁到Dm的数据信号通过导通状态下的开关元件Q被施加到相应的像素PX。施加到像素PX的数据信号的电压和公共电压Vcom之间的差是液晶电容器Clc的充电电压，也就是像素电压。液晶分子的排列方向取决于像素电压的电平，其导致通过液晶层3的光线的偏振的变化。偏振的变化导致通过安装在液晶板组件300内的偏光器的光的透射率的变化。

在每个水平周期(其被称为“1H”且等于水平同步信号Hsync和数据使能信号DE的一周期)重复执行这些过程。以这种方式，栅极导通电压Von顺序地施加到所有的栅极线G₁到G_2n，并且数据信号施加到所有的像素PX，由此显示一帧图像。当一帧结束时，下一帧开始。在这种情况下，施加到数据驱动器500的反相信号RVS的状态被控制，以便施加到每个像素PX的数据信号的极性与前帧(“帧反相”)中的数据信号的极性相反。依据反相信号RVS(例如，行反相和点反相)的特点，施加到一数据线上的数据信号的极性在同一帧内被反相，并且施加到一行像素的数据信号的极性可以彼此(例如，列反相和点反相)不同。

接下来，将参考图4到9详细描述根据本发明的示例性实施例中的液晶板组件和形成于液晶板组件的栅极驱动器。图4是俯视平面图，其示例说明了根据本发明的示例性实施例中的液晶显示器的组件，图5是图4中所示的液晶显示器的组件沿着V-V线的截面图，图6是图4中所示的液晶显示器的部分详细俯视平面图。

参考图4到图6，根据本发明的示例性实施例中的液晶板组件包括薄膜晶体管排列板100、公共电极板200(参考图1)、插入两个显示板100和200之间的液晶层3(参考图1)、和用来密封液晶层3的密封层310。液晶板组件300具有显示区域DA和放置在显示区域DA一侧的外围区域PA。连接到数据线D₁到D_m的数据驱动器500安装在基板110的外围区域PA。例如，栅极线G₁到G_n、交叉于栅极线G₁到G_n的数据线D₁到D_m、连接到栅极线G₁到G_n和数据线D₁到D_m的薄膜晶体管(未示出)、以及连接到薄膜晶体管的像素电极191在基板110的显示区域DA中形成。

栅极驱动器400集成在显示区域DA的两侧。栅极驱动器400的每一个具有多个栅极驱动电路410。栅极驱动器400的每个包括：第一区域400a，在这个区域中，栅极驱动电路410排列成一行；以及第二区域400b，它不和第一区域400a对齐。第二区域400b配置在第一区域400a的上侧或者下侧。在第二区域400b中，至少一个栅极驱动电路410配置得比第一区域400a的栅极驱动电路410更靠近显示区域DA。最好是，第二区域400b的最上面栅极驱动电路410和第一区域400a的栅极驱动电路410之间的距离D最好小于300μm(微米)。在显示区域DA的外围形成密封层310，并且考虑到后续处理密封层310边缘部分311是圆形的或者斜切的。栅极驱动器400的第二区域400b的位置与密封层310的边缘部分311的位置基本上相同。因此，栅极驱动器400被密封层310覆盖。以这种方式，可以阻止栅极驱动器400被暴露在空气、水和在处理等中产生的其他材料中并因此被腐蚀。特别地，与显示区域DA相对的栅极驱动器400的部分410a，包括密封层310的边缘部分311，其用密封层310覆盖。公共电极板200通过密封层310粘结到薄膜晶体管阵列板100。光屏蔽层220形成在公共电极板200的基板210上，且公共电极270形成在光屏蔽层220上。滤色器(未示出)可以形成在基板210和公共电极270之间。可选地，滤色器可以形成在薄膜晶体管阵列板100上。

接下来，参考图7和8，详细描述了根据本发明的另一个示例性实施例中的液晶板组件。图7是俯视平面图，其示例说明了根据本发明的另一个示例性实施例的液晶显示器的组件，图8是图7所示的液晶显示器的边缘部分的详细俯视平面图。由于图7中所示的结构基本上类似于图5所示的截面结构，图7中所示的组件具有与图5中组件相同的标号。

参考图7和8，根据本发明示例性实施例的液晶板组件包括薄膜晶体管阵列板100、公共电极板200、插入两个显示板100和200之间的液晶层3、以及用来密封液晶层3的密封层310。液晶板组件300包括用来显示图像的显示区域DA和配置在显示区域DA一侧的外围区域PA。连接到数据线D₁到D_m的数据驱动器500置于基板110的外围区域PA。例如，栅极线G₁到G_n，与栅极线G₁到G_n交叉的数据线D₁到D_m、连接到栅极线G₁到G_n和数据线D₁到D_m的薄膜晶体管(未示出)、以及连接到薄膜晶体管的像素电极191在基板110的显示区域DA形成。

栅极驱动器400L、400R和400D作为集成电路形成在PA外围区域。栅极驱动器400L、400R和400D的每一个包括多个栅极驱动电路410和420。更详细地说，第一和第二栅极驱动器400L和400R在置于显示区域DA两侧的外围区域PA形成，并且第三栅极驱动器400D在置于显示区域DA下侧的外围区域PA中形成。第三栅极驱动器400D可在置于显示区域DA下侧的部分外围区域PA中形成。连接数据驱动器500到显示区域DA的信号线在置于显示区域DA上侧的外围区域PA形成。第一和第二栅极驱动器400R和400L连接到形成在显示区域DA内的栅极线G₁到G_n以便充分的施加栅极信号到栅极线G₁到G_n。第三栅极驱动器400D为虚拟驱动器，用来补偿显示区域DA和具有在其中形成的第一和第二栅极驱动器400R和400L的外围区域的PA步差(step different)。因此，第三栅极驱动器400D不连接到在显示区域DA形成的栅极线G₁到G_n。第三栅极驱动器400D通过与栅极线或者数据线同样材料制成的导线连接到第一栅极驱动器400L和第二栅极驱动器400R。用来连接数据线D₁到D_m到数据驱动器500的信号线不在位于显示区域DA的上侧的外围区域PA形成。因此，在上部外围区域PA中不需要用于步差的补偿。

如图7所示，数据驱动器500提供在置于显示区域DA上侧的外围区域PA，且第三栅极驱动器400D提供在置于显示区域DA下侧的外围区域PA。然而，数据驱动器500和第三栅极驱动器400D之间的位置关系可以改变。同时，第一和第二栅极驱动器400L和400R连接到第三栅极驱动器400D。密封层310在显示区域DA的外围形成，且鉴于随后的处理，密封层310的边缘部分311为圆形的或者斜切形的。栅极驱动器400不在密封层310的边缘部分311形成。也就是说，第一和第二栅极驱动器400L和400R沿着平行于显示区域DA的直线部分的密封层310的部分312而形成，并且在从平行于显示区域DA的直线部分的密封层310的部分312弯曲的边缘部分311中不提供栅极驱动器400。因此，栅极驱动器400完全由密封层310覆盖。以这种方式，可以阻止栅极驱动器400暴露在外边而被腐蚀。公共电极板200通过密封层310被联接到薄膜晶体管阵列板100。光屏蔽层220在公共电极板200的基板210上形成，且公共电极270在光屏蔽层220上形成。滤色器(未示出)可以在基板210和公共电极270之间形成。可选地，滤色器可以在薄膜晶体管阵列板100上形成。

接下来，将参考图9和10详细描述根据本发明的示例性实施例中的液晶板组件的栅极驱动器400。图9的框图示例说明了根据本发明的示例性实施例的栅极驱动器，图10的电路框图示例说明了根据本发明示例性实施例的栅极驱动器的移位寄存器的第j级。参考图9和10，第一和第二扫描开始信号LSTV和RSTV、以及第一到第四时钟信号LCLK1，RCLK1，LCLK2，和RCLK2被输入到用作栅极驱动器400的移位寄存器400L和400R。移位寄存器400L和400R的每一个包括连接到栅极线的多个级ST1到STj+3。多个级ST1到STj+3用级联方式互相连接，并且施加有第一和第二扫描开始信号LSTV和RSTV以及第一到第四时钟信号LCLK1，RCLK1，LCLK2，和RCLK2。

输入到左边的移位寄存器400L的第一扫描开始信号LSTV和输入到右边的移位寄存器400R的第二扫描开始信号RSTV为具有一帧周期的信号，其中，一帧内包括宽度为1H的脉冲。在移位寄存器400L和400R的每一个中，不同的时钟信号LCLK1、RCLK1、LCLK2、和RCLK2被输入到两个相邻级。例如，第一时钟信号LCLK1输入到左边移位寄存器400L中的第一级，第三个时钟信号LCLK2输入到它的第二级。第二时钟信号的RCLK1输入到右边移位寄存器400R的第一级，第四个时钟信号RCLK2输入到它的第二级。当时钟信号LCLK1、RCLK1、LCLK2、和RCLK2的每个都处在高电平时，它可以是用来驱动像素的开关元件Q的栅极导通电压Von。相反地，当时这些钟信号处在低电平时，它们可以是栅极截止电压Voff。

这些级的每一级都具有置位端S、栅极电压端GV、一对时钟端CK1和CK2、复位端R、帧复位端FR、栅极输出端OUT1、以及进位输出端OUT2。例如，前级ST(j-2)的进位输出Cout(j-2)输入到第j级STj的置位端S，且下一级ST(j+2)的栅极输出Gout(j+2)输入到第j级STj的复位端R。另外，时钟信号LCLK1和LCLK2分别输入到第j级STj的时钟端CK1和CK2，并且栅极截止电压Voff输入到它的栅极电压端GV。栅极输出端OUT1输出栅极输出Gout(j)，且进位输出端OUT2输出进位输出Cout(j)。然而，代替前面的执行，扫描开始信号LSTV和RSTV分别输入到移位寄存器400L和400R的第一级。另外，当时钟信号LCLK1输入到第j级STj的时钟端CK1且时钟信号LCLK2输入到它的时钟端CK2时，时钟信号LCLK2输入到相邻第j级STj的第(j-2)级和第(j+2)级ST(j-2)和ST(j+2)的时钟端CK1，且时钟信号LCLK1输入到它的时钟端CK2。

参考图10，根据本发明的示例性实施例中的栅极驱动器400的每一级，如第j级，包括输入部分420、上拉驱动器430、下拉驱动器440、和输出部分450。这些组件的每一个都包括至少一个NMOS晶体管T1到T14，并且上拉驱动器430和输出部分450进一步包括电容器C1到C3。然而，PMOS晶体管可以用来代替NMOS晶体管。电容器C1到C3基本上可以为在制造过程中形成的栅极和漏极/源极之间的寄生电容。输入部分420包括三个串接在置位端S和栅极电压端GV之间的晶体管T11，T10和T5。每个晶体管T11和T5的栅极连接到时钟端CK2，且晶体管T10的栅极连接到时钟端CK1。晶体管T11和晶体管T10之间的结点连接到结点J1，且晶体管T10和晶体管T5之间的结点连接到结点J2。

上拉驱动器430包括连接在置位端S和结点J1之间的晶体管T4，连接在时钟端CK1和结点J3之间的晶体管T12，以及连接在时钟端CK1和结点J4之间的晶体管T7。晶体管T4的栅极和漏极连接在置位端S，并且它的源极连接到结点J1。晶体管T12的栅极和漏极连接到时钟端CK1，它的源极连接到结点J3。晶体管T7的栅极连接到结点J3并且通过电容器C1还连接到时钟端CK1。另外，晶体管T7的漏极连接到时钟端CK1，且它的源极连接到结点J4。电容器C2连接在结点J3和J4之间。

下拉驱动器440包括多个晶体管T6、T9、T13、T8、T3和T2，它们接收栅极截止电压Voff且通过它们的漏极将其输出到结点J1、J2、J3和J4。晶体管T6的栅极连接到帧复位端FR，且它的漏极连接到结点J1。晶体管T9的栅极连接到复位端R，并且它的漏极连接到结点J1。晶体管T13和T8的栅极连接到结点J2，它们的漏极分别连接到结点J3和J4。晶体管T3的栅极连接到结点J4，晶体管T2的栅极连接到复位端R。晶体管T3和T2的漏极连接到结点J2。

输出部分450包括一对晶体管T1和T14，每一个具有分别连接在时钟端CK1以及输出端OUT1和OUT2之间的漏极和源极，连接到结点J1的栅极，以及连接在晶体管T1的栅极和漏极之间，即，连接在结点J1和J2之间的电容器C3。晶体管T1的源极连接到结点J2。接下来，将描述该级的工作过程。为了更好地理解和说明容易起见，对应于时钟信号LCLK1、LCLK2、RCLK1、或RCLK2的高电平的电压称为高电压，对应于时钟信号LCLK1、LCLK2、RCLK1、或RCLK2的低电平的电压称为低电压。低电平的值等于栅极截止电压Voff。

首先，当时钟信号LCLK2和前一级的进位输出Cout(j-2)变成高电平，或者上升时，晶体管T11，T5，和T4导通。然后，两晶体管T11和T4传送高电压到结点J1，且晶体管T5传送低电压到结点J2。晶体管T1和T14被导通以使时钟信号CLK1从输出端OUT1和OUT2输出。此时，由于结点J2和时钟信号LCLK1的电压电平为低，所以输出电压Gout(j)和Cout(j)变低。同时，用与高电压和低电压之间的电压差相应的电压给电容器C3充电。在这种情况下，由于时钟信号LCLK1和下一个栅极输出Gout(j+2)为低电平且结点J2为低电平，所以具有与其相互连接的栅极的晶体管T10，T9，T12，T13，T8和T2为截止状态。

当时钟信号LCLK2变成低电平或者下降时，晶体管T11和T5截止。同时，当时钟信号LCLK1变成高电平时，晶体管T1的输出电压和结点J2的电平变为高电平。此时，高电压施加到晶体管T10的栅极，且连接到结点J2的源极电位为高电平。因此，栅极和源极之间的电位差为零，因此晶体管T10保持在截止的状态。因此，结点J1为悬浮状态，从而利用电容器C3的高电压提高电位。

同时，由于时钟信号LCLK1和结点J2的电位为高电平，晶体管T12，T13和T8导通。在这个状态下，晶体管T12和T13相互串接在高电平和低电平之间，因此当晶体管T12和T13导通时，结点J3具有由电阻值分压的电压值。然而，如果当晶体管T13导通时的阻抗明显高于晶体管T12导通时的阻抗，例如，如果晶体管T13导通时的阻抗是晶体管T12导通时的阻抗的一万倍，则结点J3的电压基本等于高电压。因此，晶体管T7导通且串接到晶体管T8，从而导致当晶体管T7和T8导通时，使结点J4具有由电阻值分压得到的电压值。此时，当晶体管T7和T8导通时的阻抗值被设置成彼此基本相等，结点J4具有高电压和低电压之间的中间电压，这将使晶体管T3保持在截止状态。这时，由于下一个栅极输出Gout(j+2)处在低电平，晶体管T9和T2保持在截止状态。因此，输出端OUT1和OUT2仅仅连接到时钟端CK1且与低电平端截止，因此从输出端OUT1和OUT2输出高电平。同时，用相应于它们的之间的电压差给电容器C1和电容器C2充电，并且结点J3的电压比结点J5的电压低。

随后，当下一个栅极输出Gout(j+1)和时钟信号CLK2变成高电平且时钟信号CLK1变成低电平时，晶体管T9和T2导通以施加低电压到结点J1和J2。同时，由于电容器C3放电，结点J1的电压降到低电平，并且电容器C3放电导致电压下降到低电平需要预定量的时间，或者引起延迟。因此，下一个栅极输出Gout(j+1)改变成高电平后，两晶体管T1和T14保持导通一段时间，因此输出端OUT1和OUT2连接到时钟端CK1，并且从输出端OUT1和OUT2输出低电压。当电容器C3完成放电且结点J1的电位达到低电平时，晶体管T14截止而导致输出端OUT2有效地与时钟端CK1脱离连接。因此，进位输出Cout(j)变成悬浮状态，因此低电平被保持。同时，即使当晶体管T1截止时，输出端OUT1通过晶体管T2连接到低电平端。因此，低电压从输出端OUT1连续输出。

同时，当晶体管T12和T13截止时，结点J3变成悬浮状态。另外，结点J5的电压比结点J4的电压低，由于电容器C1，结点J3的电压保持得比结点J5的电压低，这导致了晶体管T7截止。同时，晶体管T8截止，结点J4的电压被降低，或者造成结点J4的电压低，这导致晶体管T3保持在截止状态。另外，由于低电平时钟信号CLK1输入到晶体管T10的栅极且结点J2的电压为低，所以晶体管T10保持在截止状态。然后，当时钟信号CLK1变成高电平时，晶体管T12和T7导通，结点J4的电压增加，导致晶体管T3导通。然后，低电压被传送到结点J2，因此低电压连续地从输出端OUT1输出。也就是说，即使当下一个栅极输出Gout(j+1)处在低电平时，结点J2电压也可以是低电平。

同时，由于高电平时钟信号CLK1输入到晶体管T10的栅极且结点J2的电压为低，所以晶体管T10导通，然后结点J2的低电压被施加到结点J1。同时，由于两晶体管T1和T14的漏极连接到时钟端CK1，因此时钟信号CLK1连续施加到漏极。特别地，晶体管T1的尺寸大于其他晶体管的尺寸，在晶体管T1栅极和漏极之间引入寄生电容。其结果，漏极的电压变化可影响栅极电压。因此，当时钟信号CLK1变成高电平时，栅极电压因为栅极和漏极之间的寄生电容而增加，这导致晶体管T1导通。因此，通过施加结点J2的低电压到结点J1晶体管T1的栅极电压保持在低电平，其防止晶体管T1被导通。然后，结点J1的电压保持在低电压直到下一个移位输出Cout(j-2)变成高电平。当时钟信号CLK1在高电平以及时钟信号CLK2在低电平时，结点J2电平通过晶体管T3变低。当时钟信号CLK1在低电平以及时钟信号CLK2在高电平时，结点J2电平通过晶体管T5保持在低电平。同时，晶体管T6接收到最后虚拟级(未示出)产生的初始化信号INT且传送栅极截止电压Voff到结点J1，因此再次设定结点J1电压到低电平。以这种方式，依据前一进位信号Cout(j-2)和下一个栅极信号Gout(j+2)，与时钟信号LCLK1和LCLK2同步，级410产生进位信号Cout(j)以及栅极信号Gout(j)。

接下来，分别参考图11和12，详细描述图4和7中所示的薄膜晶体管阵列板100上的栅极驱动器400的配置。图11的布线图简要示出了图4所示的栅极驱动器400，和图12的布线图简要示出了图7中的栅极驱动器400。参见图11，根据本发明的示例性实施例的栅极驱动器400包括由级ST1到STj+3组成的电路部分CS以及用来传送输入到级ST1到STj+3的各种信号Voff、LCKV1、RCKV1，LCKV2、RCKV2、和INT的布线部分LS。然而，图11中只显示了形成在显示区域DA左边的栅极驱动器400。

布线部分LS的每一部分都包括：栅极截止电压线SL1，其用来传送栅极截止电压Voff；第一和第二时钟信号线SL2和SL3，其分别用来传送第一和第二时钟信号LCKV1、RCKV1、LCKV2和RCKV2；和初始化信号线SL4，其用来传送初始信号INT。信号线SL1到SL4基本上在垂直方向延伸。栅极截止电压线SL1、时钟信号线SL2和SL3、以及初始信号线SL4按这个顺序从左排列，以便初始信号线SL4最靠近移位寄存器400，其后为时钟信号线SL3和SL2以及栅极截止线SL1。栅极截止线SL1和初始信号线SL4之间的位置关系可以变换。另外，信号线SL1到SL4具有延长线，其在水平方向向级ST1，ST3，ST5和ST7延伸。栅极截止电压线SL1和初始信号线SL4的延长线向每一级ST1，ST3，ST5和ST7延伸。第一和第二时钟信号线SL2和SL3的延长线交替在级ST1，ST3，ST5和ST7的边缘向级ST1，ST3，ST5和ST7延伸。

在电路部分CS中，级ST1、ST3、ST5和ST7中的第一级ST1中的晶体管T1到T13以及T15的排列中，输入有在先进位信号Cout(j-1)的晶体管T4位于第一级ST左上侧，它最靠近前级，且第一时钟信号LCKV1输入的晶体管T1到T15沿着第一时钟信号线SL2的延长线排列，第一时钟信号线SL2在水平方向上在晶体管T1到T15的上面延伸。另外，第一时钟信号LCKV1输入的晶体管T7，T10，T12位于晶体管T15下面。晶体管T11和T5位于第一级ST1左下侧并且连接到下一级中的第二时钟信号线SL3的延长线以便接收第二时钟信号LCKV2。连接到初始化信号线SL4的晶体管T6安排在最左边，上述的初始化信号线SL4从左边延伸并且接收初始信号INT。栅极截止电压Voff输入的晶体管T2，T3，T8，T9和T13沿着在水平方向上延伸的栅极截止电压线SL1的延伸线置于第一级ST1的下侧。

在相邻第一级ST1的第三级ST3内，除了第一时钟信号线SL2和第一时钟信号LCKV1分别被第一时钟信号线SL3和第二时钟信号LCKV2代替，且第二时钟信号线SL3和第二时钟信号LCKV2分别用第一时钟信号线SL2和第一时钟信号LCKV1代替之外，晶体管的排列相似于第一级ST1中晶体管的排列。电路部分CS和布线部分LS中的一些排列成一行，并且其他电路部分CS和布线部分LS在垂直方向不和排列成一行的电路部分CS和布线部分LS对齐。也就是说，第一级ST1最靠近显示区域DA，紧跟着的为第三级ST3和第五级ST5。第五级ST5和显示区域DA之间的距离是最大的。第七级ST7之后的级与第五级对齐。因此，在与第五级ST5相邻的级中的布线部分LS排列成一行。然而，邻近第三级ST3的布线部分LS向显示区域DA弯曲并且不和邻近的第五级ST5的布线部分LS对齐，并且邻近第一级ST1的布线部分LS向显示区域DA弯曲并且不和邻近的第三级ST3的布线部分LS对齐。因此，栅极驱动器400具有第一区域400a，在这个区域中，布线部分LS排列成一行且第二区域400b不和第一区域400a对齐。第一和第三级ST1和ST3和与其邻近的布线部分LS形成第二区域400b，且第五和第七级ST5和ST7和与其邻近的布线部分LS形成第一区域400a。尽管图11中没有详细显示，如图4中所示，栅极驱动器400的下面具有如图11中同样的结构。

根据本发明的一个或几个实施例，集成到显示板的栅极驱动器在密封层的边缘被密封层覆盖。因此，它可能有效地隔离外界环境保护了栅极驱动器。参考图12，根据本发明的示例性实施例中的栅极驱动器400包括：由级ST1到STj+3组成的电路部分CS以及用来传送各种信号Voff，LCKV1，RCKV1，LCKV2，RCKV2，以及输入到级ST1到STj+3的INT的布线部分。然而，图12中只显示了在显示区域DA左边形成的栅极驱动器400。

每一布线部分LS包括：栅极截止电压线SL1，其用来传送栅极截止电压Voff；第一和第二时钟信号线SL2和SL3，它们分别用来传送第一和第二时钟信号LCKV1、RCKV1、LCKV2和RCKV2；和初始化信号线SL4，其用来传送初始信号INT。信号线SL1到SL4基本在垂直方向延伸。栅极截止电压线SL1，时钟信号线SL2和SL3，以及初始信号线SL4依照这个顺序从左排列，从而使初始信号线SL4最靠近移位寄存器400，其后为时钟信号线SL3和SL2以及栅极截止电压线SL1。栅极截止电压线SL1和初始信号线SL4之间的位置关系可以变换。另外，信号线SL1到SL4具有延长线，其在水平方向向级ST1，ST3，ST5和ST7延伸。栅极截止电压线SL1和初始信号线SL4的延长线朝向级ST1，ST3，ST5和ST7的每一个延伸。第一和第二时钟信号线SL2和SL3的延长线在级ST1，ST3，ST5和ST7的边缘交替向级ST1，ST3，ST5和ST7延伸。

在电路部分CS中，级ST1、ST3、ST5和ST7之中的第一级ST1内的晶体管T1到T13以及T15的排列中，输入有在先进位信号Cout(j-1)的晶体管T4位于第一级ST的左上侧，它最靠近前级，且输入有第一时钟信号LCKV1的晶体管T1到T15沿着第一时钟信号线SL2延长线排列，第一时钟信号线SL2在水平方向上在晶体管T1到T15的上面延伸。另外，输入有第一时钟信号LCKV1的晶体管T7、T10、T12置于晶体管T15的下面。晶体管T11和T5置于第一级ST1的左下侧并且连接到下一级的第二时钟信号线SL3的延长线以便接收第二时钟信号LCKV2。连接到初始化信号线SL4的晶体管T6安排在最左边，上述的初始化信号线SL4从左边延伸并且接收初始信号INT。输入有栅极截止电压Voff的晶体管T2、T3、T8、T9和T13沿着在水平方向上延伸的栅极截止电压线SL1的延伸线置于第一级ST1的下侧。除了第一时钟信号线SL2和第一时钟信号LCKV1分别被第二时钟信号线SL3和第二时钟信号LCKV2代替，且第二时钟信号线SL3和第二时钟信号LCKV2分别用第一时钟信号线SL2和第一时钟信号LCKV1代替之外，在相邻第一级ST1的第三极ST3内，晶体管的排列相似于第一极ST1中晶体管的排列。省略了第五极ST5的描述。

连接到显示区域DA的第一栅极驱动器400L的布线部分LS连接到没有连接到显示区域DA的第三栅极驱动器400D的布线部分LS。第一栅极驱动器400L由上面提到的驱动方法驱动。例如，位于最下侧的栅极驱动电路可以首先被驱动。如上所述，该级根据在先进位信号和下一栅极信号与时钟信号同步地产生自进位信号和自栅极(self-gate)信号。同时，第一级ST1接收初始信号而不是在先进位信号，且初始信号从虚拟(dummy)级中提供。当第一级ST1最后被驱动后，自进位信号被传送到下一级。以这种方式，可以阻止在从栅极驱动器400输出的栅极信号中的错误。然而，在根据本发明的一个或几个具体实施例的液晶显示器中，栅极驱动电路不提供在密封层310的边缘。因此，用作虚拟级的栅极驱动电路是必须的。当第一栅极驱动器400L的首先被驱动的最低栅极驱动电路的布线部分LS连接到第三栅极驱动器400D的第一级STD1的布线部分LS时，第三栅极驱动器400D的第一栅极驱动电路的电路部分CS，即级STD1可以用作虚拟级。邻近第一级STD1的级用字符STD2和STD3指示。因此，第三栅极驱动器400D具有补偿基板110步差的功能且还具有帮助第一和第二栅极驱动器400L和400R驱动的功能。根据本发明的一个或几个具体实施例，集成在显示板上的栅极驱动器在密封层边缘被密封层覆盖。因此，可以有效的保护栅极驱动器不受外部环境的影响。

本发明由目前具体示例性实施例描述的同时，必须了解到，本发明并不限于所披露的具体实施例，相反地它覆盖了包含在权利要求的精神和范围内的各种修改和等价的安排。

本申请请求了在韩国知识产权局分别于2006年1月18日和2006年2月20日申请的专利申请号为Nos.10-2006-0005260和10-2006-0016105的专利申请为优先权和利益，在此全部结合作为参考。

Claims

1.一种液晶显示器，包括：

基板；

多个像素，以矩阵形式排列在基板上，每一像素包括开关元件；

多条栅极线，连接到所述开关元件上并且在行方向延伸；以及

栅极驱动器，连接到所述栅极线并且集成在所述基板上，

其中，所述栅极驱动器包括对齐在一行的第一区域和与排列在一行的所述第一区域不对齐的第二区域。

2.如权利要求1所述的液晶显示器，其中所述第二区域包括排列在该第一区域两侧的第三区域和第四区域。

3.如权利要求1所述的液晶显示器，其中所述第一区域和最接近所述第一区域的像素之间的第一距离大于所述第二区域和最接近所述第二区域的像素之间的第二距离。

4.如权利要求1所述的液晶显示器，其中所述栅极驱动器包括多个连接到所述栅极线的电路部分以及多个连接到该电路部分的布线部分，每个布线部分具有多个导线用来传送信号。

5.如权利要求4所述的液晶显示器，其中位于所述第一区域中的所述多个电路部分中的至少两个排列在一行，并且位于所述第二区域中的所述多个电路部分中的至少一个不和排列在一行的所述多个电路部分中的至少两个排列在一起。

6.如权利要求4所述的液晶显示器，其中所述导线在所述第一和第二区域弯曲。

7.如权利要求4所所述的液晶显示器，还包括围绕所述像素形成的密封层。

8.如权利要求7所述的液晶显示器，其中所述密封层覆盖所述栅极驱动器。

9.如权利要求7所述的液晶显示器，其中所述密封层覆盖所述栅极驱动器的所有导线。

10.如权利要求4所述的液晶显示器，其中所述第一区域的布线部分和所述第二区域的布线部分之间的距离小于300μm。

11.如权利要求1所示的液晶显示器，其中，所述栅极驱动器包括：

第一栅极驱动器，其连接到所述栅极线中的奇数栅极线；以及

第二栅极驱动器，其连接到所述栅极线中的偶数栅极线。

12.如权利要求11所述的液晶显示器，其中所述第一栅极驱动器和第二栅极驱动器彼此相对设置，所述像素插入其间。

13.一种液晶显示器，包括：

基板；

多个栅极线，连接到所述开关元件并且在行方向上延伸；

栅极驱动器，连接到所述栅极线并且作为集成电路集成在所述基板上；以及

覆盖所述栅极驱动器的密封层，

其中所述栅极驱动器包括对齐在一行的第一区域和与排列在一行的所述第一区域不对齐的第二区域。