CN101065681A - 用于半导体器件测试器的接口设备 - Google Patents

用于半导体器件测试器的接口设备 Download PDF

Info

Publication number
CN101065681A
CN101065681A CNA200580040449XA CN200580040449A CN101065681A CN 101065681 A CN101065681 A CN 101065681A CN A200580040449X A CNA200580040449X A CN A200580040449XA CN 200580040449 A CN200580040449 A CN 200580040449A CN 101065681 A CN101065681 A CN 101065681A
Authority
CN
China
Prior art keywords
wafer
interface
signal
auto
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580040449XA
Other languages
English (en)
Other versions
CN101065681B (zh
Inventor
乔治·W·康纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN101065681A publication Critical patent/CN101065681A/zh
Application granted granted Critical
Publication of CN101065681B publication Critical patent/CN101065681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

信号接口将半导体测试器连接至被测器件。该接口包括通用组件和专用组件。通用组件包括可以连接在测试器和被测器件之间的多条信号路径中的多个同样的电子元件。构造专用组件用于特定被测器件，并且提供通用组件上的通用接触点和被测器件上的测试点之间的连接。另外，专用组件具有可以用于互连通用组件上的电子元件的导电部件。若干连接将电子元件配置到信号调节电路中，由此提供通过接口的信号路径，该信号路径与被测器件上的特定测试点的I/O特性相兼容。可在半导体晶片上制造通用和专用组件。

Description

用于半导体器件测试器的接口设备
技术领域
本申请通常涉及测试和测量装置，尤其是涉及测试器和被测器件之间的接口。
背景技术
自动测试装置广泛地用于确保半导体器件的正确运行。测试使得可以从各制造批次中去除不合格器件，由此消除了进一步必要的处理和封装。另外，测试结果可用于识别出有故障的制造装置需求维护，由此增加了器件成品率。测试结果还使得可以对由于工艺变化所导致的具有不同性能和工作规范的器件进行分类。例如，可将具有表示该器件不满足期望规范的测试结果的器件进行封装，并通过标识出其具有降低的工作范围和/或性能的标记而以低价出售。
为了测量器件操作，自动测试装置(还称为测试器)将输入信号施加到被测器件(“DUT”)并检测所得的DUT输出信号。图1以简化形式示例了包括控制器120和多通道1301、1302…130N的测试器100，对于每个循环，产生被测器件的特定点的信号或测量来自被测器件的特定点的信号。控制器120可包括计算机，该计算机能被编程以引导测试处理、处理在测试期间收集的数据并且向操作员提供界面。控制器120还可包括由多通道共用的电路或与通道无关的电路。
在图1的实例中，更详细地示出了通道1301。通道1301包括包含码型发生器140、定时发生器150和引脚电子器件(pin electronics)160的电路。在每个周期期间用定义通道操作的“图形”来编程码型发生器140。例如，码型发生器140可表示通道应驱动具有特定值的信号至DUT110。
例如通过定义开始的时间(当应该驱动值时)或应当测量在线值时的时间，时序发生器150产生了控制信号转变的时序信号。
引脚电子器件160包括将激励信号驱动进线1801的电路，其中该激励信号最后将被供给到DUT 110中。驱动电路包括驱动器162。在图1的简化方块图中，示出了驱动器162在触发器164之后。触发器164通过来自定时发生器150的定时信号被时钟控制并提供有来自码型发生器140的数据。触发器160示例了可以控制由驱动器162输出的值和输出的时间。
引脚电子器件160还可经由比较器166检测线1801上的信号。比较器166接收来自DUT 110的线1801上的输入和来自可编程基准值发生器168的基准输入。将来自比较器166的输出施加到锁存器165的输入。锁存器165由定时发生器150时钟控制，其将于此经过的比较器166的输出值引导至码型发生器140以用于进一步的处理。引脚电子器件160，通过比较器166和基准值发生器168，表示来自线1801的检测信号比由可编程的基准发生器168表示的指定值大还是小。
以简化形式示出了引脚电子器件160。例如，驱动器162可接收多个控制信号以指定何时提供信号和它的电平。驱动器162还可包括控制输入以在某些时刻对该驱动器进行“三态”控制以使得其不驱动线180。例如，当比较器166读取线180上的信号时，驱动器162可以是“三态的”。这种实例适合于数字信号检测，但在其它实施例如模拟信号检测中，测试器适合于执行其它操作。然而，图1足以示例出DUT 110上的测试点可连接到装载有比较器和驱动器的通道。
在测试器100和DUT 110之间交换的信号穿过接口189。在图1的简化图中，接口189包括器件接口板(“DIB”)190、连接器172和探针卡174。接口189还包括机械支撑和对准结构，但为了简明没有示出这种结构。
接口189通过线1801、1802……180N连接至测试器100。这些线连接至DIB 190。线1801、1802……180N可包括弹簧引脚，其接触DIB 190上的焊盘(pad)或其它类型的连接器以在DIB 190和测试器100之间形成可分离的连接。
DIB 190是包含迹线或其它信号路径的电路板，以传送进/出DUT的测试和响应信号。DIB 190可利用常规的印刷电路板技术制造并且可包括定制用于测试特定形式的DUT的DIB 190的电子部件。
DIB 190通过连接器172连接至探针卡174。连接器172可以是容纳有许多用于在DIB 190和探针卡174之间形成连接的弹簧引脚的“弹簧探针塔(pogo tower)”或相似结构。可选的连接器包括“内插器”。
探针卡174还可使用印刷电路板作为基板。探针卡174包括用作探针以接触DUT 110上的测试点的适应部件(compliant member)1701、1702……170N。这种适应部件的实例是由Formfactor Corporation ofLivermore，CA出售的显微接触探针，或美国专利号5,900,738；6,043,563；6,049,976和6,184,053B1中描述的那些。
一些半导体DUT提供足够的电流以对通过测试器通道中的DIB和一些负载(例如，50欧姆的驱动负载)的响应信号进行驱动，以便可以在比较器166处可靠地测量信号。然而，我们认识到低功率器件仅能够驱动具有10pF或更低的电容和可忽略电阻的负载。不能驱动测试器所具有的负载的这种能力被复合于输出高频信号的器件。在这些情形下，常规的测试器接口无法满足需要。
因此，需要在测试器和被测器件之间改进的接口，尤其是用于测试在低功率/高频信号工作的器件。
发明内容
一方面，本发明涉及用于自动测试系统的接口中的晶片(wafer)。该晶片具有第一侧上的多个接触和第二侧上的多个接触。多个缓冲器形成在晶片中，每个都具有输入和输出，每个缓冲器的输入和输出都连接至第二侧上的接触。
另一方面，本发明涉及用于自动测试系统的接口，包括具有第一侧和第二侧的第一部件。第一部件具有形成于第一侧和第二侧的每侧上的多个接触。设置第一侧上的多个接触用于接口连接(interfacing)自动测试系统上的接触。第一部件具有多个缓冲放大器，每个都具有输入和输出，每个缓冲放大器的输入都连接至第二侧上的接触。该接口具有第二部件，该第二部件具有第一侧和第二侧的第二部件。第二部件具有第一侧上的多个接触和第二侧上的多个探针，和多个导电部件，每个都将第一部件的第二侧上的接触连接至第二部件的第一侧上的接触。
另一方面，本发明涉及一种操作测试器以测试具有测试点预定图形的器件的方法。本发明包括：提供包括多个缓冲放大器的通用部件；使通用部件接口连接于器件特定部件，该器件特定组件包括多个具有与测试点预定图形相匹配的图形的适应部件；通过通用组件和器件特定组件将激励信号从测试器发送到被测器件上的测试点，并通过器件特定部件上的适应部件和通用组件上的缓冲器将输出从被测器件上的测试点发送给测试器。
附图说明
附图并不是按比例绘制。在图中，在各图中所示的每个相同或几乎相同的部件由相同的标记表示。为了清楚起见，不是每个部件都标注在每个图中。在图中：
图1是现有技术测试系统的方块图；
图2是测试器和被测器件之间的接口的方块图；
图3A是测试器和被测器件之间的接口的示意图；
图3B、3C、3D和3E是用于特定功能配置的图3A的接口的示意图；
图4A是示例根据本发明一个实施例的通用晶片的截面；
图4B是示例根据本发明一个实施例的通用晶片的透视图；
图5A是示例根据本发明一个实施例的专用晶片的截面；和
图5B是示例根据本发明一个实施例的专用晶片的透视图。
具体实施方式
本发明没有将其应用限制于以下描述提出的或图中所示的构造的细节和部件的布置。本发明能够实现其它实施例并实施或以各种方式执行。而且，这里使用的措词和术语是为了描述的目的并不认为是限制。这里使用的“包括”、“包含”或“具有”、“含有”、“包括”和其变形，指的是包括下文列出的零件和其等效物以及另外的零件。
图2示例了改进的接口289，其可连同测试器使用，例如测试器100(图1)。接口289与由线1801、1802……180N和DUT 110表示的测试器中的通道形成连接。
在所示的实施例中，接口289具有通用组件(generic component)240和专用组件250。专用组件250包含基于特定的DUT的特征所定义的特征。例如，它包括被放置以与特定的DUT上的测试点对准的探针。相反，通用组件240具有不专用于特定DUT型、并可用于许多不同类型的器件使用的电路。在所描述的实施例中，通用组件240包括用于接口连接于输出低功率和/高频信号的器件的电路。
组件之间的连接通过连接器，其可以是内插器或其它合适形式的连接器。通用组件240通过连接器245连接至测试器100并通过连接器255连接至专用组件250。
通用组件240包括基板。在一个实施例中，该基板是可在上面制造电路元件的类型。例如，可使用硅、玻璃或陶瓷。在以下实例使用的实施例中，通用组件240是晶片，例如经常用作半导体器件制造中的基板。可利用常规的半导体制造技术在这种基板上制造属于通用组件240的一部分的电路。通用组件240可以利用标准的半导体器件处理方法制造，除了例如通过晶片的通孔蚀刻等的显微机械加工技术之外，包括但不限于光刻、蚀刻、金属化。
在可选实施例中，半导体芯片可贴附至通用组件240的基板。这种制造技术对于本领域技术人员是公知的。
通用组件240可包括用于在测试器100和DUT 110之间利用或者不利用调节来传递信号的电路。通用组件240还可包括产生或测量信号的电路。因此，位于通用组件240中的电路可包括任何数量的可常规地存在于测试器通道中的元件，或还可包括不存在于常规通道电子装置内的另外电路。通用组件240上的电路的实例包括开关和缓冲器。缓冲器可以是任何合适的形式，例如跟随器、放大器、驱动器或比较器。
专用组件250经由连接器255依次连接至专用组件250。在所描述的实施例中，以两种方式定制专用组件250。首先，基于要进行接口连接的特定类型的器件上的测试点的定位对其定制。第二，提供专用互连，其在通用组件240上配置电路以执行用于接口连接特定类型器件的所需的功能。
在一个实施例中，还在由其上面可形成导电路径的材料所组成的基板上制造专用组件250。例如，可以使用硅、玻璃或陶瓷。在以下实例使用的一个实施例中，在如在半导体器件的制造中常规使用的晶片上形成专用组件250。可以利用标准的半导体器件处理方法制造专用组件250，除了例如通过晶片的通孔蚀刻等的显微机械加工技术之外，包括但不限于光刻、蚀刻、金属化。
专用组件250具有连接专用组件250至DUT 110上的测试点的适应部件2701、2702、……270N。可以以与在现有技术探针卡中形成的探针的相同方式形成适应部件。可选地，可使用在Slocum等人的美国专利6,497,581中描述的结构，其通过参考并入这里。
图3A示例了接口289的实施例。在该实施例中，分别提供了通用组件240和专用组件250作为通用晶片340和专用晶片350。
通用晶片340具有多个通孔(via)，例如通孔3421、3422、3423，每个都允许信号从通用晶片340一个表面上的导电接触穿过到相反侧。通孔可根据任何公知的工艺，例如通过晶片340显微机械加工穿孔(hole)并使用例如金属等的导体电镀它而形成。
通用晶片340可包含辅助调节在测试器100和DUT 110之间传送的信号的电路。在所示的实施例中，通用晶片340包含多个缓冲器，为了简明示出了单个跟随器343。在所描述的实施例中，跟随器343具有相对大的输入阻抗，由此表现出对其输入处的信号很低的负载。跟随器343具有输出特性，允许其驱动例如可由可连接它们的测试器100内的电路表现出的负载。例如，可由DUT 110的输出驱动比较器166和驱动器162(图1)。在这里缓冲器示出为单位增益放大器，其提供相对低的功率操作并可称为“跟随”放大器。然而，可使用任何合适形式的缓冲器。
通用晶片340还包括多个半导体开关，为了简明仅示出了单个开关344。开关例如344可以是简单的导通/截止型(on/off)开关，有时称为传输门。优选，开关344具有很低的导通电阻。然而，可使用用于开关的任何合适的设计。
例如开关344和跟随器343的半导体器件的输入和输出的连接，通过通孔来形成，例如3424、3426和3427。
可以根据公知的半导体处理技术在晶片中形成半导体器件。这种器件需要功率连接，其未明确示出，但可以通过连接至测试器100的通孔提供。
专用晶片350具有为DUT 110定制的专用互连。适应部件例如2701和2702与DUT 110上的测试点对准。通过通孔，例如通孔3531、3532和3534连接到适应部件例如2701和2702。通孔3531、3532和3534包括面向通用晶片340的专用晶片350表面上的接触部分，以便它们可容易连接至通用晶片340上的适合通孔。优选，专用晶片350表面上的接触图形与通用晶片340的相对表面上的接触图形相同。
另外，专用晶片350包括未连接至DUT 110上的测试点的导电路径例如3533和3535。而且，这些导电路径连接通用晶片340内的接触点以配置通用晶片340来执行测试DUT 110所需的功能。这种导电路径可用于改变测试器100和DUT 110之间的信号路径。即便当使用通用晶片时，专用晶片350允许建立具有合适特性的信号路径。例如，可以提供对低功率、飞越级联的(fly-by)和50欧姆结构有用的信号路径。
希望低功率结构用于连接至产生低功率输出信号的DUT 110上的测试点。这种测试点不具有驱动信号路径至比较器166的足够的功率水平。当由DUT 110产生的响应信号是低功率时低功率结构是有用的，但必须将电路驱动到具有相对大负载(例如，50欧姆负载)的测试器100中。
在图3B和3C中示例了用于测试点2112的低功率结构。可使用具有仅输出信号或可以可选地输入或输出信号的测试点的低功率结构。如果测试点仅输出，则不必将信号从测试器驱动到该器件。因此，对于具有输入和输出操作的测试点可以可选地使用图3B和图3C的结构。图3B的结构可单独用于仅具有输入特性的测试点。图3C的结构可单独用于仅具有输出特性的测试点。
在图3B中，接口289提供信号路径373以驱动信号至测试点2112。在该简图中，通孔3425连接至测试器100内的通道。来自那个通道的驱动信号通过专用晶片350中的通孔3535连接。这里，在导电迹线上发送信号至专用晶片350表面上的第二通孔，专用晶片350反馈耦合通用晶片340。在通用晶片340内，驱动信号穿过开关344。当信号驱动至测试点2112时，控制开关344处于ON态。开关344的状态通过由例如I/O线1804上的测试器100发出的控制信号设置。驱动信号穿过开关344且然后反馈耦合至专用晶片350，其中，驱动信号通过通孔3534穿过至测试点2112。
在图3C中，接口289提供了从测试点2112到测试器100的低功率信号的信号路径375。为了从测试点2112发送低功率输出，开关344通过I/O线1804发送的信号设置为OFF态。在该结构中，通过通孔3425连接至测试点2112的测试器100内的驱动电路通过开关344隔离并且不负载DUT 110的输出。然而，跟随器343保持连接至适应部件2702和DUT 110上的相应测试点。
跟随器343通过专用晶片350中的连接3533传输由DUT 110产生的响应信号。信号路径沿着通用晶片340中的通孔3423向回继续，并且继续至输送至测试器100中的例如1803(图3A)的线。跟随器343呈现出对DUT 110的输出的低负载，但能够提供至测试器100的可以测量的信号。
然后通过如由测试程序需要的测试器进一步处理响应信号。例如，可在比较器166中测量信号的电平(图1)。在该实施例中，跟随器343用作缓冲器，而没有放大。
在飞越级联结构中，DUT 110上的测试点一直连接至驱动进入和比较输出线(drive-in and compare-out line)。图3D示例了配置有用于飞越级联测试的信号路径377的接口289。在该结构中，由线例如线1802(图3A)上的测试器100提供激励信号，并且激励信号通过连接器245发送并发送到通用晶片340中的通孔3422中。然后通过连接器255将激励信号提供到专用晶片350中。然后通过专用晶片350的通孔3522将激励信号施加到DUT 110上的测试点。响应信号穿过通孔3531和通孔3421。在该结构中，可通过至例如线1801(图3A)的电路的测试连接器中的通道读出响应信号。
可以是许多其它的测试点结构。例如，可以通过连接穿过通用晶片340的通孔中的一个至适应部件例如2701来形成50欧姆结构。图3E示出了50欧姆信号建立的信号路径379。在该结构中，一条线用作测试点激励和响应信号的驱动进入和比较输出线。例如，如果DUT 110上的测试点可以输出足够的功率以驱动由测试器100提出的负载，则可以使用这种结构。
图4A、4B、5A和5B给出了接口289的部件结构的另外细节。图4A示例了根据一个实施例的通用晶片440的截面，其中通用晶片440包括具有接触、通孔和电路的基板445。通用晶片440包括由具有所需电子和机械性质的任何合适的材料组成的主体445。例如，如果在基板上制造电子电路，则可优选硅晶片。如果在基板上装配芯片，则可优选玻璃或陶瓷。
为了能够实现从通用晶片440的一侧到另一侧的电连接，可以穿过该主体蚀刻通孔442。例如，可以使用微机械加工技术。通过硅或玻璃深蚀刻通孔是已知的微机械加工技术。通过在300℃以下的低基板温度下和SF6/O2气体化学剂利用各向异性离子蚀刻，可以达到高至10μm/分钟的硅蚀刻率，允许蚀刻通孔442。可用任何合适的金属对通孔442金属化，在主体的正反面之间形成电连接。例如，可使用溅射技术将厚层金属淀积到深孔中，由此填充该孔并形成电连接。
在主体的两侧上形成金属接触441。接触441用作连接器245和255中的引脚(pin)或其它接触部件的电接触焊盘。可通过任何合适的方式，例如跨过整个晶片淀积金属层并用光刻步骤构图接触区来形成金属接触441。
在图4A所示的图中，形成在主体445中的电路由开关444和跟随器443示例。图4A仅示出了形成在主体445中的两个部件。在许多应用中，将优选形成许多其它的电路元件。如果主体445是半导体，例如硅，则该电路可直接制造在硅中。例如，可用标准的硅CMOS或双极技术制造开关444和跟随器443。如果在主体中制造电路，则电路制造可在通孔和接触金属化之前进行，以避免器件通道的金属污染。一旦制造了，则开关444和跟随器443电路可彼此互连以及与用金属互连来互连适当的接触441。
在使用玻璃、陶瓷或玻璃-陶瓷体的可选实施例中，可以以与形成多芯片模块相同的方式将芯片装配到基板上并与一个或多个金属水平面互连。在这种模块中，芯片可以是标准的现货供应的部件，并且可用任何便利的技术，例如，包括焊料凸块结合，装配到基板上。关于形成多芯片模块的细节在本领域中是公知的。
图4B示例了通用晶片440的透视图。在该实施例中，接触441在主体445的表面上形成布置。例如，图4B示例了在通用晶片440的一侧上具有特定密度的接触的直列线型(recta-linear)布置，但可以以任何所希望的结构布置晶片440的任一侧上的接触。优选，接触位置与连接器245和255的引脚的布局相兼容。
优选，通用晶片440由形成每种类型连接所需的多份结构形成。例如，为了形成如参考图3B和3C如上所示的低功率连接，使通用晶片340内的两个50欧姆连接、缓冲放大器和开关互连。优选，用这种部件的组合制造通用晶片440以允许建立多个对DUT的低功率连接。同样，飞越级联型的连接需要两个50欧姆通孔。优选，在通用晶片440内提供多个50欧姆的连接。
图5A示例了专用晶片550的实施例的截面。在该实施例中，专用晶片550具有主体555。主体555可以是具有所希望的电子和机械性能的任何合适的材料。例如，可以使用硅、玻璃、陶瓷或玻璃-陶瓷。还在专用晶片550上形成接触、通孔和适应部件750。适应部件570用作接触探针。通用晶片550上的接触探针的位置适合于用专用晶片550测试的DUT的类型。
为了能够实现专用晶片任一侧之间的电连接，用公知的微机械加工技术蚀刻通孔552穿过基板。例如，深蚀刻通孔穿过硅或玻璃是公知的微机械加工技术。用任何合适的材料金属化通孔552，形成主体正反面之间的电连接。例如，可使用溅射技术来淀积厚层的金属到深孔中，由此填充该孔并形成电连接。
在基板的两侧上形成金属接触551。接触551用作连接器245和255中的引脚或其它接触部件的电接触焊盘。例如，可通过穿过整个晶片淀积金属层并用光刻步骤构图接触区来形成金属接触551。
金属连接553还位于专用晶片550的至少一侧上，能实现接触焊盘554的连接。连接553能够使激励信号重定向回馈进入通用晶片中而没有显著的变化，或相反地，使其连接通用晶片440的部件以配置用于将被测试的DUT的类型的接口。
图5B示例了专用晶片550的透视图。在该实施例中，接触553形成使得与相邻连接器例如255(图2)相连接的布置。优选布置面向DUT 110的晶片一侧上的接触以探测DUT上的所希望的测试点。
由此描述了本发明至少一个实施例的几个方面，要意识到各种改变、修改和改进对于本领域技术人员来说都是容易实现的。
例如，导电路径描述为利用“通孔”穿过晶片。导电路径可利用通孔、迹线或其它结构或结构的任何组合形成。
而且，描述了在通用晶片340上制造信号调节电路。专用晶片350可以包含代替或除了通用晶片340中的电路之外的电路。
而且，描述了可以利用通用晶片340制造的三种类型的连接。本发明不限于任何一种类型的测试点结构，并且不同的结构可用于DUT110上的不同测试点。而且，尽管仅描述了低功率、飞越级联和50欧姆的结构，但这些是可制造的类型的连接的实例，并且可用本发明实施任何数量的其它结构。
作为另一实例，可以是专用晶片550和通用晶片440的各种可选实施例。例如，可改变通用晶片440中的电路元件的数目，以执行对激励或响应信号的所需处理。而且，尽管使用通孔互连晶片的任一侧，但可以是其它技术并且本发明不限于提出的具体实例。
而且，描述了通用晶片340包括单位增益跟随器以缓冲信号从DUT 110经过到测试器100。可通过还提供增益的电路或通过除了放大器之外的电路来提供缓冲。
而且，描述了专用组件以至少两种方式定制：通过提供与DUT上的测试点对准的探针和通过互连通用组件中的通用电路。这些功能可通过物理地分离那些装配在通用组件的相同侧或相对侧上的片来形成。
这种变型、修改和改进指的是本公开的一部分，并且指的是在本发明的精神和范围内。因此，前面的描述和图仅是实例的方式。

Claims (24)

1.一种在自动测试系统的接口中使用的晶片，该晶片具有第一侧和第二侧，该晶片包括：
第一侧上的多个接触和第二侧上的多个接触；
形成在晶片中的多个缓冲器，每个都具有一个输入和一个输出，每个缓冲器的输入都连接至第二侧上的接触并且每个缓冲器的输出都连接至第二侧上的接触。
2.如权利要求1所述的在自动测试系统的接口中使用的晶片，另外包括：
形成在晶片中的多个开关，每个开关都具有至少两个信号端和一个控制输入端，所述至少两个信号端的每个都连接至晶片的第二侧上的接触，所述控制输入端连接至晶片的第一侧上的接触。
3.如权利要求2所述的在自动测试系统的接口中使用的晶片，其中多个开关中的每个开关的所述信号输入端都连接至多个缓冲器之一的输入。
4.如权利要求3所述的在自动测试系统的接口中使用的晶片，另外包括多个导电通孔，每个都将第一侧上的一个接触接合到第二侧上的一个接触。
5.如权利要求3所述的在自动测试系统的接口中使用的晶片，其中所述多个缓冲器、多个开关和多个导电通孔被布置在多个组中，每个组都具有一个缓冲器、一个开关和至少两个导电通孔。
6.如权利要求1所述的在自动测试系统的接口中使用的晶片，其中晶片包括半导体晶片。
7.如权利要求1所述的在自动测试系统的接口中使用的晶片，其中每个缓冲器都包括放大器。
8.如权利要求7所述的在自动测试系统的接口中使用的晶片，其中每个放大器都是单位增益放大器。
9.一种用于自动测试系统的接口，所述接口具有多个接触，通过所述接触测试信号可发送至测试器内的电路或者从测试器内的电路接收测试信号，该接口包括：
具有第一侧和第二侧的第一组件，包括：
形成在第一侧和第二侧的每侧上的多个接触，第一侧上的多个接触被设置为电连接至自动测试系统上的多个接触；
具有多个输入和输出的电路，每个输入和每个输出连接至第二侧上的接触；
具有第一侧和第二侧的第二组件，第二组件包括：
第一侧上的多个接触；
第二侧上的多个探针；
第一多个导电部件，每个都设置为使形成在第一组件的第二侧上的至少两个接触互连，由此通过第二多个导电部件的每个将该电路的至少两个输入或输出相连接；以及
第二多个导电部件，每个都将第一组件的第二侧上的接触连接至第二组件的第一侧上的接触。
10.如权利要求9的接口，其中第一组件包括半导体晶片。
11.如权利要求9的用于自动测试系统的接口，其中，第一多个导电部件包括多个导电迹线，每个都接合所述第二组件的第一表面上的多个接触部件。
12.如权利要求11的用于自动测试系统的接口，其中，第二组件包括半导体晶片。
13.如权利要求11的用于自动测试系统的接口，其中，第二组件包括多对导电部件，每对都将第二侧上的一个探针连接至第一侧上的一个第一接触和第一侧上的一个第二接触。
14.如权利要求9的用于自动测试系统的接口，其中，第二多个导电部件包括多个适应部件。
15.如权利要求14的用于自动测试系统的接口，其中，第二多个导电部件形成内插器。
16.如权利要求9的用于自动测试系统的接口，其中，该电路包括信号调节电路。
17.一种操作测试器以测试具有预定的测试点图形的器件的方法，包括：
提供通用组件，该通用组件包括多个缓冲器；
使所述通用组件接口连接至器件特定组件，该器件特定组件包括多个具有与预定的测试点的图形相匹配的图形的适应部件；
通过通用组件和器件特定组件将激励信号从测试器发送到被测器件上的测试点；
通过器件特定部件上的适应部件和通用组件上的缓冲器将输出从被测器件上的测试点发送给测试器。
18.如权利要求17的操作测试器的方法，其中：
提供通用组件的步骤包括提供具有多个开关的通用组件，其中每个开关都连接至缓冲器组件的一个输入；
通过通用组件从测试器发送激励信号的步骤包括关闭开关；和
通过缓冲器从测试点发送输出的步骤包括开启连接至缓冲器的开关。
19.如权利要求17的操作测试器的方法，其中：
通过器件特定组件从测试器发送激励信号的步骤包括通过连接至适应部件的第一导电通孔发送信号；和
通过器件特定组件从测试点发送输出的步骤包括通过连接至适应部件的第二导电通孔发送信号。
20.如权利要求17的操作测试器的方法，其中：
通过器件特定组件从测试器发送激励信号的步骤包括通过连接至第一适应部件的第一导电通孔发送信号；和
通过器件特定组件从测试点发送输出的步骤包括通过连接至第二适应部件的第二导电通孔发送信号。
21.如权利要求17的操作测试器的方法，其中提供通用组件的步骤包括提供具有多个形成于其内的缓冲放大器的半导体晶片。
22.如权利要求21的操作测试器的方法，其中提供通用组件的步骤包括提供具有多个形成于其内的半导体开关的半导体晶片。
23.一种制造半导体器件的方法，包括：
根据权利要求17的方法评估测试器；
处理来自测试器中的测试点的输出，以产生测试结果；和
基于所生成的测试结果改变用于制造器件的工艺。
24.如权利要求23的制造半导体器件的方法，另外包括：根据改变的制造工艺制造多个半导体器件。
CN200580040449XA 2004-10-15 2005-07-27 用于半导体器件测试器的接口设备 Active CN101065681B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/966,480 US7046027B2 (en) 2004-10-15 2004-10-15 Interface apparatus for semiconductor device tester
US10/966,480 2004-10-15
PCT/US2005/026690 WO2006044009A2 (en) 2004-10-15 2005-07-27 Interface apparatus for semiconductor device tester and test method therefor

Publications (2)

Publication Number Publication Date
CN101065681A true CN101065681A (zh) 2007-10-31
CN101065681B CN101065681B (zh) 2010-09-08

Family

ID=35457869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580040449XA Active CN101065681B (zh) 2004-10-15 2005-07-27 用于半导体器件测试器的接口设备

Country Status (6)

Country Link
US (1) US7046027B2 (zh)
EP (1) EP1817597A2 (zh)
JP (1) JP5042841B2 (zh)
KR (1) KR101240238B1 (zh)
CN (1) CN101065681B (zh)
WO (1) WO2006044009A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134379B2 (en) 2008-03-26 2012-03-13 Advantest Corporation Probe wafer, probe device, and testing system
CN103792399A (zh) * 2014-01-15 2014-05-14 中科华核电技术研究院有限公司北京分公司 多路输入输出电路板的测试夹具
CN104345189A (zh) * 2013-08-05 2015-02-11 深圳市共进电子股份有限公司 治具制作方法和治具
CN107664741A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 测试器的适配器的公共板、测试器的适配器以及测试器
CN108291937A (zh) * 2015-11-20 2018-07-17 泰拉丁公司 用于自动测试设备的校准装置
CN111817098A (zh) * 2020-08-31 2020-10-23 上海燧原科技有限公司 一种电子负载
CN112236684A (zh) * 2018-06-08 2021-01-15 泰瑞达公司 具有分布式资源的测试系统
CN115128389A (zh) * 2022-08-31 2022-09-30 皇虎测试科技(深圳)有限公司 一种ate测试接口装置和设备

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737715B2 (en) * 2006-07-31 2010-06-15 Marvell Israel (M.I.S.L) Ltd. Compensation for voltage drop in automatic test equipment
KR101370728B1 (ko) * 2006-08-04 2014-03-06 어드밴테스트 (싱가포르) 피티이. 엘티디. 테스트 장치
WO2008042248A2 (en) * 2006-09-29 2008-04-10 Teradyne, Inc. Method and apparatus for cooling non-native instrument in automatic test equipment
US7956628B2 (en) * 2006-11-03 2011-06-07 International Business Machines Corporation Chip-based prober for high frequency measurements and methods of measuring
US7701232B2 (en) * 2007-01-23 2010-04-20 Teradyne, Inc. Rotational positioner and methods for semiconductor wafer test systems
US7816932B2 (en) * 2008-02-21 2010-10-19 Teradyne, Inc. Test system with high frequency interposer
WO2009141907A1 (ja) * 2008-05-21 2009-11-26 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
WO2009150694A1 (ja) * 2008-06-09 2009-12-17 株式会社アドバンテスト 半導体集積回路および試験装置
US9239358B2 (en) 2009-08-18 2016-01-19 Advantest Corporation Optimized automated test equipment multi-path receiver concept
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
US8791711B2 (en) * 2009-10-21 2014-07-29 Stmicroelectronics S.R.L. Testing of electronic devices through capacitive interface
US8902016B2 (en) 2009-10-21 2014-12-02 Stmicroelectronics S.R.L. Signal transmission through LC resonant circuits
JP2011220924A (ja) * 2010-04-13 2011-11-04 Advantest Corp 試験装置および接続装置
US8896336B2 (en) * 2010-07-06 2014-11-25 Formfactor, Inc. Testing techniques for through-device vias
US8952713B1 (en) * 2012-02-08 2015-02-10 Altera Corporation Method and apparatus for die testing
TWI506283B (zh) * 2012-11-12 2015-11-01 Mpi Corp Low power loss probe card structure
US9791511B2 (en) * 2013-03-15 2017-10-17 Teradyne, Inc. Method and apparatus for low latency communication in an automatic testing system
US9087557B2 (en) 2013-10-29 2015-07-21 Advantest Corporation Programming multiple serial input devices
US10054104B1 (en) 2015-07-24 2018-08-21 AJC Innovations, LLC Autonomous underwater beacon locator
US11099228B2 (en) 2017-03-09 2021-08-24 Advantest Corporation Test system and method
US10670651B2 (en) 2017-03-09 2020-06-02 Advantest Corporation Device testing using dual-fan cooling with ambient air
US11143697B2 (en) 2017-04-28 2021-10-12 Advantest Corporation Automated handling of different form factor devices under test in test cell
US10241146B2 (en) 2017-05-01 2019-03-26 Advantest Corporation Test system and method
RU177049U1 (ru) * 2017-11-07 2018-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Волгоградский государственный аграрный университет" (ФГБОУ ВО Волгоградский ГАУ) Вспомогательное оборудование для тестирования полупроводниковых интегральных схем
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
US11221365B2 (en) 2020-03-11 2022-01-11 Teradyne, Inc. Calibrating an interface board
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132948A (en) * 1977-03-17 1979-01-02 Teradyne, Inc. Test fixture using stock printed circuit board having test pins mounted thereon
US4112364A (en) * 1977-04-04 1978-09-05 Teradyne, Inc. Circuit board testing apparatus
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4884024A (en) * 1985-11-19 1989-11-28 Teradyne, Inc. Test pin assembly for circuit board tester
US5254939A (en) * 1992-03-20 1993-10-19 Xandex, Inc. Probe card system
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5806181A (en) * 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US6050829A (en) * 1996-08-28 2000-04-18 Formfactor, Inc. Making discrete power connections to a space transformer of a probe card assembly
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
US6690185B1 (en) * 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6497581B2 (en) * 1998-01-23 2002-12-24 Teradyne, Inc. Robust, small scale electrical contactor
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
JP2002198289A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6552528B2 (en) * 2001-03-15 2003-04-22 Advantest Corporation Modular interface between a device under test and a test head
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
US6891385B2 (en) * 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US6768331B2 (en) * 2002-04-16 2004-07-27 Teradyne, Inc. Wafer-level contactor
US6847218B1 (en) * 2002-05-13 2005-01-25 Cypress Semiconductor Corporation Probe card with an adapter layer for testing integrated circuits
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
JP4173726B2 (ja) * 2002-12-17 2008-10-29 株式会社ルネサステクノロジ インターフェイス回路
US6781392B1 (en) * 2003-05-12 2004-08-24 Chipmos Technologies Ltd. Modularized probe card with compressible electrical connection device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134379B2 (en) 2008-03-26 2012-03-13 Advantest Corporation Probe wafer, probe device, and testing system
CN101946313B (zh) * 2008-03-26 2012-09-26 爱德万测试株式会社 探针晶片、探针装置以及测试系统
CN104345189A (zh) * 2013-08-05 2015-02-11 深圳市共进电子股份有限公司 治具制作方法和治具
CN104345189B (zh) * 2013-08-05 2018-08-10 深圳市共进电子股份有限公司 治具制作方法和治具
CN103792399A (zh) * 2014-01-15 2014-05-14 中科华核电技术研究院有限公司北京分公司 多路输入输出电路板的测试夹具
CN108291937A (zh) * 2015-11-20 2018-07-17 泰拉丁公司 用于自动测试设备的校准装置
CN107664741A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 测试器的适配器的公共板、测试器的适配器以及测试器
CN112236684A (zh) * 2018-06-08 2021-01-15 泰瑞达公司 具有分布式资源的测试系统
CN111817098A (zh) * 2020-08-31 2020-10-23 上海燧原科技有限公司 一种电子负载
CN111817098B (zh) * 2020-08-31 2020-11-27 上海燧原科技有限公司 一种电子负载
CN115128389A (zh) * 2022-08-31 2022-09-30 皇虎测试科技(深圳)有限公司 一种ate测试接口装置和设备
CN115128389B (zh) * 2022-08-31 2022-12-02 皇虎测试科技(深圳)有限公司 一种ate测试接口装置和设备

Also Published As

Publication number Publication date
US7046027B2 (en) 2006-05-16
KR20070074606A (ko) 2007-07-12
CN101065681B (zh) 2010-09-08
WO2006044009A3 (en) 2006-06-29
KR101240238B1 (ko) 2013-03-18
US20060082358A1 (en) 2006-04-20
EP1817597A2 (en) 2007-08-15
JP2008517267A (ja) 2008-05-22
WO2006044009A2 (en) 2006-04-27
JP5042841B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
CN101065681A (zh) 用于半导体器件测试器的接口设备
JP3685498B2 (ja) プログラム可能高密度電子工学試験装置
KR101258385B1 (ko) 지능형 프로브 카드 아키텍처
US20010053170A1 (en) Semiconductor device test apparatus
US6384360B1 (en) IC pickup, IC carrier and IC testing apparatus using the same
KR100211415B1 (ko) 프로브 시험용 전원패드를 구비한 반도체,반도체웨이퍼,프린트기판,멀티칩모듈과 이들에 대한 프로브 시험방법
KR101374965B1 (ko) 직렬 제어식 지능형 스위치들을 이용하여 디바이스를 테스트하는 방법 및 장치
CN201021933Y (zh) 用于集成电路测试的装置
JP5859204B2 (ja) シリアル制御された資源を使用して装置を検査するための装置
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
CN1739033A (zh) 通用测量转接器系统
CN101061609A (zh) 接触器及利用接触器的测试方法
KR20140078170A (ko) 제이택 인터페이스 보드
US20040061515A1 (en) Flip chip test structure
KR100787087B1 (ko) 최종시험공정에서의 반도체 특성 시험용 소켓 핀
JP5319907B2 (ja) ソケット基板上にスイッチ素子を有するテスト装置
US7023227B1 (en) Apparatus for socketing and testing integrated circuits and methods of operating the same
JP2921995B2 (ja) 多層配線基板の検査方法
JPH0758168A (ja) プローブ装置
JP2010054487A (ja) プローバ装置
Tunaboylu Space transformer connector characterisation for a wafer test system
JPH07333299A (ja) 試験回路基板及び集積回路試験装置
JP2001284418A (ja) 半導体素子測定用治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant