CN101048038A - 电子单元及具有该电子单元的电子装置 - Google Patents

电子单元及具有该电子单元的电子装置 Download PDF

Info

Publication number
CN101048038A
CN101048038A CNA2006101626003A CN200610162600A CN101048038A CN 101048038 A CN101048038 A CN 101048038A CN A2006101626003 A CNA2006101626003 A CN A2006101626003A CN 200610162600 A CN200610162600 A CN 200610162600A CN 101048038 A CN101048038 A CN 101048038A
Authority
CN
China
Prior art keywords
joint
electronic
face
circuit board
fpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101626003A
Other languages
English (en)
Other versions
CN100544548C (zh
Inventor
中山典保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101048038A publication Critical patent/CN101048038A/zh
Application granted granted Critical
Publication of CN100544548C publication Critical patent/CN100544548C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种电子单元，包括安装有多个电子元件并通过折叠而形成分层结构的柔性印刷电路板，以及在柔性印刷电路板的两个端面上将各线路部分电连接的接头，上述多个电子元件中至少两个电子元件连接成能通过接头的线路部分而彼此通信。

Description

电子单元及具有该电子单元的电子装置
本申请要求2006年3月28日提交的日本专利申请No.2006-088318，的优先权，在此通过参考援引其全部内容。
技术领域
本发明一般地涉及一种印刷电路板，更具体地，涉及一种利用柔性印刷电路板(“FPC”)将多个电子元件分层的电子单元。本发明适用于例如用于电子装置的多芯片模块，这些电子装置包括数码相机、蜂窝电话、CCD模块、液晶面板以及膝上型个人计算机(“PC”)等等。
背景技术
近来对高性能并且小型化的电子装置的需求日益增长。为了获得高性能，已开发了系统级封装(“Sip”)技术，其中安装有多个半导体芯片并使得这些芯片能彼此通信。然而，为了实现小型化，难以在电子装置中的同一平面上设置多个半导体芯片。因此，近来提出了多芯片模块，其中利用FPC将多个芯片分层(参见例如日本专利申请No.6-125037和No.11-135715)。
图11是日本专利申请No.6-125037中公开的多芯片模块10的示意性剖视图。图12是日本专利申请No.11-135715中公开的多芯片模块10A的示意性剖视图。在图11和图12中，12a至12c表示连接到FPC 16的线路部分或线路图案(未示出)的半导体芯片。此线路部分沿FPC 16延伸，并且多个半导体芯片12a至12c之间能够彼此通信。
其它现有技术包括日本专利申请No.9-181225、No.11-112215以及No.2001-20319。
然而，多芯片模块10和10A的用于将半导体芯片12a和12c彼此连接的线路部分(未示出)的线路长度太长，以致产生干扰和延迟，并引发难以满足适当定时要求的设计问题。
发明内容
本发明旨在一种缩短电子元件间线路长度的电子单元，以及具有上述电子单元的电子装置。
根据本发明一个方案的电子单元包括：柔性印刷电路板，其安装有多个电子元件，并通过折叠而形成分层结构；以及接头，其将所述柔性印刷电路板的两个端面上的线路部分电连接，所述多个电子元件中至少两个电子元件连接成能通过所述接头的线路部分而彼此通信。与没有接头介入进行通信相比，这种电子单元，例如多芯片模块，使得半导体芯片这样的电子元件能够经由接头的线路部分或线路图案而彼此通信，缩短了线路长度，。
上述柔性印刷电路板可包括多个接头，各接头具有宽度不同的端面。
上述柔性印刷电路板可具有在折叠之前延伸于第一纵向上的第一部分，以及在折叠之前延伸于与该第一纵向偏斜的第二纵向上的第二部分，并且其中所述第一部分绕所述第一纵向的正交线折叠，而所述第二部分绕所述第二纵向的正交线折叠。例如，第二纵向可正交于第一纵向或与第一纵向偏斜60°。接头的一对端面可设置到第一和第二部分上。换言之，将线路部分与第一部分的一个端面上的线路部分相连接的端面不必设置在第一部分上。
上述柔性印刷电路板可形成两个或更多个环形部件。例如，两个环形部件包括两个正交部分，而三个环形部件包括彼此偏斜60°的三部分。
根据本发明另一方案的用于制造电子单元的方法包括以下步骤：折叠安装有多个电子元件的柔性印刷电路板；并在所述柔性印刷电路板的两个端面上，将所述两个端面的线路部分彼此电连接在接头处，使得所述多个电子元件中的两个能够经由所述接头的线路部分而彼此通信。通过这种制造方法制造的电子单元表现出与上述那些电子装置相同的作用。
上述电连接步骤可在第二线路长度短于第一线路长度时执行，该第一线路长度是所述两个电子元件通过所述接头而连接时的长度，而该第二线路长度是所述两个电子元件不通过接头而连接时的长度。
一种包括安装有上述电子单元的电路板的电子装置也构成了本发明的一个方案。
参考附图，根据对优选实施例的以下描述，本发明的其它目的和进一步特征将变得显而易见。
附图说明
图1是根据本发明一个实施例的电子单元(多芯片模块)的示意性剖视图。
图2是图1所示柔性印刷电路板(“FPC”)在折叠之前的示意性立体图。
图3是图2所示FPC的变例在折叠之前的示意性立体图。
图4是图2所示FPC的变例在折叠之后的示意性立体图。
图5是图4所示FPC在折叠之前的示意性立体图。
图6是图5所示FPC的变例在折叠之前的示意性立体图。
图7是图5所示FPC的另一变例在折叠之前的示意性立体图。
图8是图2所示FPC的又一变例在折叠之前的示意性立体图。
图9是流程图，用于说明根据本发明的电子单元的制造方法。
图10是根据本发明的一个示例性电子装置的示意性立体图。
图11是一个传统多芯片模块的示意性局部剖视图。
图12是另一传统多芯片模块的示意性局部剖视图。
具体实施方式
现参阅附图给出根据本发明的电子装置的描述。该电子装置是作为多芯片模块100实施的。本说明书中，图1是多芯片模块100的示意性剖视图。多芯片模块100是在FPC上安装有多个裸半导体芯片的模块，上述裸半导体芯片称为裸芯片。多芯片模块能够形成一种三维结构，该结构将芯片分层、节省面积，并具有使用经历过不同制造工艺的器件的优点。如图1所示，多芯片模块100包括基板110、FPC 120，第一至第三电子元件130a至130c、连接部分140以及接头128。
基板110例如为主板之类的电路板。
如同日本专利申请No.9-181225，FPC 120具有位于一对绝缘层(未示出)之间的接地层(未示出)以及在绝缘层内或绝缘层上的线路部分126。如图1所示，FPC 120中的一对端面通过折叠、弯折或弯曲而联接。折叠后的FPC 120形成环形部件，如图1所示。
图2示出处于展开状态的或者折叠之前的FPC 120。这里，图2是FPC 120在展开阶段或在折叠之前的示意性立体图。FPC 120的形状为在纵向L上延伸的带状或条状，并在宽度方向W上具有恒定宽度。FPC 120在正面右侧安装有第一电子元件130a，在正面左侧安装有第二电子元件130b，以及在第二电子元件130b下方且在背面左侧安装有第三电子元件130c。FPC 120在纵向或长度方向L上的两侧具有一对端面122，在横向或宽度方向W上具有一对端面124。在此实施例中，联接时，FPC 120如虚线箭头所示被弯曲，并在其端面122处联接。以下描述可能将右端面122表述成端面122a，而将左端面122表述成端面122b。在图2中，标记122(122a)等意味着122概括表示122a等。这种标记方式也适用于其它附图标记。
在接头128处，线路部分126暴露在端面122上。在图2中，联接端面122a与122b时，将线路部分126电连接。换言之，在图2中，将从第一电子元件130a的右侧延伸并暴露在端面122a上的一个线路部分126，通过焊接电连接到从第二电子元件130b的左侧延伸并暴露于端面122b上的另一线路部分126(未示出)。
因此，上述实施例使得第一和第二电子元件130a、130b能够经由延伸穿过接头128的线路部分126而彼此通信。在此情况下，如图2所示，第一和第二电子元件130a、130b具有线路长度L2。线路长度L2是当第一和第二电子元件130a、130b在接头128处连接时第一电子元件130a与第二电子元件130b之间的线路长度(即第一电子元件130a的右侧端子132a与第二电子元件130b的左侧端子(未示出)之间的距离)。严格地说，它们之间的线路长度可能略有差异，但本实施例忽略了这种差异。当然，线路长度L2可采用第一电子元件130a的右侧端子132a与第二电子元件130b的左侧端子(未示出)之间的距离中的其它距离，例如最长距离、最短距离以及平均距离。
传统上，如同日本专利申请No.9-181225，没有接头128或接头128引出端，而是仅有接地层，也没有用接头128连接线路层126。因此，传统结构不能使第一与第二电子元件130a、130b经由接头128彼此通信，并且它们之间的线路长度总是保持为L1。这里，线路长度L1是图2中第一电子元件130a的左侧端子(未示出)与第二电子元件130b的右侧端子132b之间的距离。严格地说，它们之间的线路长度可能略有差异，但本实施例忽略了这种差异。当然，线路长度L1可采用第一电子元件130a的左侧端子(未示出)与第二电子元件130b的右侧端子132b之间的距离中的其它距离，例如最长距离、最短距离、及平均距离。
传统结构当距离L1短于距离L2时是可行的，但是当距离L1远远长于距离L2时就会发生干扰和延迟。因此，本实施例使得第一和第二电子元件130a、130b能够通过线路长度L1、L2中较短的一个线路长度而彼此通信。
本实施例在选择线路长度L2时，不提供设置在第一电子元件130a的左侧端子(未示出)与第二电子元件130b的右侧端子132b之间、用于连接的线路部分126，由此避免了它们之间不必要的双重连接以及信号干扰或延迟。换言之，这两个元件可在例如信号干扰和延迟不成为问题时进行连接。
本实施例仅提供线路部分126，然而在接头128中可进一步连接接地层(未示出)。尽管本实施例的线路部分126置于同一层中，本发明并不排除位于不同层中的两个线路部分126的连接。因此，第一和第二电子元件的连接可扩展到其它电子元件、例如第一与第三电子元件之间的连接。
尽管图2所示实施例在联接时，将FPC 120如虚线箭头所示折叠并且联接端面122，本发明不局限于FPC 120纵向L上的端面122上的接头。
例如，如图3所示，FPC 120A可经由端面124a和124b来联接。图3省略了第三电子元件130c。在图3中，第一和第二部件130a、130b具有线路长度L3。线路长度L3是第一电子元件130a的底部端子132a与第二电子元件130b的底部端子132b之间的距离。线路长度L3的定义类似于线路长度L1和L2。
尽管在图2中以虚线表示的FPC 120的折叠线B平行于端面122或接头128的侧面，但在图3中以虚线表示的折叠线B1却垂直于端面124a和124b。此外在图2中，尽管在接头128内，端面122a与端面122b彼此相对，但在图3中，端面124a与124b并不彼此相对。
在图2和图3中，接头仅包括一对端面，但是接头可包括两个或更多个侧面。原则上，接头包含线路部分。例如，图3仅将底部端子132a与底部端子132b彼此连接。当各上部端子(未示出)具有近似相同的线路长度时，可将它们连接以增加设计自由度。当设置多个接头时，若有必要则一个接头可仅包含接地层。
本实施例中FPC 120的形状不限于图2中所示的带状。例如，如图4和图5所示，可使用具有两个正交带重叠形状的FPC 120B。图4是在FPC 120B折叠之后其示意性立体图。图5是在FPC 120B折叠之前其示意性立体图。为了简化，图5省略了线路部分126。
FPC 120B包括第一部分121a和第二部分121b，并且安装有第一至第三电子元件130a-130c。第一部分121a对应于图2中所示的FPC 120，而且第一部分121a与第一部分121b的纵向形成90°。FPC 120B具有两个接头。第一接头联接第一部分121a的端面122a和122b。第二部分联接第二部分121b的端面124c和124d。这些端面宽度相同，然而本发明不限于参考图7描述的这一实施例。这种配置构成图4所示的三层结构或两个环形部件。侧面S2和S3交替弯曲并形成第二和第三层。侧面S1至S4用作折叠线。
图6是作为图5变例的FPC 120C的示意性立体图。为了简化，图6省略了线路部分126。FPC 120C具有第一部分121c和第二部分121d，并安装有第一至第三电子元件130a-130c。第一部分121c和第二部分121d的纵向形成90°。不同于图5，第一部分121c和第二部分121d形状不同。FPC 120C具有两个接头。第一接头联接第一部分121c的端面122c和122d。第二部分联接第二部分121d的端面124e和124f。
图6以端面122d替代了图5中所示的端面122b。换言之，第一部分121c仅具有一个构成接头的端面122c，而第二部分121d具有三个构成接头的端面122d、124e以及124f。因此，FPC的各部分(121c，121d)不必具有构成接头的一对端面，也可以具有构成另一部分的接头的端面。
在图6中，通过折叠侧面S3将端面124e和124f电连接，并形成第一环形结构。此后，通过折叠侧面S2来形成第三层。此后，联接第二层及第三层的端面122c和122d以形成第二环形结构。
图7是作为图5另一变例的FPC 120D的示意性立体图。为了简化，图7省略了线路部分126。FPC 120D具有121e和121f两部分，并安装有第一至第三电子元件130a-130c。121e部分和121f部分的纵向形成90°。不同于图5，部分121e和121f形状不同。FPC 120D具有三个接头。第一接头联接第一部分121e的端面122e和122f。第二部分联接第一部分121e的端面122g以及第二部分121f的端面122h。第三部分联接第二部分121f的端面124g和124h。
图7将端面122a和122c分成两个端面122e和122g。第一部分121e具有三个端面122e-122g。第二部分121f具有三个端面122h、124g以及124h。如图所示在端面122e和124g中，端面122e和124g长度不同。通过将一个侧面分成多个子侧面，第一层与第三层，并且第二层与第三层能够在侧面S4处联接。
在图5至图7中FPC具有两部分，然而FPC可具有三部分或更多部分。图8是具有121g至121i三个部分的FPC 120E的示意性立体图。这三个部分121g至121i形成60°。当然，本发明可应用于具有四部分或更多部分的FPC。121g部分具有端面123a和123e。121h部分具有端面123c和123d。121i部分具有端面123e和123f。每部分各具有一对要配对用于三个接头的端面，但是配对的端面可设置在另一部分或类似于图5至图7地进行分隔。
此外，图5至图7示出了三层结构，而图8示出了四层结构。因此，本发明不限制层的数目。在折叠时，首先，折叠第二层部分，并且端面123a和123b电连接。然后，折叠第三层部分从而覆盖第二层，并且端面123c和123d电连接。此外，折叠第四层部分从而覆盖第三层部分，并且端面123e和123f电连接。因此，能够形成三个环形结构或四层结构。
因为在第二层上或者说上方的两个侧面连接成六边形，因此通过将图8中所示的端面123g和123h彼此电连接，能够直接连接第二和第三层。
第一至第三电子元件130a-130c例如是半导体芯片。凸点(bump)或焊盘140是将各电子元件连接到FPC 120的连接部分。
现参阅图9给出根据本发明的电子装置的制造方法的描述。首先，在设计中暂时确定安装在FPC 120上的多个电子元件以及接头的位置(步骤1002)。在接头中，一对端面的线路部分被联接成使得两个电子元件能够彼此通信。原则上，参考图2所述来确定接头的位置，使得线路长度L2短于线路长度L1，其中线路长度L2是两个电子元件130a和130b通过接头128而连接时的长度，而线路长度L1是两个电子元件130a和130b不通过接头128而连接时的长度。确定接头是否缩短了线路长度(步骤1004)。若结果为“是”，即确定接头的所有其它条件(步骤1006)(例如是否进行分隔、是否设置另一部分以及当线路长度近似相同时，是否设置多个接头)。当在步骤1004中接头并未缩短线路长度时，流程返回步骤1002以使用另一接头进行确定。
在制造时，将多个电子元件安装在FPC 120上(步骤1008)。然后，将FPC 120折叠(步骤1010)。然后，在FPC 120的接头128处电连接线路部分126(步骤1012)。这种制造方法生产出的电子单元，线路长度短，基本没有信号干扰和延迟。
现给出可应用本发明的电子单元100的电子装置的描述。本发明只寻求电子装置的小型化而不限于其类型。上述电子装置例如为数码相机、蜂窝电话、CCD模块、液晶面板、膝上型PC，等等。图10是膝上型PC 200的示意性立体图。本发明的多芯片模块例如适用于膝上型PC 200的CPU。
此外，本发明不限于这些优选实施例，并且可得出各种变例和改型而不偏离本发明的范围。
本发明旨在一种缩短了电子元件间线路长度的电子单元以及具有该电子单元的电子装置。

Claims (8)

1.一种电子单元，包括：
柔性印刷电路板，其安装有多个电子元件，并通过折叠而形成分层结构；以及
接头，其将所述柔性印刷电路板的两个端面上的线路部分电连接，所述多个电子元件中的至少两个电子元件连接成能通过所述接头的线路部分而彼此通信。
2.根据权利要求1所述的电子单元，其中，所述柔性印刷电路板包括多个接头，所述多个接头具有宽度不同的端面。
3.根据权利要求1所述的电子单元，其中，所述柔性印刷电路板具有在折叠之前延伸于第一纵向上的第一部分，以及在折叠之前延伸于与该第一纵向偏斜的第二纵向上的第二部分；以及
其中，所述第一部分绕正交于所述第一纵向的线折叠，而所述第二部分绕正交于所述第二纵向的线折叠。
4.根据权利要求3所述的电子单元，其中，所述接头的一对端面设置在所述第一和第二部分上。
5.根据权利要求1所述的电子单元，其中，所述柔性印刷电路板形成两个或更多个环形部件。
6.一种用于制造电子单元的方法，所述方法包括以下步骤：
折叠安装有多个电子元件的柔性印刷电路板；以及
在所述柔性印刷电路板的两个端面上，将所述两个端面上的线路部分彼此电连接在接头处，使得所述多个电子元件中的两个电子元件能够经由所述接头的线路部分而彼此通信。
7.根据权利要求6所述的方法，其中，当第二线路长度短于第一线路长度时执行所述电连接，该第一线路长度是所述两个电子元件通过所述接头而连接时的长度，而该第二线路长度是所述两个电子元件没有通过所述接头而连接时的长度。
8.一种电子装置，包括安装有根据权利要求1所述电子单元的电路板。
CNB2006101626003A 2006-03-28 2006-11-30 电子单元及具有该电子单元的电子装置 Expired - Fee Related CN100544548C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006088318 2006-03-28
JP2006088318A JP2007266240A (ja) 2006-03-28 2006-03-28 電子装置及びそれを有する電子機器

Publications (2)

Publication Number Publication Date
CN101048038A true CN101048038A (zh) 2007-10-03
CN100544548C CN100544548C (zh) 2009-09-23

Family

ID=38558618

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101626003A Expired - Fee Related CN100544548C (zh) 2006-03-28 2006-11-30 电子单元及具有该电子单元的电子装置

Country Status (3)

Country Link
US (1) US20070230154A1 (zh)
JP (1) JP2007266240A (zh)
CN (1) CN100544548C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111867231A (zh) * 2019-04-30 2020-10-30 宏启胜精密电子(秦皇岛)有限公司 闭合式柔性主板及其制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408253B2 (en) * 2005-03-30 2008-08-05 Lin Paul T Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density
JP4682158B2 (ja) * 2007-01-16 2011-05-11 オリンパスメディカルシステムズ株式会社 撮像装置
US7685889B2 (en) * 2008-01-14 2010-03-30 Chih-Ching Hsieh Multi-function digital tool
KR101429722B1 (ko) * 2008-07-28 2014-09-25 삼성전자주식회사 적층된 칩들을 갖는 전자 장치 형성 방법
EP2333831B1 (en) 2009-12-10 2016-03-02 ST-Ericsson SA Method for packaging an electronic device
WO2011108054A1 (ja) * 2010-03-05 2011-09-09 山一電機株式会社 非接触式コネクタ
JP6327825B2 (ja) * 2013-10-08 2018-05-23 日置電機株式会社 フレキシブル基板、フレキシブル基板アッセンブリ、及び基板検査装置
JP6380581B1 (ja) 2017-03-08 2018-08-29 日本電気株式会社 基板、回路基板、電子部品、および電子部品組立体
JP7044007B2 (ja) * 2018-07-31 2022-03-30 株式会社オートネットワーク技術研究所 回路構成体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6262895B1 (en) * 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
JP2001308260A (ja) * 2000-04-25 2001-11-02 Seiko Epson Corp 半導体装置
JP2002076263A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体装置
JP2004103843A (ja) * 2002-09-10 2004-04-02 Renesas Technology Corp 電子素子およびその電子素子を用いた電子装置
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US6869825B2 (en) * 2002-12-31 2005-03-22 Intel Corporation Folded BGA package design with shortened communication paths and more electrical routing flexibility
US6841855B2 (en) * 2003-04-28 2005-01-11 Intel Corporation Electronic package having a flexible substrate with ends connected to one another
US6879032B2 (en) * 2003-07-18 2005-04-12 Agilent Technologies, Inc. Folded flex circuit interconnect having a grid array interface
JP2005150154A (ja) * 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
JP4552565B2 (ja) * 2004-09-03 2010-09-29 日本電気株式会社 フレキシブル配線基板及び折り畳み式電子機器
JP4426430B2 (ja) * 2004-12-15 2010-03-03 日東電工株式会社 カテーテル及びその製造方法
US7408253B2 (en) * 2005-03-30 2008-08-05 Lin Paul T Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111867231A (zh) * 2019-04-30 2020-10-30 宏启胜精密电子(秦皇岛)有限公司 闭合式柔性主板及其制作方法

Also Published As

Publication number Publication date
CN100544548C (zh) 2009-09-23
US20070230154A1 (en) 2007-10-04
JP2007266240A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
CN101048038A (zh) 电子单元及具有该电子单元的电子装置
US7507915B2 (en) Stack structure of carrier boards embedded with semiconductor components and method for fabricating the same
US9674941B2 (en) Printed circuit board for mobile platforms
US20070170582A1 (en) Component-containing module and method for producing the same
CN1577993A (zh) 具有栅格阵列接口的折叠式柔性电路互连器
US20060118931A1 (en) Assembly structure and method for embedded passive device
CN1742372A (zh) 集成电路组合件
CN1885536A (zh) 半导体封装
CN1684575A (zh) 电容器内置基板
CN1565055A (zh) 多芯片互连系统
CN1670955A (zh) 半导体器件
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
US20100097770A1 (en) Printed circuit board and manufacturing method thereof
CN1685508A (zh) 具有盖板型载体的电子模块
US7652367B2 (en) Semiconductor package on package having plug-socket type wire connection between packages
CN1279157A (zh) 多层基板
CN101064419A (zh) 接线盒
CN1725486A (zh) 具有减轻应力集中结构的印刷电路板及其半导体芯片封装
US20060163745A1 (en) Semiconductor device
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
KR101394964B1 (ko) 반도체 패키지 및 그 제조 방법
CN1808711A (zh) 封装体及封装体模块
CN2872796Y (zh) 电子组装体
CN2896524Y (zh) 封装体
US20060006508A1 (en) Semiconductor device in which semiconductor chip is mounted on lead frame

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20091230