CN101005061A - 覆盖键标,其形成方法及使用其测量覆盖精确度的方法 - Google Patents
覆盖键标,其形成方法及使用其测量覆盖精确度的方法 Download PDFInfo
- Publication number
- CN101005061A CN101005061A CNA2006101420180A CN200610142018A CN101005061A CN 101005061 A CN101005061 A CN 101005061A CN A2006101420180 A CNA2006101420180 A CN A2006101420180A CN 200610142018 A CN200610142018 A CN 200610142018A CN 101005061 A CN101005061 A CN 101005061A
- Authority
- CN
- China
- Prior art keywords
- mark
- spacing
- adjacent
- covering
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000012360 testing method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
在用于测量衬底上的第一和第二层之间的覆盖精确度的覆盖键标中,可以在第一层中形成第一标记,以及可以在第二层上形成第二标记。第一标记可以包括第一图形,第一图形具有第一间距并在第一方向上延伸。第二标记可以包括在基本上与第一方向相同的方向上延伸并具有基本上等于第一间距的第二间距的第二图形。第一和第二图像可以由第一和第二标记获得。覆盖精确度可以由通过在第一和第二图像上覆盖具有第三间距的测试图像形成的第一和第二干涉条纹的位置信息产生。
Description
优先权声明
本申请根据35 USC§119要求2005年10月1日申请的韩国专利申请号2005-92637的优先权,在此将其全部内容引入作为参考。
技术领域
例子实施例涉及半导体制造工序中使用的覆盖键标(overlay key)。更具体,例子实施例涉及用于测量半导体衬底上层叠的构图层之间的覆盖精确度的覆盖键标、形成该覆盖键标的方法以及使用该覆盖键标测量覆盖精确度的方法。
背景技术
通常,通过在半导体衬底如硅晶片上重复地形成构图层来制造半导体器件。构图层可以通过一个或多个层形成工序来形成,包括但不限于化学气相淀积(CVD)工序、物理汽相淀积(PVD)工序、原子层淀积等,以及可以通过,例如,光刻工序和/或刻蚀工序来构图。
构图层之间的覆盖精确度可以使用构图层中形成的覆盖键标来测量。通常,常规覆盖键标可以包括在下层中形成的下覆盖图形和在上层上形成的上覆盖图形。常规覆盖键标可以具有盒子中盒子(box-in-box)形状。
覆盖精确度可以通过测量下和上覆盖图形之间的对准精确度来决定,半导体衬底和光掩模(或分划板)之间的对准校正值可以根据光刻工序中的覆盖精确度来决定。
随着半导体器件的封装密度增加,测量覆盖精确度的重要性普遍地增加。
发明内容
例子实施例提供一种提高覆盖精确度的测量的覆盖键标的高级形式。
例子实施例提供一种形成高级覆盖键标的方法。
例子实施例还提供一种使用覆盖键标测量覆盖精确度的方法。
在一个例子实施例中,覆盖键标可以用于测量衬底上的第一层和第二层之间的覆盖精确度。覆盖键标的例子实施例可以包括形成在第一层中并具有第一图形的第一标记,该第一图形具有在第一方向上延伸的第一间距;以及邻近于第一标记形成在第二层上并具有第二图形的第二标记,该第二图形具有基本上等于第一间距的第二间距并在基本上与第一方向相同的方向上延伸。
在某些例子实施例中,第二标记可以邻近于第一标记被布置第一方向上。
在某些例子实施例中,第二标记可以邻近于第一标记被布置在基本上垂直于第一方向的第二方向上。
在某些例子实施例中,第一和第二图形可以被布置为每个第一和第二标记具有矩形方框形状。第一和第二标记可以被布置为第一标记的侧面部分邻近第二标记的侧面部分。
在另一例子实施例中,覆盖键标可以用于测量衬底上的第一层和第二层之间的覆盖精确度。此外,该覆盖键标可以包括具有第一图形的第一标记,第一图形具有在第一方向延伸的第一间距;具有在第一层中形成的第二图形的第二标记,第二图形具有第二间距并在基本上垂直于第一方向的第二方向上延伸;具有第三图形的第三标记,第三图形邻近于第一标记形成在第二层上,在基本上与第一方向相同的方向上延伸,以及具有基本上等于第一间距的第三间距;以及邻近于第二标记形成在第二层上并具有第四图形的第四标记,第四图形具有基本上等于第二间距的第四间距以及在基本上与第二方向相同的方向上延伸。
在某些例子实施例中,第三标记在第一方向上可以邻近于第一标记以及第四标记在第一方向上可以邻近于第二标记。
在某些例子实施例中,第四标记在第二方向上可以邻近于第二标记。
在某些例子实施例中,第三标记可以在第二方向上邻近于第一标记布置。
在再一例子实施例中,第一层可以形成在衬底上并被构图,以形成具有第一图形的第一标记,第一图形具有第一间距并在第一方向上延伸。在该构图的第一层上可以形成第二层,以及在第二层上可以形成第二标记。第二标记可以邻近于第一标记。此外,第二标记可以具有第二图形,该第二图形在基本上与第一方向相同的方向上延伸并具有基本上等于第一间距的第二间距。
在某些例子实施例中,第二标记可以在第一方向上邻近于第一标记。
在某些例子实施例中,第二标记可以在基本上垂直于第一方向的第二方向上邻近于第一标记。
在某些例子实施例中,第一和第二图形可以被布置为每个第一和第二标记具有矩形方框形状。此外,第一和第二标记可以被布置为第一标记的侧面部分邻近第二标记的侧面部分。
在再一例子实施例中,第一层可以形成在衬底上并被构图,以形成第一标记和第二标记。第一标记可以包括在第一方向上延伸并具有第一间距的第一图形。第二标记可以包括在基本上垂直于第一方向的第二方向上延伸并具有第二间距的第二图形。在该构图的第一层上可以形成第二层。在第二层上可以形成第三标记和第四标记。第三标记可以邻近于第一标记,以及第四标记可以邻近于第二标记。第三标记可以包括第三图形,该第三图形在基本上与第一方向相同的方向上延伸,并具有基本上等于第一间距的第三间距。第四标记可以包括第四图形,该第四图形在基本上与第二方向相同的方向上延伸并具有基本上等于第二间距的第四间距。
在某些例子实施例中,第三标记可以在第一方向上邻近于第一标记,以及第四标记可以在第一方向上邻近于第二标记。
在某些例子实施例中,第四标记可以邻近于第二标记被布置在第二方向上。
在某些例子实施例中,第三标记可以邻近于第一标记被布置在第二方向上。
在再一例子实施例中,覆盖键标可以用于测量衬底上的第一层和第二层。该覆盖键标可以包括在第一层中形成的第一标记和邻近于第一标记在第二层上形成的第二标记。第一标记可以包括在第一方向上延伸并具有第一间距的第一图形;以及第二标记可以包括第二图形,该第二图形在基本上与第一方向相同的方向上延伸并具有基本上等于第一间距的第二间距。分别由第一标记和第二标记可以获得第一图像和第二图像。测试图像可以具有第三间距以及可以覆盖在第一和第二图像上。由通过在第一图像上覆盖测试图像形成的第一干涉条纹和通过在第二图像上覆盖测试图像形成的第二干涉条纹的位置信息,可以产生第一和第二层之间的覆盖精确度。
在某些例子实施例中,该测试图像可以包括在基本上与第一方向相同的方向上延伸的线-和-间隔图形。
在某些例子实施例中,第三间距可以不同于第一间距,以及第三间距与第一间距的比率可以在约0.5至约1.5的范围内。
在某些例子实施例中,第二标记可以邻近于第一标记被布置在第一方向上,以及可以根据第一和第二干涉条纹之间的相差产生覆盖精确度。
在某些例子实施例中,第二标记可以在基本上垂直于第一方向的第二方向上邻近于第一标记,以及可以根据第一和第二干涉条纹之间的角度产生覆盖精确度。
在某些例子实施例中,该测试图像可以包括在相对于第一方向倾斜的第二方向上延伸的线-和-间隔图形。
根据该例子实施例,使用通过在由覆盖键标的标记获得的图像上覆盖测试图像形成的干涉条纹,可以更精确地和容易地测量覆盖精确度。
附图说明
通过结合附图考虑例子实施例的下列详细描述将容易地明白例子实施例,其中:
图1是说明覆盖键标的例子实施例的平面图;
图2和3是说明图1所示的覆盖键标的例子实施例的剖面图;
图4是说明覆盖键标的另一例子实施例的平面图;
图5和6是说明图4所示的覆盖键标的例子实施例的剖面图;
图7至9是说明覆盖键标的附加例子实施例的平面图;
图10至13是说明形成图7所示的覆盖键标的方法例子实施例的平面图和剖面图;
图14是说明使用图1所示的覆盖键标测量覆盖精度的方法的例子实施例的流程图;
图15是说明由图1所示的第一和第二标记获得的例子测试图像和例子第一和第二图像的示意性视图;
图16是通过在图15所示的第一和第二图像上覆盖该测试图像形成的例子第一和第二干涉条纹的示意性视图;
图17是通过在图15所示的第一和第二图像上覆盖该测试图像形成的第一和第二干涉条纹的另一例子的示意性视图;
图18是说明根据图1所示的覆盖键标的第二标记的旋转改变该例子干涉条纹的示意性视图;
图19是说明通过在由图3所示的第一和第二标记获得的例子第一和第二图像上覆盖例子测试图像形成的例子第一和第二干涉条纹的示意性视图;
图20是说明通过在由图3所示的第一和第二标记获得的例子第一和第二图像上覆盖例子测试图像形成的第一和第二干涉条纹的另一例子的示意性视图;以及
图21是说明根据图3所示的覆盖键标的例子实施例的第二标记的旋转改变该例子干涉条纹的示意性视图。
具体实施方式
下面将参考附图更完全地描述本发明的例子实施例,在附图中示出了本发明的实施例。但是,本发明可以以多种不同的形式体现,不应该被认为是局限于在此阐述的例子实施例。相反,提供这些例子实施例是为了本公开是彻底的和完全的,并将本发明的范围完全传递给所属领域的技术人员。相同的参考数字始终指相同的元件。
应当理解当一个元件被称为在另一元件“上”时,它可以直接在另一元件上或可以存在插入元件。相反,当一个元件称为“直接在”另一个元件上时,不存在插入元件。在此使用的术语“和/或”包括一个或多个相关列项的任意和所有组合。
应当理解尽管在此可以使用术语第一和第二等来描述各个元件,但是这些元件不应该受这些术语限制。使用这些术语仅仅将一个元件与另一元件相区分。例如,在不脱离公开内容的教导下,下面论述的第一薄膜可以称为第二薄膜,类似地,第二薄膜可以被称为第一薄膜。
在此使用的技术术语仅仅用于描述特定的例子实施例而不打算限制本发明。如在此使用的单数形式“a”,“an”和“the”也打算包括复数形式,除非上下文另外清楚地表明。还应当理解当本说明书中使用术语“comprises”和/或“comprising”或“includes”和/或“including”叙述陈述特征、区域、整体、步骤、操作、元件以及/或组分的存在时,但是不排除存在或增加一个或多个其他特征、区域、整体、步骤、操作、元件、组分和/或其组。
此外,在这里可以使用相对术语如“下”或“底部”和“上”或“顶部”来描述一个元件与图中所示的另一元件的关系。应当理解相对术语是用来包括除图中描绘的取向之外器件的不同取向。例如,如果一个图中的器件被反转,那么描述为在其他元件的“下”侧面上的元件将定向在该其他元件的“上”侧面上。因此该示例性术语“下”可以包括“下”和“上”的两种取向,取决于该图的特定取向。类似地,如果一个图中的器件被反转,那么描述为在其他元件“下”或“底下”的元件将定向在该其他元件“上面”。因此,示例性术语“在...下面”或“在...底下”可以包括“在...之上”和“在...之下”的两种取向。
除非另外限定,在此使用的所有术语(包括技术和科学术语)具有与本发明所属的技术领域的普通技术人员通常理解的相同意思。还应当理解术语,诸如在通常使用的词典中定义的那些术语,应该解释为具有符合相关技术和本公开的环境中的意思,且不被理想化解释或过度地形式感知,除非在此清楚地限定。
在此参考截面图描述本发明的例子实施例,该截面图是本发明的理想化实施例的示意图。照此,应当预想由于制造工艺和/或容差引起的图例形状变化。因此,本发明的例子实施例不应该被认为限于在此所示的区域的特定形状,而是包括由制造引起的形状偏差。例如,图示或描述为平坦的区域可以具有粗糙和/或非线性特征。而且,图示的锐利角度可以是圆润的。因此,图中所示的区域本质上是示意性的,且它们的形状不打算图示区域的精确形状,以及不打算限制本发明的范围。
下面,将参考附图详细说明本发明的例子实施例。
图1是说明覆盖键标的例子实施例的平面图,以及图2和3是说明图1所示的覆盖键标的剖面图。
参考图1至3,半导体衬底10,例如,硅晶片,可以具有多个器件形成区,该多个器件形成区可以由多个划片线12划分。划片线12可以以直角相交。在该衬底10上可以布置第一层14和第二层16。覆盖键标100的例子实施例可以用于测量第一层14中形成的第一电路图形(未示出)和第二层16中形成的第二电路图形(未示出)之间的覆盖精确度。覆盖键标100可以包括第一层14中形成的第一标记110和第二层16上形成的第二标记120。该覆盖键标可以形成在划片线12上。
第一标记110可以包括第一图形112,第一图形112可以被重复地形成在第一层14中以及可以具有第一间距P1。根据例子实施例,第一标记110可以具有在第一方向中延伸的线-和-间隔形状。第一间距P1可以在约200nm至约2μm的范围内。例如,第一间距P1可以约为1μm。
在第一层14上可以形成第二层16。在第二层16上可以形成第二标记120和光刻胶图形(未示出)。该光刻胶图形在用于形成第二电路图形的后续构图工序中可以被用作刻蚀掩模。
第二标记120可以邻近于第一标记110布置以及可以包括在第二层16上重复地形成的第二图形122。此外,第二标记120的第二图形122可以具有基本上等于第一间距P1的第二间距P2。第二标记120可以具有线-和-间隔形状以及可以在基本上与第一方向相同的方向上延伸。
第一图形112和第二图形122可以被布置为每个第一和第二标记110和120具有矩形方框形状。此外,第一和第二标记110和120可以被布置为第一标记110的侧面部分邻近于第二标记120的侧面部分布置。如图1的例子实施例所示,第一标记110可以在第一方向上邻近于第二标记120布置。
图4是说明覆盖键标的另一例子实施例的平面图,以及图5和6是图4所示的覆盖键标的剖面图。
参考图4至6,在半导体衬底20上可以形成具有第一电路图形(未示出)的第一层24,以及在第一层24上可以形成第二层26。在第二层26上可以形成光刻胶图形(未示出),该光刻胶图形可以用于构图第二层26,以形成第二电路图形(未示出)。
覆盖键标200可以用于测量第一和第二电路图形之间的覆盖精确度。覆盖键标200可以包括第一层24中形成的第一标记210和第二层26上形成的第二标记220。第一和第二标记210和220可以形成在衬底20的划片线22上。
第一标记210可以包括在第一层24中的第一方向上重复地形成的第一图形212。第一图形212可以具有第一间距P1,第一标记210可以具有在基本上垂直于第一方向的第二方向上延伸的线-和-间隔形状。第一间距P1可以在约200nm至约2μm的范围内。例如,第一间距P1可以约为1μm。
第二标记220可以邻近于第一标记210布置以及可以包括在第一方向上重复地形成的第二图形222。此外,第二标记220可以具有基本上等于第一间距P1的第二间距P2。第二标记220可以具有在第二方向上延伸的线-和-间隔形状。
第一图形212和第二图形222可以被布置为第一标记210和第二标记220每个具有矩形方框形状。第一标记210可以被布置在第一方向上邻近于第二标记220。
图7是说明覆盖键标的再一例子实施例的平面图。
参考图7,在半导体衬底30上可以形成具有第一电路图形的第一层,以及在第一层上可以形成将被构图的第二层。在第二层上可以形成光刻胶图形,在第二层的构图工序过程中该光刻胶构图可以被用作刻蚀掩模。在衬底30的划片线32上可以形成覆盖键标300。此外,覆盖键标300可以包括在第一层中形成的第一和第二标记310和320以及在第二层上形成的第三和第四标记330和340。
第一标记310可以包括在第一方向上延伸并具有第一间距P1的第一图形312。第二标记320可以包括在基本上垂直于第一方向的第二方向上延伸并具有第二间距P2的第二图形322。第一间距P1可以基本上等于第二间距P2。但是,根据选择性的例子实施例,第一间距P1可以不同于第二间距P2。
在邻近于第一标记310的第二层上可以形成第三标记330,以及可以包括在基本上与第一方向相同的方向上延伸的第三图形332。此外,第三标记330可以具有基本上等于第一间距P1的第三间距P3。
在邻近于第二标记320的第二层上可以形成第四标记340,以及可以在基本上与第二方向相同的方向上延伸的第四图形342。此外,第四标记340的第四图形342可以具有基本上等于第二间距P2的第四间距P4。
如图所示,第三和第四标记330和340可以被布置在第一方向上邻近于第一和第二标记310和320。
但是,第三标记330可以邻近于第一标记310布置以及具有在第一方向上延伸的第三图形332,以及第四标记340可以邻近于第二标记320布置以及具有在第二方向上延伸的第四图形342。此外,第三标记330可以被布置在第二方向上邻近于第四标记340,以及第四标记340可以被布置在第一方向上邻近于第二标记320。
而且,该标记可以被布置在不同的结构中,以及在图8和9中示出了该结构的例子和该标记的关系。
参考图8,第一标记410可以被布置在第一方向上延伸第一划片线(scribe lane)上,以及第二标记420可以被布置在基本上垂直于第一方向的第二方向上延伸的第二划片线上。第一标记410可以在第一方向上延伸,以及第二标记420可以在第二方向上延伸。
第三标记430可以被布置在第一方向上邻近于第一标记410,以及第四标记440可以被布置在第二方向上邻近于第二标记420。此外,第三标记430可以在第一方向上延伸,以及第四标记440可以在第二上延伸。
参考图9,第一标记510可以被布置在第一方向上延伸的第一划片线上,以及第二标记520可以被布置在基本上垂直于第一方向的第二方向上延伸的第二划片线上。第一标记510可以在第二方向上延伸,以及第二标记520可以在第一方向上延伸。
第三标记530可以被布置在第一方向上,邻近于第一标记510,以及第四标记540可以被布置在第二方向上,邻近于第二标记520。此外,第三标记530可以在第二上延伸,以及第四标记540可以在第一方向上延伸。
图10至13是说明形成覆盖键标的例子实施例的方法,例如形成图7所示的覆盖键标的例子实施例。
参考图10和11,在半导体衬底30上可以形成第一层34。第一层34可以具有第一电路图形(未示出)和第一和第二标记310和320。第一和第二标记310和320可以用于测量覆盖精确度。第一层可以包括导电材料或绝缘材料,以及可以使用一个或多个层形成工序来形成,包括但不限于化学气相淀积工序、物理汽相淀积工序、原子层淀积工序等。
在第一层34上可以形成掩模图形,然后可以通过使用掩模图形作为刻蚀掩模的各向异性刻蚀工序,形成第一电路图形、第一标记310以及第二标记320。该掩模图形可以是光刻胶图形。另外,该掩模图形可以是使用光刻胶图形形成的氮化物层图形。
第一和第二标记310和330可以形成在衬底30的划片线32上。第一标记310可以在第一方向上延伸以及可以包括具有线-和-间隔形状的第一图形312。第一标记310的第一图形312可以具有第一间距P1。第二标记320可以在基本上垂直于第一方向的第二方向上延伸。第二标记320可以包括具有线-和-间隔形状的第二图形和第二间距P2。
参考图12和13,在第一层34上可以形成第二层36。然后,在第二层36上可以形成用于构图第二层36的光刻胶图形(未示出)以及用于测量覆盖精确度的第三和第四标记330和340。在第二层36中可以通过构图第二层36形成第二电路图形。第一、第二、第三以及第四标记310、320、330以及340可以用于在形成第二电路图形之前测量第一和第二电路图形之间的覆盖精确度。
第三和第四标记330和340可以包括光刻胶以及分别可以邻近于第一和第二标记310和320布置。
第三标记330可以包括在基本上与第一方向相同的方向上延伸以及具有基本上等于第一间距P1的第三间距P3的第三图形332。第四标记340可以包括在基本上第二方向相同的方向上延伸以及具有基本上等于第二间距P2的第四间距P4的第四图形。
第二层36可以包括导电材料或绝缘材料以及可以通过所属领域的技术人员公知的层形成工序来形成。光刻胶图形、第三标记330以及第四标记340可以通过所属领域的技术人员所公知的光刻工序来形成。
图14是说明使用覆盖键标的例子实施例,如图1所示的覆盖键标,来测量覆盖精度的方法的流程图。图15是说明由图1所示的第一和第二标记110和120获得的测试图像和例子第一和第二图像的示意性视图。图16是通过在图15如所示的第一和第二图像上覆盖该测试图像形成的例子第一和第二干涉条纹的示意性视图。
参考图1和14至16,可以由衬底10上形成的第一和第二标记110和120获得第一图像610和第二图像620(S100)。第一和第二图像610和620可以通过,例如,光学显微镜获得。
第一标记110可以包括在第一方向上延伸以及具有线-和-间隔形状以及具有第一间距P1的第一图形112。第二标记120可以包括在与第一方向基本上相同的方向上延伸以及具有线-和-间隔形状以及基本上等于第一间距P1的第二间距P2的第二图形122。
在第一和第二图像610和620上可以覆盖测试图像630(S110)。该测试图像可以包括在基本上与第一方向相同方向上延伸以及具有不同于第一间距P1的第五间距P33的线-和-间隔图形。特别,第五间距P33与第一间距P1的比率可以在约0.5至约1.5的范围内。例如,如果第一间距P1约为1μm,那么第五间距P33在约0.5μm至约1.5μm的范围内。根据本发明的另一例子实施例,如果第一间距P1约为1μm,那么第五间距P33可以被设置在0.8μm至约1.2μm的范围内。
根据例子实施例,可以通过在第一图像610上覆盖测试图像630形成第一干涉条纹640,以及通过在第二图像620上覆盖测试图像630形成第二干涉条纹650(S110)。第一和第二干涉条纹640和650可以根据第一间距P1和第五间距P33之间的差值来形成。覆盖精确度可以由第一和第二干涉条纹640和650的位置信息产生(S120)。
每个第一和第二干涉条纹640和650可以具有规则地重复的图形。但是,根据第一和第二标记110和120之间的覆盖精确度,第二干涉条纹650可以在垂直于第一方向的第二方向上相对于第一干涉条纹640改变。亦即,该覆盖精确度可以由第一和第二干涉条纹640和650之间的相差产生。
如果第二标记120从第二方向中的第一标记110改变第一间距P1,那么在第一和第二干涉条纹640和650之间不发生相差。因此,使用第一和第二干涉条纹640和650的覆盖精确度的测量范围可以小于第一间距P1。
因此,在根据例子实施例执行使用第一和第二图像610和620的覆盖精确度测量之后,可以希望地执行使用第一和第二干涉条纹640和650之间的相差的覆盖精确度测量。详细地,通过使用第一和第二图像610和620的第一和第二标记110和120之间的第一测量未对准以及使用第一和第二干涉条纹640和650的第一和第二标记110和120之间的第二产生未对准可以更精确地产生覆盖精确度。
图17是通过在图15所示的例子第一和第二图像上覆盖该测试图像形成的第一和第二干涉条纹的另一例子的示意性视图。
参考图17,测试图像630a相对于第一图像610的延伸方向(例如,第一方向)倾斜约2°。第二方向中的覆盖精确度可以由第一和第二干涉条纹640a和650a之间的相差产生,根据例子实施例,第一和第二干涉条纹640a和650a通过在第一和第二图像610和620上覆盖倾斜测试图像630a来形成。
在使用倾斜测试图像630a的例子实施例中,倾斜测试图像630a可以具有基本上等于第一间距P1的第五间距P33。此外,倾斜测试图像630a的倾斜角可以被适当地决定,以提高覆盖准确性测量的可靠性。
图18是说明根据图1所示的覆盖键标的例子实施例的第二标记的旋转改变干涉条纹的示意性视图。
如图18所示,如果第二标记120相对于第一标记110大约旋转1°,那么可以使用通过在第一图像610和旋转图像620a上覆盖测试图像630形成的第一干涉条纹640和第二干涉条纹容易地产生覆盖精确度。详细地,可以由第一和第二干涉条纹640和650b的延伸方向之间的角度产生覆盖精确度。
图19是通过在由图3所示的例子第一和第二标记获得的第一和第二图像上覆盖测试图像形成的第一和第二干涉条纹的示意性视图。
参考图19,由图3所示的第一标记210获得的第一图像710可以在第二方向上延伸以及具有第一间距P1。由图3所示的第二标记220获得的第二图像720可以在与第二方向相同的方向上延伸以及可以具有基本上等于第一间距P1的第二间距P2。第一图像710可以被布置在基本上垂直于第二方向的第一方向上,邻近于第二图像720。
测试图像可以在第二方向上延伸以及可以具有不同于第一间距P1的第五间距P33。在第一和第二图像710和720上覆盖测试图像730的例子实施例中,可以由第一和第二干涉条纹740和750之间的周期变化产生第一和第二图像710和720之间的未对准。
图20是说明通过在由图3所示的例子第一和第二标记获得的第一和第二图像上覆盖测试图像形成的第一和第二干涉条纹的另一例子实施例的示意性视图。
参考图20,测试图像730a相对于第一图像710的延伸方向(例如,第二方向)可以倾斜大约5°。基本上垂直于第二方向的第一方向上的覆盖精确度可以由通过在第一和第二图像710和720上覆盖倾斜测试图像730a形成的第一和第二干涉条纹740a和750a之间的相差产生。详细地,该相差可以根据第一和第二图像710和720之间的距离而变化。因此,可以根据该相差容易地产生第一方向上的覆盖精确度。在例子实施例中,倾斜测试图像730a可以具有基本上等于第一或第二图像的间距。
图21是说明根据图3所示的覆盖键标的例子实施例的第二标记的旋转改变干涉条纹的示意性视图。
如图21所示,如果第二标记220相对于第一标记210旋转大约1°,那么可以由通过在第一图像710和旋转的第二图像720a上覆盖测试图像730形成的第一和第二干涉条纹740和750b产生覆盖精确度。
此外因为这些方法类似于参考图15至21已经描述的方法,有关使用如图7至9所示的覆盖键标测量覆盖精确度的方法的详细描述将被省略。
根据该例子实施例,可以使用通过在由覆盖键标的标记获得的图像上覆盖测试图像形成的干涉条纹更精确地和容易地测量覆盖精确度。
尽管上面已经描述了例子实施例,但是应当理解本发明不应该限于这些例子实施例,而是可以通过所属领域的技术人员在如下面要求的本发明的精神和范围内进行各种改变和改进。
Claims (26)
1.一种用于测量衬底上的第一层和第二层之间的覆盖精确度的覆盖键标,该覆盖键标包括:
包括第一图形的第一标记,该第一图形具有在第一层中形成的第一间距并在第一方向上延伸;以及
包括在第二层上形成的第二图形的第二标记,第二标记邻近于第一标记布置,以及第二图形具有基本上等于第一间距的第二间距以及在基本上与第一方向相同的方向上延伸。
2.根据权利要求1的覆盖键标,其中第二标记邻近于在第一方向上的第一标记布置。
3.根据权利要求1的覆盖键标,其中第二标记邻近于第一标记被布置在基本上垂直于第一方向的第二方向上。
4.根据权利要求1的覆盖键标,其中第一和第二图形被布置为每个第一和第二标记具有矩形方框形状,以及第一和第二标记被布置为第一标记的侧面部分邻近第二标记的侧面部分。
5.根据权利要求1的覆盖键标,还包括:
包括第三图形的第三标记,第三图形具有在第一层中形成的第三间距以及在基本上垂直于第一方向的第二方向上延伸;以及
包括在第二层上形成的第四图形的第四标记,第四标记邻近于第三标记布置,以及第四图形具有基本上等于第三间距的第四间距以及在基本上与第二方向相同的方向上延伸。
6.根据权利要求5的覆盖键标,其中第二标记邻近于第一标记被布置在第一方向上。
7.根据权利要求6的覆盖键标,其中第四标记邻近于第三标记被布置在第一方向上。
8.根据权利要求6的覆盖键标,其中第四标记邻近于第三标记被布置在第二方向上。
9.根据权利要求5的覆盖键标,其中第二标记邻近于第一标记被布置在第二方向上。
10.一种形成覆盖键标的方法,包括:
在衬底上形成第一层;
构图第一层,以形成包括第一图形的第一标记,第一图形在第一方向上延伸并具有第一间距;
在该构图的第一层上形成第二层;以及
在邻近于第一标记的第二层上形成第二标记,第二标记包括在基本上与第一方向相同的方向上延伸并具有基本上等于第一间距的第二间距的第二图形。
11.根据权利要求10的方法,其中第二标记邻近于第一标记形成在第一方向上。
12.根据权利要求10的方法,其中第二标记邻近于第一标记形成在基本上垂直于第一方向的第二方向上。
13.根据权利要求10的方法,其中第一和第二图形被布置为每个第一和第二标记具有矩形方框形状,以及第一和第二标记被布置为第一标记的侧面部分邻近第二标记的侧面部分。
14.根据权利要求10的方法,还包括:
构图第一层,以形成第三标记,第三标记包括在基本上垂直于第一方向的第二方向上延伸并具有第三间距的第三图形;以及
在第二层上邻近于第三标记形成第四标记,第四标记包括在基本上与第二方向相同的方向上延伸并具有基本上等于第三间距的第四间距的第四图形。
15.根据权利要求14的方法,其中第二标记邻近于第一标记形成在第一方向上。
16.根据权利要求15的方法,其中第四标记邻近于第三标记形成在第一方向上。
17.根据权利要求15的方法,其中第四标记邻近于第三标记形成在第二方向上。
18.根据权利要求14的方法,其中第二标记邻近于第一标记形成在第二方向上。
19.一种用于测量衬底上的第一层和第二层之间的覆盖精确度的方法,该方法包括:
由第一层中形成的第一标记和第二层上形成的第二标记获得第一图像和第二图像;
在第一图像和第二图像上覆盖测试图像;以及
由通过在第一图像上覆盖测试图像形成的第一干涉条纹和通过在第二图像上覆盖测试图像形成的第二干涉条纹的位置信息,产生第一层和第二层之间的覆盖精确度。
20.根据权利要求19的方法,其中该测试图像包括在第一方向上延伸的线-和-间隔图形。
21.根据权利要求20的方法,其中第一标记和第二标记具有有第一间距的图形,测试图像的线-和-间隔图形具有第三间距,以及第三间距与第一间距的比率在约0.5至约1.5的范围内。
22.根据权利要求20的方法,其中第二标记邻近于第一标记被布置在第一方向上。
23.根据权利要求22的方法,其中根据第一和第二干涉条纹之间的相差产生覆盖精确度。
24.根据权利要求20的方法,其中第二标记邻近于第一标记被布置在基本上垂直于第一方向的第二方向上。
25.根据权利要求24的方法,其中根据第一和第二干涉条纹之间的角度产生覆盖精确度。
26.根据权利要求19的方法,其中该测试图像包括在相对于第一标记的延伸方向倾斜的方向上延伸的线-和-间隔图形。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050092637A KR100715280B1 (ko) | 2005-10-01 | 2005-10-01 | 오버레이 키를 이용하는 오버레이 정밀도 측정 방법 |
KR10-2005-0092637 | 2005-10-01 | ||
KR1020050092637 | 2005-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101005061A true CN101005061A (zh) | 2007-07-25 |
CN101005061B CN101005061B (zh) | 2011-07-27 |
Family
ID=37951973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101420180A Active CN101005061B (zh) | 2005-10-01 | 2006-09-30 | 覆盖键标,其形成方法及使用其测量覆盖精确度的方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7804596B2 (zh) |
JP (1) | JP2007103928A (zh) |
KR (1) | KR100715280B1 (zh) |
CN (1) | CN101005061B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165582A (zh) * | 2011-12-08 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 用于电子束芯片中重叠标记的结构和方法 |
CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
CN110690194A (zh) * | 2018-07-05 | 2020-01-14 | 联华电子股份有限公司 | 对准标记结构的制作方法 |
CN112510017A (zh) * | 2020-12-15 | 2021-03-16 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
CN112631090A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | 套刻标记和套刻误差测试方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7440105B2 (en) * | 2002-12-05 | 2008-10-21 | Kla-Tencor Technologies Corporation | Continuously varying offset mark and methods of determining overlay |
US7898662B2 (en) | 2006-06-20 | 2011-03-01 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
WO2010009930A1 (en) * | 2008-06-02 | 2010-01-28 | Asml Netherlands B.V. | Sub-wavelength segmentation in measurement targets on substrates |
US8143731B2 (en) * | 2009-07-14 | 2012-03-27 | Nanya Technology Corp. | Integrated alignment and overlay mark |
KR101670458B1 (ko) * | 2010-06-25 | 2016-10-28 | 삼성전자주식회사 | 오버레이 계측 방법 |
KR20120000846A (ko) * | 2010-06-28 | 2012-01-04 | 삼성전자주식회사 | 웨이퍼의 정렬 방법 및 공정 모니터링 방법 |
EP2458441B1 (en) * | 2010-11-30 | 2022-01-19 | ASML Netherlands BV | Measuring method, apparatus and substrate |
US9709903B2 (en) * | 2011-11-01 | 2017-07-18 | Kla-Tencor Corporation | Overlay target geometry for measuring multiple pitches |
KR102094974B1 (ko) * | 2013-03-08 | 2020-03-30 | 삼성전자주식회사 | 오버레이 계측 방법 |
US10379447B2 (en) * | 2013-07-10 | 2019-08-13 | Qoniac Gmbh | Method and apparatus for simulation of lithography overlay |
US11366397B2 (en) | 2013-07-10 | 2022-06-21 | Qoniac Gmbh | Method and apparatus for simulation of lithography overlay |
JP2015032611A (ja) * | 2013-07-31 | 2015-02-16 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9490154B2 (en) | 2015-01-15 | 2016-11-08 | Applied Materials, Inc. | Method of aligning substrate-scale mask with substrate |
CN106154764B (zh) * | 2015-04-23 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 套刻测量装置 |
NL2017466A (en) * | 2015-09-30 | 2017-04-05 | Asml Netherlands Bv | Metrology method, target and substrate |
US9470987B1 (en) * | 2015-10-22 | 2016-10-18 | United Microelectronics Corp. | Overlay mask |
US11602577B2 (en) | 2016-03-28 | 2023-03-14 | Nippon Shokubai Co., Ltd. | Water-absorbing agent and method for producing same, and absorbent article produced using water-absorbing agent |
US10705435B2 (en) | 2018-01-12 | 2020-07-07 | Globalfoundries Inc. | Self-referencing and self-calibrating interference pattern overlay measurement |
CN114341739A (zh) * | 2019-08-30 | 2022-04-12 | Asml控股股份有限公司 | 计量系统和方法 |
US11256177B2 (en) | 2019-09-11 | 2022-02-22 | Kla Corporation | Imaging overlay targets using Moiré elements and rotational symmetry arrangements |
WO2021158255A1 (en) * | 2020-02-07 | 2021-08-12 | Kla Corporation | Non-orthogonal target and method for using the same in measuring misregistration of semiconductor devices |
US11686576B2 (en) | 2020-06-04 | 2023-06-27 | Kla Corporation | Metrology target for one-dimensional measurement of periodic misregistration |
KR20230069545A (ko) * | 2021-11-12 | 2023-05-19 | 삼성전자주식회사 | 무아레 패턴을 이용한 반도체 장치의 제조 방법 |
US11796925B2 (en) | 2022-01-03 | 2023-10-24 | Kla Corporation | Scanning overlay metrology using overlay targets having multiple spatial frequencies |
US12032300B2 (en) | 2022-02-14 | 2024-07-09 | Kla Corporation | Imaging overlay with mutually coherent oblique illumination |
KR102460132B1 (ko) * | 2022-07-19 | 2022-10-31 | (주)오로스 테크놀로지 | 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법 |
KR102545517B1 (ko) | 2022-10-17 | 2023-06-20 | (주)오로스 테크놀로지 | 모아레 패턴을 형성하는 오버레이 마크, 이를 이용한 오버레이 측정 방법, 오버레이 측정 장치, 및 반도체 소자의 제조 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438413A (en) * | 1993-03-03 | 1995-08-01 | Kla Instruments Corporation | Process for measuring overlay misregistration during semiconductor wafer fabrication |
US5808742A (en) * | 1995-05-31 | 1998-09-15 | Massachusetts Institute Of Technology | Optical alignment apparatus having multiple parallel alignment marks |
JPH10186634A (ja) | 1996-12-27 | 1998-07-14 | Asahi Kasei Micro Syst Kk | フォトマスク |
US6150231A (en) | 1998-06-15 | 2000-11-21 | Siemens Aktiengesellschaft | Overlay measurement technique using moire patterns |
US6628406B1 (en) * | 2000-04-20 | 2003-09-30 | Justin L. Kreuzer | Self referencing mark independent alignment sensor |
JP2001351842A (ja) * | 2000-06-05 | 2001-12-21 | Canon Inc | 位置検出方法、位置検出装置、露光装置、デバイス製造方法、半導体製造工場および露光装置の保守方法 |
US6710876B1 (en) * | 2000-08-14 | 2004-03-23 | Kla-Tencor Technologies Corporation | Metrology system using optical phase |
US7009704B1 (en) * | 2000-10-26 | 2006-03-07 | Kla-Tencor Technologies Corporation | Overlay error detection |
JP2002246285A (ja) | 2001-02-15 | 2002-08-30 | Nec Kansai Ltd | パターン重ね合わせ精度測定装置および方法 |
KR100399597B1 (ko) | 2001-03-08 | 2003-09-26 | 삼성전자주식회사 | 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법 |
US7190823B2 (en) | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
US7170604B2 (en) * | 2002-07-03 | 2007-01-30 | Tokyo Electron Limited | Overlay metrology method and apparatus using more than one grating per measurement direction |
KR20040046854A (ko) | 2002-11-28 | 2004-06-05 | 주식회사 하이닉스반도체 | 반도체 소자의 오버레이 측정 방법 |
EP1614153A2 (en) * | 2003-04-08 | 2006-01-11 | AOTI Operating Company, Inc. | Overlay metrology mark |
US7687925B2 (en) * | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
-
2005
- 2005-10-01 KR KR1020050092637A patent/KR100715280B1/ko not_active IP Right Cessation
-
2006
- 2006-09-25 JP JP2006258479A patent/JP2007103928A/ja active Pending
- 2006-09-27 US US11/527,592 patent/US7804596B2/en active Active
- 2006-09-30 CN CN2006101420180A patent/CN101005061B/zh active Active
-
2010
- 2010-08-17 US US12/805,725 patent/US20100315094A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165582A (zh) * | 2011-12-08 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 用于电子束芯片中重叠标记的结构和方法 |
CN110690194A (zh) * | 2018-07-05 | 2020-01-14 | 联华电子股份有限公司 | 对准标记结构的制作方法 |
CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
US11121092B2 (en) | 2019-06-27 | 2021-09-14 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
US11545442B2 (en) | 2019-06-27 | 2023-01-03 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
US11552025B2 (en) | 2019-06-27 | 2023-01-10 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
US11594496B2 (en) | 2019-06-27 | 2023-02-28 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
CN112631090A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | 套刻标记和套刻误差测试方法 |
CN112510017A (zh) * | 2020-12-15 | 2021-03-16 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100715280B1 (ko) | 2007-05-08 |
US20100315094A1 (en) | 2010-12-16 |
CN101005061B (zh) | 2011-07-27 |
US7804596B2 (en) | 2010-09-28 |
US20070077503A1 (en) | 2007-04-05 |
KR20070037522A (ko) | 2007-04-05 |
JP2007103928A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101005061B (zh) | 覆盖键标,其形成方法及使用其测量覆盖精确度的方法 | |
CN103515357B (zh) | 重合标记及其测量方法 | |
US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
KR101555084B1 (ko) | 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 | |
US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
JP3630269B2 (ja) | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 | |
TWI760606B (zh) | 用於重疊量測之非對稱重疊標記 | |
KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
US7772710B2 (en) | Zero-order overlay targets | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
JP4525067B2 (ja) | 位置ずれ検出用マーク | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
TWI447517B (zh) | 疊對標記組與定位兩種佈局圖案的方法 | |
US8343716B2 (en) | Method of forming variable patterns using a reticle | |
JP3211767B2 (ja) | 半導体装置の製造方法 | |
JPH08162383A (ja) | 重ね合わせ精度評価パターンおよびこれを用いた評価方法 | |
JPH10189425A (ja) | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク | |
US20240297124A1 (en) | Flexible design and placement of alignment marks | |
JP4591039B2 (ja) | 両面マスクの表裏パターンずれの測定方法および両面マスクの作成方法 | |
US6579650B2 (en) | Method and apparatus for determining photoresist pattern linearity | |
JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
JP2530950Y2 (ja) | 基板のアライメントパターン | |
JP2513540Y2 (ja) | アライメント測定装置 | |
JP2004031542A (ja) | 半導体装置の製造方法 | |
JPH0494522A (ja) | アライメイト・マーク構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |