CN101000874A - 量子逻辑器件的隧穿二极管制备方法 - Google Patents

量子逻辑器件的隧穿二极管制备方法 Download PDF

Info

Publication number
CN101000874A
CN101000874A CN 200610147220 CN200610147220A CN101000874A CN 101000874 A CN101000874 A CN 101000874A CN 200610147220 CN200610147220 CN 200610147220 CN 200610147220 A CN200610147220 A CN 200610147220A CN 101000874 A CN101000874 A CN 101000874A
Authority
CN
China
Prior art keywords
diode
quantum dot
silicon
preparation
tunnelling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610147220
Other languages
English (en)
Other versions
CN100449713C (zh
Inventor
沈文忠
潘葳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CNB2006101472202A priority Critical patent/CN100449713C/zh
Publication of CN101000874A publication Critical patent/CN101000874A/zh
Application granted granted Critical
Publication of CN100449713C publication Critical patent/CN100449713C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及的是一种半导体材料技术领域的量子逻辑器件的隧穿二极管制备方法。包括如下步骤：①用气相外延方法生长单晶硅薄膜和用等离子增强化学气相沉积方法生长硅量子点薄膜；②利用半导体量子输运方法对硅量子点共振隧穿二极管器件的隧穿电流特性进行模拟，进一步调节该二极管的隧穿电流折叠特性；③用气相外延装置先在重掺杂p型单晶硅衬底上生长p型单型硅薄膜，接着在其上生长n型硅量子点薄膜，得到硅量子点共振隧穿二极管器件。本发明可实现从单稳态到双稳态的转变，并提高双稳态双峰间距，降低阈值电压，提高了逻辑器件的噪声容限，能够提高电路的稳定工作能力。

Description

量子逻辑器件的隧穿二极管制备方法
技术领域
本发明涉及的是一种半导体材料技术领域的方法，具体是一种量子逻辑器件的隧穿二极管制备方法。
背景技术
共振隧穿二极管器件可用于制备各种多功能的模拟/数字集成电路，如信号处理器，模拟数字转换器，通讯设备和存储器等器件，是固态电子学领域最具有应用前景的器件之一。硅材料是当前半导体电子工业的支柱，硅基器件易于和主流的硅基电路相集成，因此硅基共振隧穿二极管的研究对逻辑器件制备与性能改善具有非常重要的现实意义。利用硅量子点异质结共振隧穿的特性可以获得性能独特的逻辑器件，噪声容限的大小是决定逻辑器件性能好坏的一个重要参数，可以通过优化硅基共振隧穿二极管的性能来提高共振隧穿二极管基逻辑器件的噪声容限。
经对现有技术的文献检索发现，P.Mazumder等人在《Proceedings of theIEEE》(《IEEE会议论文集》)第86卷第4期(1998)664页发表的“DigitalCircuit Applications of Resonant Tunneling Devices”(“共振隧穿器件的数字电路应用”)一文中提出：对于双稳态共振隧穿二极管，应用于简单的逻辑门时，通过增大双峰间距可以提高噪声容限，因此，设计应用于数字量子逻辑器件的共振隧穿二极管，主要的目标就是优化折叠特性(增大双稳态双峰间距)以增大逻辑器件噪声容限，降低第一个峰电压以减小工作电压。然而可用于高噪声容限量子逻辑器件的硅量子点共振隧穿二极管的制备至今未曾报道。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种量子逻辑器件的隧穿二极管制备方法。使其借助半导体量子输运理论和伏安特性测量手段，利用改变硅量子点共振隧穿二极管掺杂浓度来优化该共振隧穿二极管的折叠特性，以达到提高共振隧穿二极管基逻辑器件噪声容限的目的。
本发明是通过以下技术方案实现：本发明采用气相外延和等离子化学气相沉积方法生长p型单晶硅和n型硅量子点薄膜，p型单晶硅薄膜厚度为7μm，生长硅量子点薄膜最佳工艺条件为：单晶硅衬底温度为250℃，衬底与靶间距为25mm，生长室的气压为1.0Torr，射频功率恒定为60W，生长过程中硅烷流量只占总气流量的百分之一；薄膜厚度通过沉积时间来控制，可以达到微米量级，这样优化的工艺条件下，所制备的薄膜中硅纳米晶粒有序度高、密度大；掺杂浓度则是在气相外延和等离子体化学气相沉积生长过程中分别通过控制乙硼和磷烷掺杂比例来实现的，在一系列不同乙硼和磷烷的掺杂比例条件下分别生长单晶硅和硅量子点薄膜，便可以实现隧穿电流可控的目标，得到隧穿性能可控的硅量子点异质结共振隧穿二极管。通过量子输运理论模拟硅量子点共振隧穿二极管不同掺杂浓度下的共振隧穿特性，可以得到高噪声容限量子逻辑器件的隧穿二极管制备参数(掺杂浓度)，并在生长过程中实现该制备参数。
本发明包括以下步骤：
①确定硅量子点共振隧穿二极管为单晶硅(p)/硅量子点(n)pn型的反型异质结结构，用气相外延方法生长单晶硅薄膜和用等离子增强化学气相沉积方法生长硅量子点薄膜；
所述的用气相外延方法生长单晶硅薄膜，其反应温度为1200℃，生长过程中掺杂剂流量为100ppm。
所述的用等离子增强化学气相沉积方法生长硅量子点薄膜，衬底温度1020℃，工作温度250℃，生长气压为1.0Torr，生长过程中硅烷流量只占总气流量的百分之一，射频沉积功率60W。
②利用半导体量子输运方法对硅量子点共振隧穿二极管器件的隧穿电流特性进行模拟，在气相外延和等离子增强化学气相沉积生长过程中分别掺入乙硼和磷烷，通过改变乙硼和磷烷掺杂比例来控制硅量子点共振隧穿二极管两侧掺杂浓度，通过控制掺杂浓度下的共振隧穿电流特性，进一步调节该二极管的隧穿电流折叠特性；
在步骤②中，用所述的气相外延生长单晶硅薄膜过程中，通过控制生长速率来控制乙硼掺杂比，调节掺杂浓度，生长速率从0.4μm/min变化至1.0μm/min。
在步骤②中，在用所述的等离子增强化学气相沉积生长硅量子点薄膜过程中，其磷烷掺杂比从0.1％变化至0.8％，通过改变乙硼和磷烷掺杂比实现对单晶硅薄膜和硅量子点薄膜掺杂浓度的控制。实现隧穿电流可控的目标，得到隧穿性能可控的硅量子点异质结共振隧穿二极管。
③用气相外延装置先在重掺杂p型单晶硅衬底上生长p型单型硅薄膜，接着在其上生长n型硅量子点薄膜，得到优化的硅量子点共振隧穿二极管器件。
改变硅量子点共振隧穿二极管内部的单晶硅费米能级，改变二维电子态能级和硅量子点零维态能级位置，通过调控三维——二维、二维——零维电子隧穿过程。通过掺杂可以控制共振隧穿电流形状和峰位，使隧穿结构从单稳态转变为双稳态，并调控双稳态双峰间距，以满足半导体硅基逻辑器件的需要(高噪声容限、低阈值电压等)，在单晶硅衬底上生长的硅量子点薄膜同传统的硅半导体工业具有天然的兼容性，加工工艺成熟，有利于大规模集成电路的制作。
利用基于自洽计算和转移矩阵方法的量子输运理论，对量子点异质结共振隧穿二极管结构列出量子耦合方程，自治求解耦合泊松方程和薛定谔方程得到硅量子点异质结共振隧穿二极管的折叠特性，通过考察折叠特性随异质结两侧单晶硅薄膜和硅量子点薄膜中掺杂浓度的变化关系，来得到优化的硅量子点异质结共振隧穿二极管结构的掺杂浓度数据：7.5×1014cm-3(p型单晶硅)和1.0×1017cm-3(n型硅量子点薄膜)。
在制备过程中，要得到这样的掺杂浓度，单晶硅薄膜生长时生长速率为1.0μm/min，硅量子点薄膜生长时对应的磷烷掺杂比为0.8％。
本发明由于(隧穿电流、阈值电压)取决于异质结本身的内部结构。获得高质量硅量子点薄膜后，硅量子点异质结微结构强烈的依赖于异质结两侧的掺杂浓度。异质结两侧的掺杂浓度能调控硅量子点异质结的能带弯曲程度，二维界面态能量位置，硅量子点零维态能量位置。二维态和零维态相对能量位置改变能够调节二维——零维电子隧穿峰出现(消失)及其与三维——两维电子隧穿峰间距离。即掺杂可以控制共振隧穿电流形状和峰位，使隧穿结构从单稳态转变为双稳态，并调控双稳态双峰间距。对于双稳态共振隧穿二极管，应用于简单的逻辑门时，通过增大双峰间距可以提高噪声容限。因此通过选择合适的掺杂浓度可以实现高噪声容限量子逻辑器件的隧穿二极管制备。
本发明与现有技术相比的显著效果在于：本发明实现了一种硅量子点异质结共振隧穿二极管的制备，在合适的异质结两侧掺杂浓度情况下，本发明制备出的硅量子点二极管共振隧穿特性可实现从单稳态到双稳态的转变，并提高双稳态双峰间距，降低阈值电压，表现出较为优越的隧穿特性。此二极管可直接与硅基电路耦合制备逻辑器件，提高了逻辑器件的噪声容限。提高了电路的稳定工作能力。
具体实施方式
下面提供本发明的实施例：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和过程，但本发明的保护范围不限于下述的实施例。
(1)确定要生长的高噪声容量逻辑器件的隧穿二极管为单晶硅(p)/硅量子点(n)异质结共振隧穿二极管。利用半导体量子输运理论得到硅量子点共振隧穿二极管的最佳掺杂浓度。
根据硅量子点异质结结构的耦合薛定谔方程和泊松方程方程，采用自洽计算方法，由异质结两侧杂质浓度的分布得到异质结有效势的空间分布，然后通过转移矩阵方法和电流密度公式，得到硅量子点共振隧穿二极管的隧穿电流分布特性。通过量子输运理论得到硅量子点共振隧穿二极管掺杂浓度对共振隧穿电流特性调控作用：随着p型单晶硅薄膜中受主浓度的降低，n型硅量子点薄膜中施主浓度的升高，硅量子点共振隧穿二极管的隧穿电流特性将由单稳态转变为双稳态，且双峰间距逐渐增大，共振隧穿阈值电压逐渐降低。
通过分析共振隧穿二极管的隧穿电流随掺杂浓度的变化过程，根据不同掺杂浓度下的共振隧穿电流和双峰间距等情况，进而得到优化的硅量子点共振隧穿二极管的掺杂浓度：p型单晶硅薄膜掺杂浓度为7.5×1014cm-3，n型硅量子点薄膜掺杂浓度为1.0×1017cm-3。根据此掺杂浓度制备的硅量子点共振隧穿二极管更适用于制备高噪声容限、低阈值电压的逻辑器件。
(2)根据优化得到的掺杂浓度参数值，分别采用气相外延和等离子化学气相沉积方法生长p型单晶硅和n型硅量子点薄膜。
p型单晶硅薄膜厚度约为7μm，采用工业上广泛应用的气相外延法生长获得，以SiCl4为生长源，生长温度为1200℃，使用标准ATM的气压生长，p型掺杂通过在H2中添加乙硼实现，乙硼流量为100ppm，掺杂浓度则是在外延薄膜沉积过程中通过控制生长速率来实现的，最佳的生长速率为1.0μm/min。
生长硅量子点薄膜最佳工艺条件为：单晶硅衬底温度为250℃，衬底与靶间距为25mm，生长室的气压为1.0Torr，射频功率恒定为60W，生长过程中硅烷流量只占总气流量的百分之一，即氢气的稀释比例(SiH4/SiH4+H2)1.0％。薄膜厚度通过沉积时间来控制，可以达到微米量级，沉积时间为10小时。掺杂浓度则是等离子体化学气相沉积生长过程中通过控制磷烷掺杂比例来实现的。最佳的磷烷掺杂比例(PH3/SiH4)为0.8％。
在这样的生长条件下，制备出的单晶硅薄膜掺杂浓度为7.6×1014cm-3，n型硅量子点薄膜掺杂浓度为1.4×1017cm3。其阈值电压为11.69 V，双峰能量间距为0.70 eV，首个峰值电流为22.46mA，得到的硅量子点共振隧穿二极管更适用于制备高噪声容限、低阈值电压的逻辑器件。利用这种共振隧穿二极管制备的逻辑器件还具有如下优点：可根据逻辑器件设计要求选取硅量子点共振隧穿二极管掺杂浓度，实现不同功能逻辑器件的制备；易于与主流硅基电路集成，加工工艺成熟，有利于大规模集成逻辑电路的制作。

Claims (7)

1、一种量子逻辑器件的隧穿二极管制备方法，其特征在于，包括如下步骤：
①确定硅量子点共振隧穿二极管为单晶硅/硅量子点pn型的反型异质结结构，用气相外延方法生长单晶硅薄膜和用等离子增强化学气相沉积方法生长硅量子点薄膜；
②利用半导体量子输运方法对硅量子点共振隧穿二极管器件的隧穿电流特性进行模拟，在气相外延和等离子增强化学气相沉积生长过程中分别掺入乙硼和磷烷，通过改变乙硼和磷烷掺杂比例来控制硅量子点共振隧穿二极管两侧掺杂浓度，通过控制掺杂浓度下的共振隧穿电流特性，进一步调节该二极管的隧穿电流折叠特性；
③用气相外延装置先在重掺杂p型单晶硅衬底上生长p型单型硅薄膜，接着在其上生长n型硅量子点薄膜，得到硅量子点共振隧穿二极管器件。
2、根据权利要求1所述的量子逻辑器件的隧穿二极管制备方法，其特征是，所述的用气相外延方法生长单晶硅薄膜，其反应温度为1200℃。
3、根据权利要求1所述的高噪声容限量子逻辑器件的隧穿二极管制备方法，其特征是，所述的用气相外延方法生长单晶硅薄膜，其生长过程中掺杂流量为100ppm。
4、根据权利要求1所述的量子逻辑器件的隧穿二极管制备方法，其特征是，所述的用等离子增强化学气相沉积方法生长硅量子点薄膜，衬底温度1020℃，工作温度250℃，
5、根据权利要求1所述的量子逻辑器件的隧穿二极管制备方法，其特征是，所述的用等离子增强化学气相沉积方法生长硅量子点薄膜，生长气压为1.0Torr，射频沉积功率60W。
6、根据权利要求1所述的量子逻辑器件的隧穿二极管制备方法，其特征是，在步骤②中，用所述的气相外延生长单晶硅薄膜过程中，生长速率为：0.4μm/min-1.0μm/min。
7、根据权利要求1所述的量子逻辑器件的隧穿二极管制备方法，其特征是，在步骤②中，在用所述的等离子增强化学气相沉积生长硅量子点薄膜过程中，其磷烷掺杂比为：0.1％-0.8％。
CNB2006101472202A 2006-12-14 2006-12-14 量子逻辑器件的隧穿二极管制备方法 Expired - Fee Related CN100449713C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101472202A CN100449713C (zh) 2006-12-14 2006-12-14 量子逻辑器件的隧穿二极管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101472202A CN100449713C (zh) 2006-12-14 2006-12-14 量子逻辑器件的隧穿二极管制备方法

Publications (2)

Publication Number Publication Date
CN101000874A true CN101000874A (zh) 2007-07-18
CN100449713C CN100449713C (zh) 2009-01-07

Family

ID=38692781

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101472202A Expired - Fee Related CN100449713C (zh) 2006-12-14 2006-12-14 量子逻辑器件的隧穿二极管制备方法

Country Status (1)

Country Link
CN (1) CN100449713C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575685A (zh) * 2014-08-21 2017-04-19 庆熙大学校产学协力团 利用石墨烯硅量子点混合结构的光电二极管及其制造方法
CN108649947A (zh) * 2018-03-22 2018-10-12 杭州电子科技大学 一种纯量子逻辑电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529952A (en) * 1994-09-20 1996-06-25 Texas Instruments Incorporated Method of fabricating lateral resonant tunneling structure
CN1309094C (zh) * 2004-03-17 2007-04-04 清华大学 基于Si/SiGe的空穴型共振隧穿二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575685A (zh) * 2014-08-21 2017-04-19 庆熙大学校产学协力团 利用石墨烯硅量子点混合结构的光电二极管及其制造方法
CN106575685B (zh) * 2014-08-21 2018-01-26 庆熙大学校产学协力团 利用石墨烯硅量子点混合结构的光电二极管及其制造方法
US10056520B2 (en) 2014-08-21 2018-08-21 University-Industry Cooperation Group Of Kyung Hee University Photodiode using graphene-silicon quantum dot hybrid structure and method of manufacturing the same
CN108649947A (zh) * 2018-03-22 2018-10-12 杭州电子科技大学 一种纯量子逻辑电路

Also Published As

Publication number Publication date
CN100449713C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
CN100578737C (zh) 一种制作基本上没有台阶形貌的碳化硅外延层的方法
Koyama et al. Extremely low surface recombination velocities on crystalline silicon wafers realized by catalytic chemical vapor deposited SiNx/a-Si stacked passivation layers
CN106711031B (zh) 降低基平面位错对碳化硅外延层影响的方法
CN104736747A (zh) 氧化物结晶薄膜的制造方法
CN102465336B (zh) 一种高锗浓度的锗硅外延方法
JP2013047181A (ja) キャリアライフタイムが改善された基板を製造する方法
CN101266999A (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN101106079A (zh) 硅锗材料的一种生长方法
CN100449713C (zh) 量子逻辑器件的隧穿二极管制备方法
CN104992969B (zh) 具有缓冲层的半导体器件及其制作方法
CN104818452B (zh) 一种制备氮铝共掺杂p型氧化锌薄膜的方法
CN104733548B (zh) 具有量子阱结构的硅基薄膜太阳能电池及其制造方法
CN111517364A (zh) 稳定硅包覆的纯相CsPb2Br5无机纳米晶的制备方法
CN104593772B (zh) 一种在大晶格失配基底上异质外延生长锑化物半导体的方法
CN202076271U (zh) 背封单晶硅外延层结构
CN105658847A (zh) 外延碳化硅晶片的制造方法
Liu et al. Design of large horizontal gallium nitride hydride vapor-phase epitaxy equipment and optimization of process parameters
CN110923665B (zh) 一种具有择优取向的Ga2O3和SnO2混相膜的制备方法
CN101693528B (zh) 一种生长ZnSe单晶纳米线的方法
CN103695866A (zh) 采用简单化学气相沉积法制备Sb掺杂p型ZnO薄膜的方法
CN103938183A (zh) 一种制备高质量ZnO材料的方法
JP2003212694A (ja) 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
CN102834546B (zh) 用于在光伏应用中沉积微晶材料的方法和设备
CN105986321A (zh) 在Ge衬底上生长GaAs外延薄膜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20141214

EXPY Termination of patent right or utility model