CN100591062C - 正交频分复用系统中的交织方法 - Google Patents

正交频分复用系统中的交织方法 Download PDF

Info

Publication number
CN100591062C
CN100591062C CN200610002300A CN200610002300A CN100591062C CN 100591062 C CN100591062 C CN 100591062C CN 200610002300 A CN200610002300 A CN 200610002300A CN 200610002300 A CN200610002300 A CN 200610002300A CN 100591062 C CN100591062 C CN 100591062C
Authority
CN
China
Prior art keywords
data
memory
stored
address
memory bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610002300A
Other languages
English (en)
Other versions
CN1812391A (zh
Inventor
李廷相
郑成铉
安宰民
任敏中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1812391A publication Critical patent/CN1812391A/zh
Application granted granted Critical
Publication of CN100591062C publication Critical patent/CN100591062C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提供一种可在正交频分复用(OFDM)系统中的接收端减小传输期间发生的错误的交织方法。根据该交织方法，发送数据比特被记录在交织存储器中；和基于预定顺序读取存储的数据比特以同时执行符号交织、音调交织和循环移位。此外，为了简化OFDM系统的逻辑，对从交织器发送的数据比特进行快速傅立叶变换(FFT)映射，并对FFT映射的数据进行调制。简而言之，通过在执行FFT映射之后进行调制可简化所述逻辑。

Description

正交频分复用系统中的交织方法
技术领域
本发明涉及一种多频带正交频分复用(OFDM)。更具体地讲，本发明涉及一种可提高数据传输效率的交织方法。
背景技术
在多频带正交频分复用(OFDM)联盟(MBOA)中，通过将频率分为多个528MHz频带并执行跳频来发送和接收数据。在OFDM调制方法中通过使用从多个528MHz频带中选择的一个频带来传输数据。基于128点快速傅立叶变换(FFT)/逆FFT(IFFT)产生OFDM载波。
与其它标准相比，目前的MBOA标准以高速数据传输为目标。专用集成电路(ASIC)通常不以528MHz进行操作，而是以528MHz的四分之一132MHz进行操作。因而，ASIC通过在内部执行4个并行操作来处理528MHz数据，这需要适合执行4个并行操作的新的交织方案的开发。
以下，将描述用于执行4个并行操作以在OFDM系统中以高速率传输数据的交织方法。交织是在改变数据的位置之后发送数据从而在接收端中可有效地纠正从发送端发送的数据错误的方法。换句话说，当在发送数据的特定部分中发生错误时，接收端不能纠正传输错误。为了解决这个问题，发送端在改变发送数据的位置之后发送数据。然后，虽然错误集中发生在数据的特定部分中，但是接收端不将这些错误集中在特定部分中，而是通过将数据恢复到原始位置来将这些错误分散到不同的位置。由于错误被分散到不同的部分中，所以接收端可有效地纠正错误。换句话说，当5个连续比特中发生传输错误时，接收端不能纠正该5个连续比特中的传输错误。然而，如果在5个不连续比特中发生了传输错误，则与在5个连续比特中发生传输错误的情况相比，接收端可有效地纠正传输错误。
如上所示，MBOA执行交织以提高数据传输效率。在传统的MBOA方面，已提出了符号交织方案和音调(tone)交织方案。以下，将描述符号交织方案和音调交织方案。[表1]表示发送数据。
[表1]
  0 1 2 3 4 5 6 7 8 9…20 21 22 23 24 25 26 27 28 29
  30 31 32 33 34 35 36 37 38 39…50 51 52 53 54 55 56 57 58 59
  60 61 62 63 64 65 66 67 68 69…80 81 82 83 84 85 86 87 88 89
  90 91 92 93 94 95 96 97 98 99…110 111 112 113 114 115 116 117 118 119
  120 121 122 123 124 125 126 127 128 129…140 141 142 143 144 145 146 147 148 149
  150 151 152 153 154 155 156 157 158 159…170 171 172 173 174 175 176 177 178 179
  180 181 182 183 184 185 186 187 188 189…200 201 202 203 204 205 206 207 208 209
  210 211 212 213 214 215 216 217 218 219…230 231 232 233 234 235 236 237 238 239
  240 241 242 243 244 245 246 247 248 249…260 261 262 263 264 265 266 267 268 269
  270 271 272 273 274 275 276 277 278 279…290 291 292 293 294 295 296 297 298 299
下面的[表2]表示用于读取[表1]中登记的数据以根据符号交织方案对该数据进行交织的顺序。具体地讲，[表2]显示当数据速率是53.3Mbps时基于模3操作的交织。这里，在300比特的基础上将数据存储在存储器中，NCBPS符号是100比特，CBPS表示每个OFDM符号的编码的比特。
[表2]
  0 3 6 9 12 15 18 21 24 27…60 63 66 69 72 75 78 81 84 87
  90 93 96 99 102 105 108 111 114 117…150 153 156 159 162 165 168 171 174 177
  180 183 186 189 192 195 198 201 204 207…240 243 246 249 252 255 258 261 264 267
  270 273 276 279 282 285 288 291 294 297…31 34 37 40 43 46 49 52 55 58
  61 64 67 70 73 76 79 82 85 88…121 124 127 130 133 136 139 142 145 148
  151 154 157 160 163 166 169 172 175 178…211 214 217 220 223 226 229 232 235 238
  241 244 247 250 253 256 259 262 265 268…2 5 8 11 14 17 20 23 26 29
  32 35 38 41 44 47 50 53 56 59…92 95 98 101 104 107 110 113 116 119
  122 125 128 131 134 137 140 143 146 149…182 185 188 191 194 197 200 203 206 209
  212 215 218 221 224 227 230 233 236 239…272 275 278 281 284 287 290 293 296 299
下面的[表3]表示用于读取[表2]中登记的数据以根据音调交织方案对该数据进行交织的顺序。
[表3]
  0 30 60 90 120 150 180 210 240 270…6 36 66 96 126 156 186 216 246 276
  9 39 69 99 129 159 189 219 249 279…15 45 75 105 135 165 195 225 255 285
  18 48 78 108 138 168 198 228 258 288…24 54 84 114 144 174 204 234 264 294
  27 57 87 117 147 177 207 237 267 297…4 34 64 94 124 154 184 214 244 274
  7 37 67 97 127 157 187 217 247 277…13 43 73 103 133 163 193 223 253 283
  16 46 76 106 136 166 196 226 256 286…22 52 82 112 142 172 202 232 262 292
  25 55 85 115 145 175 205 235 265 295…2 32 62 92 122 152 182 212 242 272
  5 35 65 95 125 155 185 215 245 275…11 41 71 101 131 161 191 221 251 281
  14 44 74 104 134 164 194 224 254 284…20 50 80 110 140 170 200 230 260 290
  23 53 83 113 143 173 203 233 263 293…29 59 89 119 149 179 209 239 269 299
如上所述，进行交织以纠正在数据传输期间发生的错误。然而，使用符号交织方案或音调交织方案，在接收端中不能完全纠正从发送端发送的数据的传输错误。因此，发送端需要可在接收端完全纠正传输错误的交织方案。而且，由于交织需要将数据记录在存储器中和读取记录的数据的过程，所以会发生数据传输延迟。
发明内容
因此，被设计以解决以上问题的本发明的目的在于提供一种可在正交频分复用(OFDM)系统的接收端减小数据传输期间产生的错误的交织方法。
本发明的另一目的在于提供一种通过使用OFDM系统中的最小存储器进行交织的方法。
本发明的另一目的在于提供一种用于简化OFDM系统的结构的方法。
根据本发明的一方面，提供一种在正交频分复用(OFDM)系统中的发送端的交织方法，在所述OFDM系统中通过基于跳频使用多个频带来发送和接收数据，所述方法包括步骤：a)将发送的数据比特记录在交织存储器中；和b)基于预定顺序读取存储的数据比特以同时执行符号交织、音调交织和循环移位。
根据本发明的另一方面，提供一种用于在正交频分复用(OFDM)通信系统中处理数据的方法，在所述OFDM通信系统中，通过基于跳频使用多个频带来发送和接收数据，所述方法包括步骤：a)对从交织器发送的数据比特执行快速傅立叶变换(FFT)映射；和b)对FFT映射的数据比特进行调制。
附图说明
通过参考附图描述本发明的特定实施例，本发明的以上方面和特征将更清楚，其中：
图1是描述根据本发明实施例的用于控制两重并行操作和四重并行操作之间的操作速率的方法的方框图；
图2是示出根据本发明实施例的交织器的结构的方框图；
图3是显示根据本发明实施例对发送数据执行的快速傅立叶变换(FFT)和调制的方框图；
图4是示出图3的方框图的详细方框图；和
图5是描述根据现有技术对发送数据执行的调制和FFT映射的详细方框图。
具体实施方式
将参考附图更详细地描述本发明的特定实施例。
在下面的描述中，即使在不同的附图中，相同的附图标号也用于相同的部件。提供在该描述中限定的内容，诸如详细的结构和部件，只是为了帮助本发明的全面理解。因而，显而易见的是，没有这些限定的内容也可实施本发明。此外，由于对公知的功能或结构的描述会在不必要的细节上模糊本发明，所以不详细描述公知的功能或结构。
以下，将简要地描述本发明中提出的技术构思，而且将顺序地详细描述这些技术构思。
第一，提出一种用于控制两重(two-fold)并行处理的循环冗余校验(CRC)、编码和凿孔及四重(four-fold)并行操作的快速傅立叶变换(FFT)处理之间的操作速率的方法。第二，提出一种通过在发送端中执行除符号交织和音调交织之外的循环移位来减小接收端中的接收错误的方法。最后，提出了一种通过在FFT音调映射之后执行正交相移键控(QPSK)映射来简化逻辑结构的方法。
-用于控制两重并行处理和四重并行处理之间的操作速率的方法
图1是描述根据本发明实施例的用于控制两重并行操作和四重并行操作之间的操作速率的方法的方框图。图1中所示的结构包括CRC单元100、扰码器102、编码器104、凿孔单元106、交织器108和逆FFT(IFFT)单元110。附加的部件可被添加到图1的结构中，但是，为了描述方便，只有关键的部件出现在图1的结构中。
CRC单元100并行地接收2个比特以执行两重并行操作。CRC单元100将CRC比特加到所述2个比特中以确定在传输期间在从发送端发送的数据中是否已发生了错误。接收端可通过校验CRC比特来确定在数据传输期间在所述数据中是否已发生错误。
扰码器102通过使用加扰码来对从CRC单元100发送的数据进行加扰。加扰的数据被发送给编码器104。根据图1，当2个比特被输入到编码器104时，6个比特被输出。这表明编码器104的编码率是三分之一。当然，可根据每个用户不同地设置编码器104的编码率。当6个比特被并行地接收到时，凿孔单元106适当地进行凿孔，没有进行凿孔的其它部分被临时存储在寄存器中，并且当6个比特被收集时，收集的比特被传送给交织器108。
如果数据传输速率是53.3Mbps，则交织器108基于300比特顺序地存储传送的6比特；如果数据传输速率是106,67Mbps或200Mbps，则交织器108基于600比特存储它们，并将存储的数据以每10比特发送给IFFT单元110。这里，图1的结构可通过在32时钟周期内读取存储在交织器108的存储器中的数据并执行IFFT运算来支持四重并行FFT(128点)。将在逻辑简化方法的描述中更详细地描述这个过程。
-用于减小接收端中的接收错误的方法
本发明提出一种用于通过一次读取执行符号交织、音调交织和循环移位的方法。如上所述，在传统技术中，同时执行符号交织和音调交织，交织结果被存储在存储器中。在传统交织方法中，对于在音调交织之后存储的数据另外进行循环移位。由于传统交织方法另外执行将数据记录在存储器中的过程和读取存储的数据的过程，所以发生延迟，并需要更大的存储器容量来记录数据。为了解决这些问题，本发明提出一种可在一次操作中执行三种交织的方法。下面的[表4]表示调制方案、基于数据传输速率的编码率和每个OFDM符号的已编码的比特的数量(NCBPS)。
[表4]
  数据传输速率(Mbps) 调制方案 编码率(R)   交织单位(比特) NCBPS
  53.3   QPSK   1/3   300   100
  80   QPSK   1/2   300   100
  106.7   QPSK   1/3   600   200
  160   QPSK   1/2   600   200
  200   QPSK   5/8   600   200
以下，为了描述方便，将基于数据传输速率是53.3Mbps的情况描述本发明。如以上所述，当数据传输速率是53.3Mbps时，交织单位是300比特。图2显示根据本发明实施例的交织器的结构。如图2所示，该交织器包括控制器200、多路分解器202、具有10个存储体(bank)即第0存储体到第9存储体210、212、214、216、218、220、222、224、226和228的存储器以及多路复用器204。还可将其它部件添加到图2的交织器中。此外，当数据传输速率是53.3Mbps时，将被存储在每个存储体中的数据量是30比特，并且该数据量基于数据传输速率而增加。简单地说，当数据传输速率是106.7Mbps时，将被存储在每个存储体中的数据量是60比特。
控制器200输出控制多路分解器202、存储器的第0存储体210到第9存储体228以及多路复用器204的控制命令。多路分解器202根据来自控制器200的控制命令将发送数据发送到第0存储体210到第9存储体228之中的一个存储体。如上所述，在一时刻发送给多路分解器202的数据是6个比特。第0存储体210到第9存储体228根据控制命令读取存储的数据并将其发送给多路复用器204。多路复用器204输出从第0存储体210到第9存储体228发送的数据。
如图2所示，第0存储体210到第9存储体228被分为三组。第0存储体210到第2存储体214属于第一组；第3存储体216到第5存储体220属于第二组；第6存储体222到第9存储体228属于第三组。将第0存储体210到第9存储体228分为三个组的原因是用于读取存储的数据的顺序根据每个组而不同。以下，将描述用于将数据存储在每个存储体中的顺序。这里，假设存储在存储器中的300个比特被编号为从第0比特到第299比特。
第0存储体210存储第0比特到第29比特，第1存储体212存储第30比特到第59比特。第2存储体214存储第60比特到第89比特，第3存储体216存储第90比特到第119比特。第4存储体218存储第120比特到第149比特，第5存储体220存储第150比特到第179比特。第6存储体222存储第180比特到209比特，第7存储体224存储第210比特到239比特。第8存储体226存储第240比特到269比特，第9存储体228存储第270比特到第299比特。[表5]显示存储在第0存储体210中的数据。
[表5]
  地址   x0   x1   x2   x3   x4   x5
  y0   0   1   2   3   4   5
  y1   6   7   8   9   10   11
  y2   12   13   14   15   16   17
  y3   18   19   20   21   22   23
  y4   24   25   26   27   28   29
如[表5]中所示，第0存储体210的水平轴地址包括x0到x5，垂直地址包括y0到y4。换句话说，第0比特的地址是(x0，y0)，第29比特的地址是(x5，y4)。第1存储体212到第9存储体228以相同的方式存储发送数据。以下，将描述用于读取存储在每个存储体中的数据的顺序。[表6]显示读取的存储在第0存储体210到第9存储体228中的数据。
[表6]
Figure C20061000230000111
Figure C20061000230000121
Figure C20061000230000131
Figure C20061000230000141
Figure C20061000230000151
如[表6]中所示，控制器200在一时刻发送用于读取存储在每个存储体中的一数据比特的控制命令。以下，将描述来自控制器200的控制命令。为了描述方便，假设当控制器200发布控制命令的时刻被编号为从第1时刻到第30时刻。
控制器200在第1时刻到第10时刻读取存储在地址x0和地址x3中的数据。这里，在每一时刻读取的数据在第0存储体210到第9存储体228中位于相同的地址中。简单地说，在第1时刻，控制器200读取存储在第0存储体到第9存储体的地址(x0，y0)中的数据，在第10时刻，控制器200读取存储在地址(x3，y4)中的数据。[表7]显示在第1时刻到第10时刻读取数据的示例。
[表7]
  时刻   每个存储体中的地址
  第1时刻   x0，y0
  第2时刻   x3，y0
  第3时刻   x0，y1
  第4时刻   x3，y1
  第5时刻   x0，y2
  第6时刻   x3，y2
  第7时刻   x0，y3
  第8时刻   x3，y3
  第9时刻   x0，y4
  第10时刻   x3，y4
控制器200在第11时刻到第20时刻读取存储在地址x1和地址x4中的数据。在每一时刻读取的数据在第0存储体210到第9存储体228中位于不同的地址中。在第11时刻，控制器200读取存储在第0存储体210到第2存储体214的地址(x1，y2)中的数据，并读取存储在第3存储体216到第9存储体228中的地址(x4，y1)中的数据。此外，在第20时刻，控制器200读取存储在第0存储体210到第2存储体214的地址(x4，y1)中的数据并读取存储在第3存储体216到第9存储体228的地址(x1，y1)中的数据。[表8]显示在第11时刻到第20时刻读取数据的示例。
[表8]
  时刻   第0存储体到第2存储体中的地址   第3存储体到第9存储体中的地址
  第11时刻   x1，y2   x4，y1
  第12时刻   x4，y2   x1，y2
  第13时刻   x1，y3   x4，y2
  第14时刻   x4，y3   x1，y3
  第15时刻   x1，y4   x4，y3
  第16时刻   x4，y4   x1，y4
  第17时刻   x1，y0   x4，y4
  第18时刻   x4，y0   x1，y0
  第19时刻   x1，y1   x4，y0
  第20时刻   x4，y1   x1，y1
控制器200在第21时刻到第30时刻读取存储在地址x2和地址x5中的数据。在每一时刻读取的数据在第0存储体210到第9存储体228中位于不同的地址中。在第21时刻，控制器200读取存储在第0存储体210到第5存储体220的地址(x5，y3)中的数据并读取存储在第6存储体222到第9存储体228的地址(x2，y3)中的数据。此外，在第30时刻，控制器200读取存储在第0存储体210到第5存储体220的地址(x2，y3)中的数据并读取存储在第6存储体222到第9存储体228的地址(x5，y2)中的数据。[表9]表示在第21时刻到第30时刻读取数据的示例。
[表9]
  时刻   第0存储体到第5存储体中的地址   第6存储体到第9存储体中的地址
  第21时刻   x5，y3   x2，y3
  第22时刻   x2，y4   x5，y3
  第23时刻   x5，y4   x2，y4
  第24时刻   x2，y0   x5，y4
  第25时刻   x5，y0   x2，y0
  第26时刻   x2，y1   x5，y0
  第27时刻   x5，y1   x2，y1
  第28时刻   x2，y2   x5，y1
  第29时刻   x5，y2   x2，y2
  第30时刻   x2，y3   x5，y2
因而，控制器200可通过将第0存储体210到第9存储体228分为三个组来控制每个组。简单地说，控制器200将所述存储体分为第一组到第三组：第一组包括第0存储体210到第2存储体214，第二组包括第3存储体216到第5存储体220，第三组包括第6存储体222到第9存储体228。这被示出在图2中。
-用于简化逻辑的方法
图3是显示根据本发明实施例的用于简化逻辑的结构的方框图。图3的结构包括凿孔单元106、交织器108、快速傅立叶变换(FFT)映射器300、调制器302和IFFT单元110。
由于凿孔单元106和交织器108与图1中描述的凿孔单元106和交织器108相同，所以这里将不提供它们的描述。FFT映射器300将从交织器108发送的数据存储在寄存器中和从寄存器读取需要的数据。通常，发送给IFFT单元110的数据由128个比特形成，其包括100个比特的有效负荷即从交织器发送的数据、12个比特的导频信号、10个比特的保护信息和6个空比特。因此，所述数据在32时钟周期期间被发送，其中，一个时钟中发送4个比特。
因而，FFT映射器300以由IFFT单元110请求的形式映射发送数据。从FFT映射器300读取的数据被发送给调制器302。参考[表4]，调制器302执行QPSK调制。换句话说，基于QPSK星座图(constellation)，对从FFT映射器300发送的每两个连续比特进行调制。所述两个比特的第一比特表示星座图的同相(I)分量，第二比特表示星座图的正交相位(Q)分量。在调制器302中调制的数据被发送给IFFT单元110。
图4显示在图3的部件中发送和接收的数据；图5显示根据现有技术在所述部件中发送和接收的数据。如上所述，根据传统技术，FFT映射器504置于QPSK调制器502的后端。然而，在本发明中，QPSK调制器302置于FFT映射器300的后端。
QPSK调制器302基于星座图对发送的两个比特进行调制。例如，当两个比特(1，1)被发送时，QPSK调制器302基于星座图将它们调制成
Figure C20061000230000181
如上所述，仅使用一个比特不能精确地表示
Figure C20061000230000182
因此，根据用于表示
Figure C20061000230000183
的比特的数量来改变n的数量。
参考示出传统技术构思的附图，由于首先执行QPSK调制，所以根据n的数量改变连接QPSK调制器502和FFT映射器504的线的数量。然而，参考描述本发明的技术构思的附图，由于首先执行FFT映射，所以连接FFT映射器300和QPSK调制器302的线的数量是不变的。
如上所述，在本发明中提出的技术可通过在一次操作中执行符号交织、音调交织和循环移位来减小交织器存储器的大小和交织所需的时间。此外，本发明的技术可通过交换QPSK调制和FFT映射的次序来简化形成OFDM系统的逻辑。
前述实施例和优点只是示例性的，并不解释为限制本发明。本教导可容易地应用于其它类型的设备。此外，本发明实施例的描述的意图是说明性的，并不限制权利要求的范围，并且对本领域的技术人员而言，许多替换、修改和改变将是显而易见的。

Claims (9)

1、一种在通过基于跳频使用多个频带来发送和接收数据的正交频分复用通信系统中的发送端的交织方法，所述方法包括：
a)将发送数据比特记录在交织存储器中；和
b)基于预定顺序读取存储的数据比特以同时执行符号交织、音调交织和循环移位，
其中，形成交织存储器的存储体被分为至少两组，并且基于每个组控制所述存储体。
2、如权利要求1所述的方法，其中，当存在9个形成交织存储器的存储体且这9个存储体被分为三组时，第一组由第0存储体到第2存储体形成，第二组由第3存储体到第5存储体形成，第三组由第6存储体到第9存储体形成。
3、如权利要求2所述的方法，其中，被存储在所述存储体的每个中的比特的数量根据发送数据比特的传输速率而改变。
4、如权利要求3所述的方法，其中，当传输速率是53.3Mbps或80Mbps时，基于300比特将所述数据比特存储在交织存储器中，当传输速率是106.7Mbps或160Mbps时，基于600比特将所述数据比特存储在交织存储器中。
5、如权利要求4所述的方法，其中，当基于300比特将所述数据比特存储在交织存储器中时，从第0存储体起以每30比特顺序地将所述数据比特存储在所述存储体中。
6、如权利要求5所述的方法，其中，所述存储体的每个包括由从x0到x5的X轴地址和从y0到y4的Y轴地址形成的30个地址，发送的30比特的数据比特被顺序存储在地址(x0，y0)、(x0，y1)、(x0，y2)、(x0，y3)、(x0，y4)、(x 1，y0)、(x1，y1)、(x1，y2)、(x1，y3)、(x1，y4)、(x2，y0)、(x2，y1)、(x2，y2)、(x2，y3)、(x2，y4)、(x3，y0)、(x3，y1)、(x3，y2)、(x3，y3)、(x3，y4)、(x4，y0)、(x4，y1)、(x4，y2)、(x4，y3)、(x4，y4)、(x5，y0)、(x5，y1)、(x5，y2)、(x5，y3)、(x5，y4)中。
7、如权利要求6所述的方法，其中，在从第1时刻到第30时刻的多个时刻之中，从第1时刻到第10时刻顺序读取存储在各个存储体的以下地址中的数据比特：每个存储体中的地址(x0，y0)、(x3，y0)、(x0，y1)、(x3，y1)、(x0，y2)、(x3，y2)、(x0，y3)、(x3，y3)、(x0，y4)、(x3，y4)。
8、如权利要求6所述的方法，其中，在第11时刻，读取存储在第0存储体到第2存储体中的地址(x1，y2)的数据，并读取存储在第3存储体到第9存储体中的地址(x4，y1)的数据；在第12时刻，读取存储在第0存储体到第2存储体中的地址(x4，y2)的数据，并读取存储在第3存储体到第9存储体中的地址(x1，y2)的数据；在第13时刻，读取存储在第0存储体到第2存储体中的地址(x1，y3)的数据，并读取存储在第3存储体到第9存储体中的地址(x4，y2)的数据；在第14时刻，读取存储在第0存储体到第2存储体中的地址(x4，y3)的数据，并读取存储在第3存储体到第9存储体中的地址(x1，y3)的数据；在第15时刻，读取存储在第0存储体到第2存储体中的地址(x1，y4)的数据，并读取存储在第3存储体到第9存储体中的地址(x，y3)的数据；在第16时刻，读取存储在第0存储体到第2存储体中的地址(x4，y4)的数据，并读取存储在第3存储体到第9存储体中的地址(x1，y4)的数据；在第17时刻，读取存储在第0存储体到第2存储体中的地址(x1，y0)的数据，并读取存储在第3存储体到第9存储体中的地址(x4，y4)的数据；在第18时刻，读取存储在第0存储体到第2存储体中的地址(x4，y0)的数据，并读取存储在第3存储体到第9存储体中的地址(x1，y0)的数据；在第19时刻，读取存储在第0存储体到第2存储体中的地址(x1，y1)的数据，并读取存储在第3存储体到第9存储体中的地址(x4，y0)的数据；在第20时刻，读取存储在第0存储体到第2存储体中的地址(x4，y1)的数据，并读取存储在第3存储体到第9存储体中的地址(x1，y1)的数据。
9、如权利要求6所述的方法，其中，在第21时刻，读取存储在第0存储体到第5存储体中的地址(x5，y3)的数据，并读取存储在第6存储体到第9存储体中的地址(x2，y3)的数据；在第22时刻，读取存储在第0存储体到第5存储体中的地址(x2，y4)的数据，并读取存储在第6存储体到第9存储体中的地址(x5，y3)的数据；在第23时刻，读取存储在第0存储体到第5存储体中的地址(x5，y4)的数据，并读取存储在第6存储体到第9存储体中的地址(x2，y4)的数据；在第24时刻，读取存储在第0存储体到第5存储体中的地址(x2，y0)的数据，并读取存储在第6存储体到第9存储体中的地址(x5，y4)的数据；在第25时刻，读取存储在第0存储体到第5存储体中的地址(x5，y0)的数据，并读取存储在第6存储体到第9存储体中的地址(x2，y0)的数据；在第26时刻，读取存储在第0存储体到第5存储体中的地址(x2，y1)的数据，并读取存储在第6存储体到第9存储体中的地址(x5，y0)的数据；在第27时刻，读取存储在第0存储体到第5存储体中的地址(x5，y1)的数据，并读取存储在第6存储体到第9存储体中的地址(x2，y1)的数据；在第28时刻，读取存储在第0存储体到第5存储体中的地址(x2，y2)的数据，并读取存储在第6存储体到第9存储体中的地址(x5，y1)的数据；在第29时刻，读取存储在第0存储体到第5存储体中的地址(x5，y2)的数据，并读取存储在第6存储体到第9存储体中的地址(x2，y2)的数据；在第30时刻，读取存储在第0存储体到第5存储体中的地址(x2，y3)的数据，并读取存储在第6存储体到第9存储体中的地址(x5，y2)的数据。
CN200610002300A 2005-01-27 2006-01-27 正交频分复用系统中的交织方法 Active CN100591062C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050007459 2005-01-27
KR20050007459A KR100647987B1 (ko) 2005-01-27 2005-01-27 직교주파수분할다중시스템에서 인터리빙 방법

Publications (2)

Publication Number Publication Date
CN1812391A CN1812391A (zh) 2006-08-02
CN100591062C true CN100591062C (zh) 2010-02-17

Family

ID=36696627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610002300A Active CN100591062C (zh) 2005-01-27 2006-01-27 正交频分复用系统中的交织方法

Country Status (4)

Country Link
US (1) US7797617B2 (zh)
JP (1) JP2006211682A (zh)
KR (1) KR100647987B1 (zh)
CN (1) CN100591062C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737935B1 (ko) 2006-07-31 2007-07-13 삼성전자주식회사 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN1917414A (zh) * 2006-09-01 2007-02-21 华为技术有限公司 移动通信中物理层第二次交织与解交织的实现方法及系统
EP2067258A2 (en) * 2006-09-12 2009-06-10 Nxp B.V. Deinterleaver for a multi-stage interleaving scheme with processing of bit pairs
CN101119352A (zh) * 2006-12-19 2008-02-06 华为技术有限公司 基于ofdm的信号收发方法及设备
JP4910068B2 (ja) * 2007-05-02 2012-04-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｏｆｄｍネットワーク内においてリソースを割り当てる方法および装置
US7886203B2 (en) * 2007-09-05 2011-02-08 Mindtree Consulting Ltd Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
CN101800724B (zh) * 2009-02-11 2012-10-24 北京泰美世纪科技有限公司 移动多媒体广播发送系统
US8724722B2 (en) * 2011-04-14 2014-05-13 Lsi Corporation Method for reducing latency on LTE DL implementation
CN111064549B (zh) 2013-11-11 2022-07-19 Lg 电子株式会社 发送广播信号的装置和方法及接收广播信号的装置和方法
CN105872426A (zh) * 2016-06-16 2016-08-17 哈尔滨工程大学 一种循环和顺序自动切换的高速随机目标视频记录装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108810A (en) * 1998-03-27 2000-08-22 Usa Digital Radio, Inc. Digital audio broadcasting method using puncturable convolutional code
US6158041A (en) * 1998-10-14 2000-12-05 Cisco Technology System and method for I/Q trellis coded modulation
US6278685B1 (en) * 1999-08-19 2001-08-21 Intellon Corporation Robust transmission mode
JP3979789B2 (ja) 2001-01-15 2007-09-19 三洋電機株式会社 デジタル信号受信装置
US7278070B2 (en) 2001-09-14 2007-10-02 Texas Instruments Incorporated Interleaving to avoid wideband interference in a multi-carrier communications system
US7577122B1 (en) * 2002-06-18 2009-08-18 Richard Douglas Schultz Method for minimizing receive packet processing for a personal computer implementation of a wireless local area network adapter
US7317680B2 (en) * 2002-10-01 2008-01-08 Nortel Networks Limited Channel mapping for OFDM
US6904550B2 (en) * 2002-12-30 2005-06-07 Motorola, Inc. Velocity enhancement for OFDM systems
US7376117B2 (en) * 2003-12-02 2008-05-20 Infineon Technologies Ag Interleaving circuit for a multiband OFDM transceiver
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving

Also Published As

Publication number Publication date
CN1812391A (zh) 2006-08-02
US7797617B2 (en) 2010-09-14
US20060164973A1 (en) 2006-07-27
KR20060086604A (ko) 2006-08-01
KR100647987B1 (ko) 2006-11-23
JP2006211682A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
CN100591062C (zh) 正交频分复用系统中的交织方法
JP5714638B2 (ja) 移動通信システムにおけるデータインターリービング方法及び装置
JP5276120B2 (ja) 物理ハイブリッド再送指示チャネルリソースの分配方法
CN110166400B (zh) 高速工业通信系统的同步方法、装置、网络设备及存储介质
JP4185529B2 (ja) デュアルキャリアモジュレータ、ｏｆｄｍ送信機、デュアルキャリア変調方法、および、ｏｆｄｍ送信機のｏｆｄｍシンボル送信方法
CN102246444B (zh) 无线通信系统及无线通信方法
CN102197616B (zh) 码元映射设备和方法
US20150263825A1 (en) Method and apparatus for interleaving data in a mobile communication system
CN103427956A (zh) 用于发送/接收控制信道格式的方法和装置
CN102378377A (zh) 在无线通信系统中发射控制信息的方法及其装置
CN102377518A (zh) 在无线通信系统中发射控制信息的方法及其装置
CN101669344A (zh) Usf编码
CN110336765B (zh) 高速工业通信系统的同步方法、装置、网络设备及存储介质
CN1312874C (zh) 用于匹配通信系统中要传输的比特流的比特速率的方法和相应的通信装置
CN109155767A (zh) 无线通信设备、发射机和其中的方法
CN103354492A (zh) 复用数据及控制信息的方法
CN102377520A (zh) 在无线通信系统中发射控制信息的方法及其装置
CN101471746A (zh) 宽带无线传输的方法、装置及一种传输系统
CN102377519A (zh) 在无线通信系统中发射控制信息的方法及其装置
US20090232252A1 (en) Method and Apparatus for Digital Encoding with Reduced Memory Requirement and Complexity
CN106101047B (zh) 一种基于ofdm的隐匿通信波形生成方法
CN108023850A (zh) 一种无线通信方法及装置
CN101784077B (zh) 一种td_hsupa上行数据处理系统和方法
CN107046451B (zh) 一种信号的交织编码方法及装置
CN101286774B (zh) 交织多址发射机系统、交织复用发射机和数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090710

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

Co-applicant before: Alogics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant