JP4185529B2

JP4185529B2 - デュアルキャリアモジュレータ、ｏｆｄｍ送信機、デュアルキャリア変調方法、および、ｏｆｄｍ送信機のｏｆｄｍシンボル送信方法

Info

Publication number: JP4185529B2
Application number: JP2006042418A
Authority: JP
Inventors: 海式金; 廷相李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-02-18
Filing date: 2006-02-20
Publication date: 2008-11-26
Anticipated expiration: 2026-02-20
Also published as: CN100496036C; CN1822582A; US20060188032A1; KR100603200B1; JP2006229989A

Description

本発明は、デュアルキャリアモジュレータ、ＯＦＤＭ送信機、デュアルキャリア変調方法、および、ＯＦＤＭ送信機のＯＦＤＭシンボル送信方法に係る。

超広帯域（ＵｌｔｒａＷｉｄｅＢａｎｄ；ＵＷＢ）技術とは、数百ＭＨｚ帯域を使用して高速データ転送を可能にした無線技術を言う。この超広帯域通信を実現するための基本技術の一つがＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌｆｒｅｑｕｅｎｃｙ−ｄｉｖｉｓｉｏｎｍｕｌｔｉｐｌｅｘｉｎｇ；直交周波数分割多重）である。ＯＦＤＭは、互いに異なる数百もしくは数千種類の周波数の副搬送波（Ｓｕｂ−ｃａｒｒｉｅｒ）を用いることによって、従来のデジタルデータ転送システムよりも多くの情報を各シンボル区間（ｓｙｍｂｏｌｐｅｒｉｏｄ）に圧縮して転送できる。その結果、ＯＦＤＭは、他のデジタルデータ転送システムに比べて少ないシンボルを使用しながらも、それらと同様の１秒当りのビット数を転送することができる。

ＯＦＤＭに対する各種規格によれば、ＯＦＤＭシンボル変調方式として、ＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）、ＢＰＳＫ（ＢｉｎａｒｙＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）、１６−ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）、６４−ＱＡＭなどが使用される。一方、ＭＢＯＡ（ＭｕｌｔｉＢａｎｄＯＦＤＭＡｌｌｉａｎｃｅ）ＰＨＹ（Ｐｈｙｓｉｃａｌ）Ｌａｙｅｒ０ｖ９５規格によれば、デュアルキャリアモジューレーション（ＤｕａｌＣａｒｒｉｅｒＭｏｄｕｌａｔｉｏｎ；ＤＣＭ）方式が使用される。デュアルキャリアモジューレーション方式は、符号化ビット２００個を受信して、そのうちの４個のビットを所定の順に検出した後、直交行列（ｏｒｔｈｏｇｏｎａｌｍａｔｒｉｘ）を用いて変調シンボルに変換する役割を果たす。具体的には、従来デュアルキャリアモジューレーション方式は、以下の式（９）を用いて変調シンボルを生成する。

式（９）で、１／√１０は正規化因子、ｙ_ｎは変調シンボル、ｘ_ａ（ｎ）は符号化ビットである。

図１は、従来のデュアルキャリアモジュレータにおける変調シンボルの生成過程を説明する模式図である。同図に示すように、デュアルキャリアモジュレータは、ｘ_０〜ｘ_１９９個の符号化ビットを受信する。このうちのｘ_０、ｘ_１、ｘ_５０、ｘ_５１を利用して第１変調シンボルｙ_０、第５１変調シンボルｙ_５０を生成する。ここで、ｘ_０、ｘ_１はｙ_０、ｙ_５１各々の実数部（ｒｅａｌｐａｒｔ）に配置され、ｘ_５０、ｘ_５１はｙ_０、ｙ_５１各々の虚数部（ｉｍａｇｉｎａｒｙｐａｒｔ）に配置される。これにより、従来のデュアルキャリアモジュレータを使用するＯＦＤＭ送信機によれば、符号化ビットのうちのｘ_０〜ｘ_４９、ｘ_１００〜ｘ_１４９はＩ（Ｉｎ−ｐｈａｓｅ）チャンネルによって転送し、ｘ_５０〜ｘ_９９、ｘ_１５０〜ｘ_１９９はＱ（Ｑｕａｄｒａｔｕｒｅ）チャンネルによって転送する。よって、Ｉチャンネル及びＱチャンネルのうちの一つのチャンネルにノイズが挿入されてＩ／Ｑミスマッチングが生じ、信号の損失が発生するという問題点がある。

本発明は、前記のような従来の問題点を解決するためになされたものであって、その目的は、ユニタリ行列を用いて符号化ビットを変調シンボルの実数部及び虚数部に分散することによって、Ｉ／Ｑミスマッチングが生じても信号の損失を防止できるデュアルキャリアモジュレータ及びデュアルキャリア変調方法を提供することである。
また、ユニタリ行列を用いて符号化ビットを変調シンボルの実数部及び虚数部に分散するデュアルキャリア変調方法によってＯＦＤＭシンボルを送信するＯＦＤＭ送信機及びＯＦＤＭシンボル送信方法を提供することである。

前述した目的を達成するために、本発明にかかるデュアルキャリアモジュレータは、所定の個数の符号化ビットを受信する入力部、前記入力部によって受信される符号化ビットを保存するメモリ部、前記符号化ビットのうちの４個のビットを所定の順に検出する検出部、前記４個のビット及び所定のユニタリ行列を用いた演算を行い、実数部及び虚数部で構成される変調シンボルを生成する演算部を備える。ここで、演算部は、ユニタリ行列を用いた演算を行なうことにより、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにすることができる。

本発明にかかるＯＦＤＭ送信機は、所定のデータ列を符号化して、所定の個数の符号化ビットを出力する符号化器、前記符号化ビットのうちの４個のビットを所定の順に検出した後、所定のユニタリ行列を用いて前記４個のビットが実数部及び虚数部に分散された変調シンボルを生成して出力するデュアルキャリアモジュレータ、前記変調シンボルを高速フーリエ変換して出力するＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍｅｒ）を備える。ここで、デュアルキャリアモジュレータは、ユニタリ行列を用いた演算を行なうことにより、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにすることができる。

また、本発明にかかるデュアルキャリア変調方法は、所定の個数の符号化ビットを受信する段階、前記符号化ビットのうちの４個のビットを所定の順に検出する段階、前記４個のビット及び所定のユニタリ行列を用いた演算を行って実数部及び虚数部で構成される変調シンボルを生成する段階を含む。ここで、前記変調シンボルを生成する段階は、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにする。

一方、本発明にかかるＯＦＤＭシンボル送信方法は、所定のデータ列を符号化して、所定の個数の符号化ビットを生成する段階、前記符号化ビットのうちの４個のビットを所定の順に検出する段階と、所定のユニタリ行列を用いて前記４個のビットが実数部及び虚数部に分散された変調シンボルを生成する段階、前記変調シンボルを高速フーリエ変換した後、出力する段階を含む。ここで、前記変調シンボルを生成する段階は、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにする。

本発明によれば、ユニタリ行列を用いて符号化ビットを変調シンボルの実数部及び虚数部に分散することにより、Ｉ／Ｑミスマッチングが生じても信号の損失を防止することができる。

以下、添付した図面に基づいて本発明の好適な実施形態を詳述する。
図２は、本発明の一実施形態によるデュアルキャリアモジュレータの構成を示すブロック図である。同図に示すように、本実施形態のデュアルキャリアモジュレータは、入力部１１０、メモリ部１２０、検出部１３０、及び演算部１４０を備える。
入力部１１０は、所定の符号化器から出力される符号化ビット（ｃｏｄｅｄｂｉｔｓ）を受信する役割を果たす。ＭＢＯＡＰＨＹＬａｙｅｒ０ｖ９５規格によれば、入力部１１０は全部で２００個の符号化ビットを受信する。
メモリ部１２０は受信された符号化ビットを保存する役割を果たす。

検出部１３０はメモリ部１２０に保存された符号化ビットのうちの４個のビットを所定の順に検出する役割を果たす。具体的には、第１及び第５１番目の変調シンボルを生成する場合、第１、第２、第５１、第５２番目の符号化ビットを検出する。次に、第２及び第５２番目の変調シンボルを生成する場合、第３、第４、第５３、第５４番目の符号化ビットを検出する。一方、第２６及び第７６番目の変調シンボルを生成する場合、第１０１、第１０２、第１５１、第１５２番目の符号化ビットを検出する。第２７及び第７７番目の変調シンボルを生成する場合、第１０３、第１０４、第１５３、第１５４番目の符号化ビットを検出する。

演算部１４０は、検出部１３０から検出された４個のビットを変調シンボルの実数部及び虚数部にそれぞれ分散する演算を行なう。そのために、演算部１４０は、ユニタリ（ｕｎｉｔａｒｙ）行列を用いる。具体的には、演算部１４０は、以下の式（１０）を用いて変調シンボルを生成することができる。

前記式（１０）で、ｙ_ｎは変調シンボル、ｘ_ａ（ｎ）は符号化ビット、[ＵＭ]はユニタリ行列、Ｎは正規化因子、α、βは定数である。式（１０）に示すように、ユニタリ行列の第２行には虚数ｊが含まれる。これにより、各符号化ビットは変調シンボルの実数部及び虚数部にそれぞれ含まれることができる。

なお、ＭＢＯＡＰＨＹＬａｙｅｒ０ｖ９５規格によるデュアルキャリアモジュレータにおける変調シンボルの大きさとバランスを取るために、Ｎ、α、βは各々1/√10、１、２とすることが好ましい。この値を用いて式（１０）をさらに整理すると、以下のとおりである。

演算部１４０で式（１０）または式（１１）による演算を行なうと、符号化ビットのうち、ｘ_０〜ｘ_４９は、ｙ_０〜ｙ_２４の実数部及びｙ_５０〜ｙ_７４の虚数部にそれぞれ含まれる。そしてｘ_５０〜ｘ_９９はｙ_０〜ｙ_２４の虚数部及びｙ_５０〜ｙ_７４の実数部にそれぞれ含まれる。一方ｘ_１００〜ｘ_１４９はｙ_２５〜ｙ_４９の実数部及びｙ_７５〜ｙ_９９の虚数部にそれぞれ含まれる。そしてｘ_１５０〜ｘ_１９９はｙ_２５〜ｙ_４９の虚数部及びｙ_７５〜ｙ_９９の実数部にそれぞれ含まれる。これにより、各符号化ビットはＩチャンネル及びＱチャンネルの両方を介して転送可能となる。

図３は、図２のデュアルキャリアモジュレータが変調シンボルを生成する過程を説明する模式図である。同図に示すように、ｘ_０、ｘ_１はｙ_０の実数部にも含まれ、ｙ_５０の虚数部にも含まれる。また、ｘ_５０、ｘ_５１はｙ_０の虚数部にも含まれ、ｙ_５０の実数部にも含まれる。デュアルキャリアモジュレータは、ユニタリ行列を用いてこのような形態の変調シンボルを生成する。

図４は、図２に示すデュアルキャリアモジュレータで生成する変調シンボルを示す表である。図４に示すように、ｘ_ａ(ｎ)及びｘ_{ａ(ｎ)＋１}、ｘ_{ａ(ｎ)＋５０}及びｘ_{ａ(ｎ)＋５１}は、それぞれｙ_ｎ及びｙ_ｎ＋５０の実数部及び虚数部に含まれることが分かる。

図５は、本発明の一実施形態によるＯＦＤＭ送信機の構成を示すブロック図である。同図に示すように、本発明のＯＦＤＭは、符号化器２１０、デュアルキャリアモジュレータ２２０、ＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍｅｒ）２３０を備える。
符号化器２１０は、送信するデータ列を符号化（ｃｏｄｉｎｇ）して、符号化ビットを出力する。具体的には、コンボリューション（ｃｏｎｖｏｌｕｔｉｏｎ）符号化方式に従って符号化ビットを生成することができる。

デュアルキャリアモジュレータ２２０は、符号化器２１０から出力する符号化ビットを前記式（１０）または式（１１）を用いて変調して変調シンボルを出力する。デュアルキャリアモジュレータ２２０の構成及び動作については、図２の説明で記載したので、繰り返しの説明は省略する。
ＦＦＴ２３０は、変調シンボルを高速フーリエ変換することによってＯＦＤＭシンボルに変換する。高速フーリエ変換方法及びその他のＯＦＤＭシンボル方法は公知技術であるので、詳細な説明は省略する。
このように、各符号化ビットをＩチャンネル及びＱチャンネルを介して転送可能となる。

図６は、本発明の一実施形態によるＯＦＤＭシンボル送信方法を説明するフロー図である。同図に示すように、符号化器２１０は、データ列を符号化して符号化ビットを生成する（Ｓ３１０）。この場合、符号化ビットの一部分を規則的に省略して転送することにより、転送ビット数を減らすパンクチャリング（ｐｕｎｃｔｕｒｉｎｇ）作業、バースト誤り（ｂｕｒｓｔｅｒｒｏｒ）発生によるエラー訂正性能の低下を防ぐためのインタリービング（ｉｎｔｅｒｌｅａｖｉｎｇ）作業などを行うこともできる。
次に、デュアルキャリアモジュレータ２２０は、生成された符号化ビットのうち４個のビットを検出した後（Ｓ３２０）、前記式（１０）または式（１１）を用いて変調シンボルに変換する（Ｓ３３０）。次に、ＦＦＴ２３０は、変調シンボルを高速フーリエ変換することにより（Ｓ３４０）、ＯＦＤＭシンボルを生成した後、送信する。
本発明は上述した特定の実施形態に限定されるものではない。実際、当業者であれば、上記の説明に基づき、特許請求の範囲に記載されている本発明の技術的範囲を逸脱することなく、本発明の実施形態に対し、種々の変更及び修正を施すことが可能であろう。従って、そのような変更及び修正は当然に、本発明の技術的範囲に含まれるべきである。

従来のデュアルキャリアモジューレーション方式を説明する模式図である。本発明の一実施形態によるデュアルキャリアモジュレータの構成を示すブロック図である。図２に示すデュアルキャリアモジューレーション方式を説明する模式図である。図２に示すデュアルキャリアモジュレータで符号化ビットを利用して生成する変調シンボルの形態を示す表である。本発明の一実施形態によるＯＦＤＭ送信機の構成を示すブロック図である。本発明の一実施形態によるＯＦＤＭシンボル送信方法を説明するためのフロー図である。

符号の説明

１１０入力部
１２０メモリ部
１３０検出部
１４０演算部
２１０符号化器
２２０デュアルキャリアモジュレータ
２３０ＦＦＴ

Claims

所定の個数の符号化ビットを受信する入力部と、
前記入力部によって受信される符号化ビットを保存するメモリ部と、
前記符号化ビットのうちの４個のビットを所定の順に検出する検出部と、前記４個のビット及び所定のユニタリ行列を用いた演算を行い、実数部及び虚数部で構成される変調シンボルを生成する演算部とを備えることを特徴とするデュアルキャリアモジュレータ。
前記演算部は、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにすることを特徴とする請求項１に記載のデュアルキャリアモジュレータ。
前記演算部は、以下の式（１）を用いて前記変調シンボルを生成することを特徴とする請求項１に記載のデュアルキャリアモジュレータ。

前記式（１）で、ｙ_ｎは変調シンボル、ｘ_ａ（ｎ）は符号化ビット、[ＵＭ]はユニタリ行列、Ｎは正規化因子、α、βは定数である。
前記ユニタリ行列は、以下の式（２）で表されることを特徴とする請求項３に記載のデュアルキャリアモジュレータ。
所定のデータ列を符号化して、所定の個数の符号化ビットを出力する符号化器と、
前記符号化ビットのうちの４個のビットを所定の順に検出した後、前記検出された４個のビット及び所定のユニタリ行列を用いて演算を行い、実数部及び虚数部で構成された変調シンボルを生成するデュアルキャリアモジュレータと、
前記変調シンボルを高速フーリエ変換して出力するＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍｅｒ）とを備えることを特徴とするＯＦＤＭ送信機。
前記デュアルキャリアモジュレータは、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部にそれぞれ含まれるようにすることを特徴とする請求項５に記載のＯＦＤＭ送信機。
前記デュアルキャリアモジュレータは、以下の式（３）による演算を行なって前記変調シンボルを生成することを特徴とする請求項５に記載のＯＦＤＭ送信機。

前記式（３）で、ｙ_ｎは変調シンボル、ｘ_ａ（ｎ）は符号化ビット、[ＵＭ]はユニタリ行列、Ｎは正規化因子、α、βは定数である。
前記ユニタリ行列は、以下の式（４）で表されることを特徴とする請求項７に記載のＯＦＤＭ送信機。
所定の個数の符号化ビットを受信する段階と、
前記符号化ビットのうちの４個のビットを所定の順に検出する段階と、
前記４個のビット及び所定のユニタリ行列を用いた演算を行って実数部及び虚数部で構成される変調シンボルを生成する段階とを含むことを特徴とするデュアルキャリア変調方法。
前記変調シンボルを生成する段階は、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにすることを特徴とする請求項９に記載のデュアルキャリア変調方法。
前記変調シンボルを生成する段階は、以下の式（５）を用いて前記変調シンボルを生成することを特徴とする請求項９に記載のデュアルキャリア変調方法。

前記式（５）で、ｙ_ｎは変調シンボル、ｘ_ａ（ｎ）は符号化ビット、[ＵＭ]はユニタリ行列、Ｎは正規化因子、α、βは定数である。
前記ユニタリ行列は、以下の式（６）によって表されることを特徴とする請求項１１に記載のデュアルキャリア変調方法。
ＯＦＤＭ送信機のＯＦＤＭシンボル送信方法において、
所定のデータ列を符号化して所定の個数の符号化ビットを生成する段階と、
前記符号化ビットのうちの４個のビットを所定の順に検出する段階と、
前記４個のビット及び所定のユニタリ行列を用いた演算を行なって、実数部及び虚数部で構成された変調シンボルを生成する段階と、
前記変調シンボルを高速フーリエ変換した後、出力する段階とを含むことを特徴とするＯＦＤＭ送信機のＯＦＤＭシンボル送信方法。
前記変調シンボルを生成する段階は、前記符号化ビットのうちの一つが所定の第１変調シンボルの実数部及び所定の第２変調シンボルの虚数部に含まれるようにすることを特徴とする請求項１３に記載のＯＦＤＭ送信機のＯＦＤＭシンボル送信方法。
以下の式（７）を用いて前記変調シンボルを生成することを特徴とする請求項１３に記載のＯＦＤＭ送信機のＯＦＤＭシンボル送信方法。

前記式（７）で、ｙ_ｎは変調シンボル、ｘ_ａ（ｎ）は符号化ビット、[ＵＭ]はユニタリ行列、Ｎは正規化因子、α、βは定数である。
前記ユニタリ行列は、以下の式（８）で表されることを特徴とする請求項１５に記載のＯＦＤＭ送信機のＯＦＤＭシンボル送信方法。