CN100585830C - 电涂布金属,特别是铜的方法、该方法的使用及集成电路 - Google Patents

电涂布金属,特别是铜的方法、该方法的使用及集成电路 Download PDF

Info

Publication number
CN100585830C
CN100585830C CN200380103962A CN200380103962A CN100585830C CN 100585830 C CN100585830 C CN 100585830C CN 200380103962 A CN200380103962 A CN 200380103962A CN 200380103962 A CN200380103962 A CN 200380103962A CN 100585830 C CN100585830 C CN 100585830C
Authority
CN
China
Prior art keywords
metal
layer
diffusion coefficient
silicon
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200380103962A
Other languages
English (en)
Other versions
CN1714438A (zh
Inventor
S·布拉德
K·科克
C·林德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1714438A publication Critical patent/CN1714438A/zh
Application granted granted Critical
Publication of CN100585830C publication Critical patent/CN100585830C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Abstract

本发明提供一种制造方法，特别是在该制造方法中可形成一接触孔(18)至一绝缘层(16)中的一互连(14)；接着涂布一阻挡层(20)；然后，涂布、辐照并显影一光阻层(30)。接着藉由电镀方法的辅助，在该接触孔(18)中形成一铜接触(32)；该阻挡层(20)或是另外的一边界电极层(22)作为该电镀方法中的一边界电极。藉由此方法可在制程中将关键的金属污染保持最低。

Description

电涂布金属，特别是铜的方法、该方法的使用及集成电路
技术领域
本发明是关于在制造一集成电路装置时应用一种金属或金属合金的方法；于此方法中，在一集成电路装置的绝缘层中形成复数个接触孔(contact hole)至一金属化层的互连(interconnect)，接着藉由例如溅镀(sputtering)方式而涂布一阻挡层。
背景技术
若所述的接触孔未直接通达该集成电路装置的半导体基板时，则称该接触孔为通孔(via)；该接触孔的直径一般皆明显小于1微米(micrometer)，然有时则大于1微米、或甚至大于10微米。
该阻挡层的作用为例如用以增进该金属与该绝缘层间的黏合性；此外，亦作为例如该金属的原子扩散阻障，以避免该等原子因其扩散系数较大而穿透至半导体载体基板的主动区域，并避免其对于集成半导体组件的电性能产生不必要的影响。
发明内容
本发明的目的之一在于规范一种简单的金属涂布方法，特别是铜或铜合金的涂布方法；此外，本发明亦规范了该方法的使用与一集成电路装置。
本发明提供了一种用以涂布金属的方法，该方法包括：
形成一接触孔至一集成电路装置的一绝缘层中的一互连，
在形成该接触孔后，涂布一阻挡层，
经由一电镀方法的辅助而涂布一金属或一金属合金，
除了该阻挡层外，在涂布光阻层前，先涂布一边界电极层，该边界电极层不含有原子在硅中具有大扩散系数的一金属层，或不含有高于5％的原子在硅中具有大扩散系数的一金属合金层，且该边界电极层包含一种具有与该阻挡层不同的材料组成的材料。
本发明的考量基础在于，为提升半导体芯片的性能要求所需要的高封装密度(packing density)会使集成电路装置的金属化平面或金属化层中电流密度随之增加，特别是在用于切换电流量的所谓“功率半导体(power semiconductor)”的例子中，在前端(fore)会产生由电迁移(electromigration)与热所衍生的问题，且该等问题亦限制了组件性能。举例而言，使用铜或铜合金而取代钨或铝来组成一溶液，相较于所述的材料，铜几乎可使电流密度与热传导性提高达两倍；然而，由于铜在硅中具有高扩散系数，因此在使用铜的同时，亦对所有的晶体管平面产生一项可观的风险，举例而言，若铜离子扩散至该主动区域则将改变晶体管的临界电压(threshold voltage)、沟道长度(channel length)或切换时间(switching time)。
换言之，举例而言，扩散原子的作用为：
-缺陷，
-电荷载子、电荷产生或再结合的中心，
-使电荷载子的生命周期减少，及/或
-氧化诱生堆栈错误(oxidation-induced stacking fault)以及氧化薄层中弱点(weak point)的晶核。
甚至亦可能使晶体管失效。因此，必须避免铜原子或在硅中具有较高扩散系数的其它原子的扩散；而由于必须在生产线上同时避免铜交叉污染，因此针对此一目的而言，单独的阻挡层并不足够。
因此，本发明的进一步考量在于，在半导体制造中，必须在所谓的FEOL制程(前端制程)与所谓的BEOL制程(后端制程)间做一严格隔离；在此情形中，前端制程特别是关于制造STI(浅沟渠绝缘)、LOCOS(硅局部氧化)绝缘、以及制造晶体管(包含所需的布植)的方法步骤，后端制程则特别是关于金属化平面与保护平面的制造。举例而言，若只在制造最后一层金属化层时使用在硅中具有较高扩散系数的金属原子，则可再将后端制程分为两区域，使设备须产生某些技术上的牺牲，这表示在严格规定不同设备间交叉污染情形的制程中，绝不允许使用污染的设备；一般而言，甚至必须将所述的设备与其它生产区域隔离。
在根据本发明的方法中，除了在引言部分所提及的方法步骤之外，下述的方法步骤可不依所述次序而执行：
-藉由电镀方法的辅助而涂布一金属或一金属合金，
-在一第一替代方式中，该阻挡层作为涂布该金属或该金属合金的电镀方法中的一边界电极，
-或是在一第二替代方式中，除了该阻挡层之外，在涂布光阻层前先涂布一边界电极层，该边界电极层不含在硅中具有较高扩散系数的金属原子，或是该边界电极层不是含高于5％在硅中具有较高扩散系数的原子的金属合金，该边界电极层包含一种材料组成与该阻挡层不同的材料。
因此，本发明方法是藉由无外部电流的方式、或藉由利用外部电流的方式而使用一种适合沉积较小膜层厚度(30nm至300nm间)的金属电镀沉积方式，且本发明方法亦适于较大膜层厚度的沉积；因此，利用外部电流的方式或以一组合的电镀方法即可产生大于1μm、或大于10μm的膜层厚度。然而，本发明方法所使用的边界电极层的原子在硅中具有较小的扩散系数，亦即正确的说，该等原子在硅中的扩散系数并不大。此方式具有的优势是，例如可执行一光刻方式以定义出欲电镀形成的金属结构位置；若适当的话，在执行此方式时，关于完全以机械去除阻质(resist)的部分便不会被电镀沉积金属层中的金属组成污染，因此该等设备可用于制造生产而不受任何限制。
在第一替代方式的例子中，该阻挡层即作为一边界电极层，因此不须额外涂布另一边界电极层，在涂布该阻挡层与光阻层时，并不会产生污染的问题。
然而在第二替代方式的例子中，除了该阻挡层之外，更涂布了一边界电极层，其产生一种自由度，意即可选择该边界电极层的材料，透过使用适当材料即可利用一种简单的方式来执行电镀方法，而不须使用另一边界电极层，特别是针对为符合制程参数所做的要求；为了在涂布该边界电极层期间以及涂布其它膜层(例如一光阻层)期间不致发生污染，该边界电极层包含一种金属，该金属的原子在硅中具有较小的扩散系数，亦即精确的说，该金属原子在硅中的扩散系数D并不大。
在一显影例中，亦可执行下列步骤：
-在涂布该阻挡层后，涂布一光阻层，
-根据一图样而辐照该光阻层，
-在辐照后，显影该光阻层，
-在显影后，藉由电镀方法的辅助而涂布一金属或一金属合金至无该光阻层的区域中，
-在涂布该金属或该金属合金后，移除该光阻层的残余部分。
然而，亦可在该边界电极层的整体区域上施行电沉积，且随后执行一CMP(化学机械抛光)方法。
然而在接续的一个显影例中，电镀涂布的该金属或电镀涂布的该金属合金的原子在硅中具有较大的扩散系数，例如在400℃时，该金属原子的扩散系数高于10-9cm2/s；因此，在温度为摄氏400度至摄氏900度的范围中，下式恒为正确：
D[cm2/S]＝4.7×10-3exp(-ea/kT)，
其中ea是活化能，其单位为电子伏特(eV)，在此例中，ea为0.43eV，而k为波兹曼常数(Boltzmann’s constant)。
同样的式子亦适用于以电镀涂布的金属合金，该金属合金中重量含量超过5％、超过50％、甚至超过90％的原子在硅中具有较大的扩散系数，而添加物通常仅占少量部分(例如重量含量低于5％)。然而在另一替代方式中，亦可电镀沉积一种不同的金属或一种不同的金属合金，例如包含一种具有较低扩散系数的材料(例如铝)；若接着在此一材料上沉积一种具有较大扩散系数的材料，则基于污染考量亦可应用上述说明方式。
在根据本发明方法的另一显影例中，电镀方式是利用外部电流或电压源而实施，该外部电流或电压源尤其可产生较高的沉积速率。此外，亦可在使用外部电流方法例的电镀浴(galvanic bath)中加入例如还原剂与催化剂。
在另一实施例中，则是实施无外部电流的电镀方法，其沉积率为可在数分钟内(例如低于十分钟内)沉积一微米的厚度，然可避免以外部电流或电压源方式中发生电场扭曲的问题，因此可形成厚度均匀的膜层。相较于使用外部电流或电压源的电镀方法，在无外部电流的电镀方法中所形成的晶格更为均匀，且由于沉积时间较长，因而所形成的膜层均质性亦更高，其降低了该膜层的电阻，使得在相同电流时可产生较少的热。此外，均质性较高的晶格具有更佳的抗电迁移性，而在切换越高的电流强度时，这些性质越显重要。
在一第二构想中，本发明亦关于一种利用无外部电流的电镀方式来涂布金属的方法，以此无外部电流的方式所沉积的电镀层特别致密亦特别均匀；相较于利用外部电流的沉积方式，无外部电流方式所沉积的电镀层具有特别低的电阻以及较佳的抗电迁移性，其在许多应用中都占有相当的重要性，例如接触孔(contact hole)，即为电流密度非常高的位置。
在根据本发明方法第二构想的第一替代例中，再次使用阻挡层作为边界电极层，因此不需额外涂布另一边界电极层。
在根据本发明方法第二构想的第二替代例中，除了该阻挡层外，再涂布一边界电极层，此方式具有较高的自由度，意即可选择边界电极层的材料；经由使用适当的材料来实施该电镀方式，可较不使用阻挡层外的另一边界电极层的情况更为简单。
在根据本发明第二替代例的一显影例中，所使用的金属边界电极层原子在硅中具有较大的扩散系数、或是在所使用的金属合金层中，含有高于5％的原子在硅中具有较大的扩散系数。在一替代例中，所使用的边界电极层并非为所述类型的金属层或是所述类型的金属合金层，例如阻挡层、或是除了该阻挡层外所涂布的边界电极层。
在根据本发明方法第一构想或第二构想的一接续显影例中，所使用的边界电极层材料在电化学序列与电镀沉积金属或电镀沉积金属合金中具有较低的电化学电位；该电化学序列说明为形成一伽伏尼电池(galvanic cell)而在不同材料中所建构的电压大小，其为与一参考电极(即氢电极)相比较的结果，例如：
锂  -3.04V(volts，伏特)
铝  -1.66V
钛  -1.628V
镍  -0.23V
氢  0V
铜  +0.35V
银  +0.8V
汞  +0.85V
铂  +1.2V
金  +1.41V
例如对铜而言，除了金、铂、汞与银之外，几乎所有的金属在铜离子存在时皆会产生氧化，电负性越高的金属会变成溶液，而溶解的铜离子会产生沉积而形成一金属覆层(metallic coating)。
因此，在本发明方法的一显影例中，该电镀方法所使用的电解质溶液含有金属离子，特别是含有铜离子，在一详细实例中，该溶液是水基溶液、醇基溶液、或醚基溶液、或是这些物质的组合；而由于电位差异的原因，便不需要电化学沉积的其它添加物，亦即特别是不需要还原剂，例如甲醛，也不需要任何沉积反应之催化剂。
因此，在该显影例的情形中，该电解质溶液仅含少数组成成分，例如仅含基本溶液分子，如水分子、金属离子以及与该金属离子形成盐类的相反极性离子，所述盐类则溶解于该电解质溶液中。由于电沉积是因电位差异而产生，因此在无外部电流的电镀方式中，温度与电解质的pH值都不是关键性条件；举例而言，于室温(例如20℃)下实施该方法，加热该电解质溶液会加速沉积，但亦使该溶剂的挥发速度更快而导致该电解质溶液的浓度改变；而冷却至低于上述温度时，可成长出更为均匀的膜层，但其沉积速率则较慢。
在无外部电流的方式中，该电解质溶液的pH值将端视所使用的盐类而在1至6的酸性范围中变化(例如使用硫酸铜CuSO4)、或是在8至14的碱性范围中变化(例如使用氢氧化铜Cu(OH)2)。
在本发明方法的一接续显影例中，除该阻挡层外所涂布的该边界电极层将在电镀期间完全分解、或仅部分膜层分解；在一显影例中，该阻挡层分解为一部份层，而该阻挡层的剩余部分仍能确保有效的扩散阻障。
在本发明方法的一接续显影例中，在移除该光阻层之后即实施一蚀刻操作，在蚀刻操作期间，是根据电沉积时所产生的金属结构来蚀刻该阻挡层，较佳为，所实施的是湿式化学蚀刻制程。
在另一显影例中，互连(interconnects)含有约1％重量含量的铝或铝合金，例如添加少量硅或铜的铝合金。本发明方法特别适合用于制造最顶层的金属化层。举例而言，较低的金属化层则包含铝或铝合金(例如含有高于90％或95％中量含量的铝)，亦即为可立即制造的材料。
在一接续显影例中，该阻挡层含有例如钛或钽，亦即含有熔点高于1600℃的金属。在一详细实例中，亦可使用此金属之氮化层，而该等阻挡层则特别适合作为一扩散阻挡层与黏接促进层。
在一显影例中，除了该阻挡层外，另外涂布的该边界电极层包含铝或铝合金(例如含有高于90％或95％中量含量的铝)，亦即为在制程工程中可立即制造的材料。
在一接续显影例中，电镀沉积的材料是铜、金、银或铂，亦可为该等物质的金属合金。
在另一显影例中，该接触孔的直径大于1μm(1微米)、大于10微米、或甚至大于20微米；在一详细实例中，若是使用利用外部电流的电沉积方法，该沉积层的厚度则大于100nm(100纳米)、或大于500纳米、甚至是大于10微米；然而，亦可藉由无外部电流方式并适当结合外部电流方式，而形成直径小于1微米的接触孔。
另外，本发明亦关于如何使用本发明方法来制造集成功率电路，其中在该集成功率电路切换期间，流经该集成功率电路的电流高于1A(ampere，安培)、高于10安培、甚至是高于100安培；特别是在使用无外部电流的沉积方法时，可产生具有非常低电阻与高抗电迁移性的互连，正符高电流所需。
在根据本发明方法的另一使用方式中，该方法是用以制造多样的载体电路与多样的被承载电路；举例而言，『多样』的意思是指制造数以千计的电路。被承载电路是藉由芯片快速装设技术的辅助而形成于一载体电路，此技术亦称为覆晶技术(flip-chip technique)，举例而言，焊接该两电路使得他们的有源侧彼此相对；另外，亦可使用覆晶技术的其它固定方式。
另外，本发明亦关于一种集成电路装置，该集成电路装置的接触孔含有一种金属或一种金属化合物，其原子在硅中具有较大的扩散系数；该金属或该金属化合物具有的晶格均质性会在无外部电流的电镀沉积方法过程中获得提升，因此该接触的电性明显优予以溅镀方式制成或以外部电流方式所电镀制成的接触。
附图说明
本发明的构想将参考下列图标而加以详细说明，其中：
图1A至图1C说明在本发明第一方法变化例中，以一铝核层制造铜金属化的制程步骤，
图2A至2C，说明在本发明第二方法变化例中，以一阻挡层作为一核层以制造铜金属化的制程步骤，以及
图3说明以倒装芯片技术所制造的集成电路装置。
具体实施方式
图1A至图1C说明了在本发明第一方法变化例中，一集成电路装置10的最后金属化层的制造步骤。该集成电路装置10已经包含至少一金属化层12，且多个铝互连已排列于其中，例如互连14；在形成该金属化层12之后，即沉积一绝缘层16，该绝缘层16是由例如二氧化硅或由BPSG材料(硼磷硅玻璃)所制成。
接着藉由光刻方法的辅助，在该绝缘层16中形成复数个接触孔，例如通达该互连14的接触孔18。
接着沉积一阻挡层20，所述的阻挡层包含例如钨钛Wti或镍Ni；该阻挡层20是藉由例如溅镀方式而涂布，且其厚度小于100nm(纳米)。
接着涂布一铝核层22，例如藉由溅镀方式加以涂布；举例而言，在本实施例中，该铝核层22包含铝且厚度为50nm。在其它的实施例中，该核层22的厚度同样小于100nm。
如图1B所示，接着涂布一光阻层30，所述的光阻层的厚度为例如30μm(微米)或更大；根据一预定罩幕而暴露并成长该光阻层30，可利用没有被铜污染、或是不会被铜污染的设备而进行。
在图形化(patterning)该光阻层30后，则利用一硫酸铜CuSO4溶液来实施无外部电流的电沉积方法。在此情形中，在该接触孔18中与该接触孔18上沉积一铜接触32；在电沉积期间，在接触孔18区域中的该铝核层22会分解，且仅有上部分层中的阻挡层20会分解，因此此阻挡层20仍具有可作为扩散阻挡层的有效含量。
在无外部电流的方法最后，该铜接触32并不凸出、或仅稍微凸出至该光阻层30图案的较下方部分；若已于该无外部电流方法最后填满该接触孔18，则结束该电沉积方法。相较之下，若在该无外部电流方法最后仍未填满该接触孔18，或欲进一步让该铜接触更凸出至该绝缘层16，则接着利用外部电流做进一步的电沉积。此外，亦可藉由一外部电流方式来执行电沉积。
如图1C所示，接着移除该光阻层30的残余部分；之后，藉由湿式化学蚀刻方式或藉由干式蚀刻方法来移除没有被铜接触32覆盖的铝核层22。同样地，藉由湿式化学蚀刻方式或干式蚀刻方式来移除没有被铜接触(例如铜接触32)覆盖的阻挡层20。
图1A至图1C所说明的方法可以比较薄的阻挡层20实施，其可促进制程完成；举例而言，薄阻挡层的黏合性比厚阻挡层更佳。
图2A至图2C说明了直接在一阻挡层上形成铜金属化层的制造步骤。如图2A所示，一集成电路装置10a含有一金属化层12a，该金属化层12a含有由铝制成的一互连14a；在一金属化层12a涂布一绝缘层16a，该绝缘层16a含有与绝缘层16相同的材料。之后，藉由光刻方法的辅助而将该绝缘层16a图形化，且于该互连14a上方形成一接触孔18a。
接着涂布一阻挡层20a，所述的阻挡层包含例如钛Ti与氮化钛Ti的双重层；选择阻挡层20a的厚度以使得张应力(tensile stress)不会超高，且另一方面，在无外部电流方式的电镀方法中，所选择的厚度可使该阻挡层20a在经部分分解后仍是足够厚的膜层。
如图2B所示，接着在该阻挡层20a上涂布一光阻层30a，举例而言，该光阻层30a的厚度同样为30微米；接着再以一光刻方法暴露并成长该光阻层30a，同样可利用没有被铜污染、或是不会被铜污染的设备而进行。
然后，藉由例如无外部电流的电沉积方式而在接触孔18a的区域中形成由铜Cu所制成的铜接触32a；在电沉积期间，该阻挡层20a的上方部分层将产生分解，见虚线50所示。
如图2C所示，接着移除该光阻层30a的残余部分，例如可藉由湿式化学清除步骤。接着在湿式化学蚀刻制程中，移除在没有被铜接触32a覆盖的区域中的阻挡层20a。
在另一替代方式中，亦可在图2A至图2C所说明的方法中仅使用外部电流的方式或是一组合方式。
图3说明了一种包含一集成处理器电路102与两集成内存电路104、106的装置100，该装置100是配置在一印刷电路板110上，连接线112与114自该处理器电路102通至该印刷电路板110。
该等集成电路装置102至106已藉由图1A至图1C所说明的方法或藉由图2A至图2C所说明的方法而制成；在制成该等集成电路装置102至106后，即利用所谓的芯片快速装设技术(倒装芯片技术)而将两集成内存电路104与106焊接至该处理器电路102上，请见焊接点120至126；亦可使用黏接接合(adhesive bonding)技术；该等内存电路104与106的有源侧则与该处理器电路102的有源侧相对。
只有在使用本发明方法来制造集成电路102至106时，才可以大量制造如图3所示的装置；在其它方法的情形中，将无法避免设备污染的问题。
上述的制程设备具有下列优势：
-铝制程方法是后端制程(BEOL)中的标准制程，
-可使用现存设备执行本发明方法，而无需额外的限制，
-不须牺牲曝光(exposure)设备，
-低成本，
-可洁净分隔前端制程与后端制程，
-无污染风险，以及
-弹性与形成模块程度较高。
组件代表符号说明
10，10a
12，12a
14，14a
16，16a
18，18a
20，20a
22
30，30a
32，32a
50
100
102
104
106
110
112
120
Al
Cu

Claims (43)

1.一种用以涂布金属(32，32a)的方法，该方法包括：
形成一接触孔(18，18a)至一集成电路装置(10，10a)的一绝缘层(16，16a)中的一互连(14，14a)，
在形成该接触孔(18，18a)后，涂布一阻挡层(20，20a)，
经由一电镀方法的辅助而涂布一金属(32，32a)或一金属合金，
除了该阻挡层(20)外，在涂布光阻层(30)前，先涂布一边界电极层(22)，该边界电极层(22)不含有原子在硅中具有一扩散系数的一金属层，或不含有高于5％的原子在硅中具有该扩散系数的一金属合金层，且该边界电极层(30)包含一种具有与该阻挡层(20)不同的材料组成的材料，其中在400℃时，该扩散系数高于10-12cm2/s。
2.如权利要求1所述的方法，其特征在于下列步骤：
在涂布该阻挡层(20，20a)后，涂布一光阻层(30，30a)，
根据一图样而辐照该光阻层(30，30a)，
在辐照后，显影该光阻层(30，30a)，
在涂布该金属(32，32a)后，移除该光阻层(30，30a)的残余部分。
3.如权利要求2所述的方法，其中该金属的原子在硅中具有该扩散系数，
或其中在该金属合金中，有大于5％的原子在硅中具有该扩散系数。
4.如权利要求2所述的方法，其中在移除该光阻层后，即执行一蚀刻操作，而根据已形成的金属结构蚀刻该阻挡层(20，20a)。
5.如权利要求4所述的方法，其中，以一湿式化学蚀刻处理来蚀刻该阻挡层(20，20a)。
6.如权利要求5所述的方法，其中，以一湿式化学蚀刻处理来蚀刻该阻挡层(20，20a)，且不执行进一步的光刻方法。
7.如权利要求1所述的方法，其中该金属的原子在硅中具有该扩散系数，
或其中在该金属合金中，有大于5％的原子在硅中具有该扩散系数。
8.如权利要求1至7中任一所述的方法，其中该电镀方法是利用一外部电流或电压源而执行。
9.如权利要求1至7中任一所述的方法，其中该电镀方法是利用一种无外部电流的方式而执行。
10.如权利要求9所述的方法，其中该边界电极层的材料具有的电化学电位比该金属或该金属合金低。
11.一种用以涂布金属(32，32a)的方法，包括：
形成一接触孔(18，18a)至一集成电路装置(10，10a)的一绝缘层(16，16a)中的一互连(14，14a)，
在形成该接触孔(18，18a)后，涂布一阻挡层(20，20a)，以及
除该阻挡层(20)外，使用所涂布的一边界电极层(22)作为在无外部电流方式的电镀方法中用以涂布金属或金属合金的边界电极。
12.如权利要求11所述的方法，其中该金属的原子在硅中具有一扩散系数，在400℃时，该扩散系数高于10-12cm2/s。
13.如权利要求11所述的方法，其中在该金属合金中，有大于5％的原子在硅中具有一扩散系数，在400℃时，该扩散系数高于10-12cm2/s。
14.如权利要求12所述的方法，其中该边界电极层包含一金属，且该金属的原子在硅中具有该扩散系数，或是该边界电极层包含一金属合金，而在该金属合金中有大于5％的原子在硅中具有该扩散系数。
15.如权利要求12所述的方法，其中该边界电极层(22)不含有原子在硅中具有该扩散系数的一金属层，或不含有高于5％的原子在硅中具有该扩散系数的一金属合金层。
16.如权利要求11所述的方法，其中该边界电极层包含一金属，且该金属的原子在硅中具有一扩散系数，或是该边界电极层包含一金属合金，而在该金属合金中有大于5％的原子在硅中具有该扩散系数，其中在400℃时，该扩散系数高于10-12cm2/s。
17.如权利要求11所述的方法，其中该边界电极层(22)不含有原子在硅中具有一扩散系数的一金属层，或不含有高于5％的原子在硅中具有该扩散系数的一金属合金层，其中在400℃时，该扩散系数高于10-12cm2/s。
18.如权利要求11所述的方法，其中该边界电极的材料具有的电化学电位比该金属或该金属合金低。
19.如权利要求1至7及11中任一所述的方法，其中该电镀方法所使用的一溶液含有由在硅中具有一扩散系数的原子所形成的离子，其中在400℃时，该扩散系数高于10-12cm2/s。
20.如权利要求17所述的方法，其中，在硅中具有该扩散系数的原子所形成的离子是铜离子。
21.如权利要求1至7及11中任一所述的方法，其中该电镀方法所使用的一溶液是以水、醇类、醚类或所述物质的混合物为基础而准备。
22.如权利要求1至7及11中任一所述的方法，其中该电镀方法所使用的一溶液含有由在硅中具有一扩散系数的原子所形成的离子，在400℃时，该扩散系数高于10-12cm2/s，且其中该溶液是以水、醇类、醚类或所述物质的混合物为基础而准备。
23.如权利要求22所述的方法，其中该溶液不含一种在缺少一边界电极电位差时会使该金属沉淀的物质。
24.如权利要求23所述的方法，其中该溶液不含催化剂。
25.如权利要求22所述的方法，其中该电解质溶液不含还原剂。
26.如权利要求25所述的方法，其中该电解质溶液不含甲醛。
27.如权利要求22所述的方法，其中该溶液不含一种在缺少一边界电极电位差时会使该金属沉淀的物质，且该电解质溶液不含还原剂。
28.如权利要求1至7及11中任一所述的方法，其中该边界电极层在该电镀方法期间会完全分解。
29.如权利要求28所述的方法，其中该阻挡层(20，20a)在该电镀方法期间会在一部分层中分解。
30.如权利要求1至7及11中任一所述的方法，其中该阻挡层(20，20a)在该电镀方法期间会在一部分层中分解。
31.如权利要求1至7及11中任一所述的方法，其中该边界电极层在该电镀方法期间会分解为一部分层。
32.如权利要求1至7及11中任一所述的方法，其中该边界电极层在该电镀方法期间会分解为一部分层，且该阻挡层(20，20a)在该电镀方法期间会在一部分层中分解。
33.如权利要求1至7及11中任一所述的方法，其中该互连(14，14a)包含铝与铝合金其中一个。
34.如权利要求中1至7及11中任一所述的方法，其中该阻挡层(20，20a)含有熔点高于1600℃的金属。
35.如权利要求34所述的方法，其中该阻挡层(20，20a)含有钨、镍、钽、钛、氮化钽或氮化钛其中一种或多种。
36.如权利要求35所述的方法，其中该边界电极层(22)包含铝与铝合金其中一种。
37.如权利要求中1至7及11中任一所述的方法，其中该边界电极层(22)包含铝与铝合金其中一种。
38.如权利要求1至7及11中任一所述的方法，其中该金属是铜、金、银、或铂。
39.如权利要求1至7及11中任一所述的方法，其中该金属合金含有高于40％重量含量的至少其一所述金属。
40.如权利要求1至7及11中任一项所述的方法，其中该接触孔(18)的直径大于1μm。
41.如权利要求40所述的方法，其中电镀层的厚度大于100nm。
42.如权利要求1至7及11中任一所述的方法，其中电镀层的厚度大于100nm。
43.一种集成电路装置(10，10a)，其由权利要求1至7及11至18中任一所述的涂布金属的方法所制造，该集成电路装置(10，10a)具有一接触孔(18，18a)，该接触孔(18，18a)内填有一金属或一金属合金，其中该金属或该金属合金完全或在一部分层内的晶格均质性与一在无外部电流电镀沉积方法期间所产生者相同。
CN200380103962A 2002-11-23 2003-11-20 电涂布金属,特别是铜的方法、该方法的使用及集成电路 Expired - Fee Related CN100585830C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10254815.3 2002-11-23
DE2002154815 DE10254815A1 (de) 2002-11-23 2002-11-23 Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
CN1714438A CN1714438A (zh) 2005-12-28
CN100585830C true CN100585830C (zh) 2010-01-27

Family

ID=32308688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380103962A Expired - Fee Related CN100585830C (zh) 2002-11-23 2003-11-20 电涂布金属,特别是铜的方法、该方法的使用及集成电路

Country Status (6)

Country Link
EP (3) EP2028686B1 (zh)
JP (1) JP4246706B2 (zh)
CN (1) CN100585830C (zh)
DE (1) DE10254815A1 (zh)
TW (1) TWI272695B (zh)
WO (1) WO2004049431A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
JP6411279B2 (ja) 2015-05-11 2018-10-24 東京エレクトロン株式会社 めっき処理方法および記憶媒体
US20220082621A1 (en) * 2020-09-12 2022-03-17 Taiwan Semiconductor Manufacturing Company Ltd. Device and method for measuring characteristics of a wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
JP3152796B2 (ja) 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
JP3644205B2 (ja) 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6376374B1 (en) * 1998-05-12 2002-04-23 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacturing of one or more protected metallization structures on a workpiece
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6153521A (en) * 1998-06-04 2000-11-28 Advanced Micro Devices, Inc. Metallized interconnection structure and method of making the same
KR100407678B1 (ko) * 2000-06-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 구리 금속배선 형성 방법
WO2002047139A2 (en) * 2000-12-04 2002-06-13 Ebara Corporation Methode of forming a copper film on a substrate

Also Published As

Publication number Publication date
WO2004049431A1 (de) 2004-06-10
EP1563534A1 (de) 2005-08-17
JP4246706B2 (ja) 2009-04-02
TW200419715A (en) 2004-10-01
DE10254815A1 (de) 2004-06-09
EP2028686B1 (de) 2012-08-08
TWI272695B (en) 2007-02-01
JP2006507675A (ja) 2006-03-02
CN1714438A (zh) 2005-12-28
EP2128899A1 (de) 2009-12-02
EP2028686A1 (de) 2009-02-25

Similar Documents

Publication Publication Date Title
CN102318041B (zh) 用于电沉积铜的工艺，在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
US7456501B1 (en) Semiconductor structure having recess with conductive metal
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
JP3724110B2 (ja) 半導体装置の製造方法
US7674706B2 (en) System for modifying small structures using localized charge transfer mechanism to remove or deposit material
TW574438B (en) Method of plating for filling via holes
US8574418B2 (en) Electroplating method for coating a substrate surface with a metal
US7476974B2 (en) Method to fabricate interconnect structures
US20110115096A1 (en) Electrodepositing a metal in integrated circuit applications
US6793795B1 (en) Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
US9941158B2 (en) Integrated circuit and process for fabricating thereof
KR20060018838A (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
CN100585830C (zh) 电涂布金属,特别是铜的方法、该方法的使用及集成电路
Landau Copper metallization of semiconductor interconnects-issues and prospects
US20070246133A1 (en) Method for Electroplating and Contact Projection Arrangement
KR100283108B1 (ko) 반도체소자의 구리배선 형성방법
US6955984B2 (en) Surface treatment of metal interconnect lines
KR20050115143A (ko) 반도체 소자의 인덕터 제조방법
TWI647342B (zh) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
KR100820780B1 (ko) 반도체소자의 구리 배선 제조 방법
JP2001168063A (ja) 半導体装置の製造方法、電解めっき方法および電解めっき装置
EIECTROCHEMICA et al. Vereecken et al.
Kim Seedless copper electrochemical deposition on diffusion barrier materials for ULSI interconnect
KR20050067831A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127

Termination date: 20181120

CF01 Termination of patent right due to non-payment of annual fee