CN100583642C - 包括分频器的装置 - Google Patents

包括分频器的装置 Download PDF

Info

Publication number
CN100583642C
CN100583642C CN200580007778A CN200580007778A CN100583642C CN 100583642 C CN100583642 C CN 100583642C CN 200580007778 A CN200580007778 A CN 200580007778A CN 200580007778 A CN200580007778 A CN 200580007778A CN 100583642 C CN100583642 C CN 100583642C
Authority
CN
China
Prior art keywords
input
signal
output
frequency
gate circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580007778A
Other languages
English (en)
Other versions
CN1930781A (zh
Inventor
约翰内斯·P.·A.·弗兰巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1930781A publication Critical patent/CN1930781A/zh
Application granted granted Critical
Publication of CN100583642C publication Critical patent/CN100583642C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

包括部分(21到27)的分频器(2)具有基本的第一类型部分(21、23、24)，其用于根据调节信号(p，，)且根据来自于后面部分的控制信号(c，，)、通过可调数值对频率信号(f，，)分频，并且具有包括附加电路55、56、64、66、67的第二类型高级部分(22)。该附加电路55、56、64、66、67允许对有限数量的前面部分进行任何调制，而不影响后面部分。结果，例如可以使用具有有效和无效模式的可编程部分(26、27)扩大分频器(2)，而不需要适应任何调制。另外，电路55、56、64、66、67接收调制信号(m0、m1)和附加控制信号(c3)。这种分频器(2)是低成本、可靠、稳定且易于实现的。

Description

包括分频器的装置
本发明涉及包括分频器的装置，还涉及分频器、用于分频器中的第二类型部分以及用于分频的方法。
这种装置的实例是音频接收器和/或发射器、视频接收器和/或发射器、无线电接收机和/或无线电发射机、移动终端、测量设备以及如锁相环和合成器等调谐装置。
从US 2003/0030471A1获知了现有技术的装置，其公开了包括分频部分的装置。每个部分通过可调数值对初始频率分频，例如数值“2”或者是数值“3”。通过调整每个部分的这个数值，换言之，就是通过命令每个部分例如是用数值“2”还是用数值“3”进行分频，分数分频器平均来说通过分数因子Nf对初始频率分频。通过用于命令所述部分的调节信号，作为所有部分的所有可调整数值的总和的整数Nk可以在一个倍频程(octave)的范围内改变。如果将该整数Nk改变为大于一个倍频程，那么需要扩大部分的数量。
为了允许用分数因子Nf分频，必须在每个总分频循环(用循环逻辑的端点(end-of-cyle logic)表示)改变调节的瞬间因子Nk，以便平均来说获得期望的分数因子。向其添加调制器，例如德耳塔西格马(delta sigma)调制器。然后，每个部分接收被调制的调节信号以实现期望的平均输出频率。
由于需要对每个部分进行调制以允许使用分数因子Nf分频，所以已知的装置是特别不利的。如果需要扩大部分的数量，那么调制也必须扩大。
本发明的一个目的特别是提供一种装置，其中可以与分频器部分的数量无关地进行调制。
本发明的另外的目的特别是提供一种分频器、用于该分频器的第二类型部分以及用于分频的方法，其中可以与分频器的部分/步骤的数量无关地进行调制。
根据本发明的装置包括分频器，该分频器包括：
-至少一个第一类型部分，其用于根据第一调节信号和来自于后面部分的第一控制信号、通过第一可调数值对第一输入频率进行分频；以及
-至少一个第二类型部分，其用于根据第二调节信号和来自于更后面部分的第二控制信号、通过第二可调数值对第二输入频率进行分频，该第二类型的部分包括用于根据调制信号和来自于更后面部分的第三控制信号至少控制一个部分的电路。
第一类型部分是基本部分，其根据第一调节信号和来自于后面部分的第一控制信号、通过第一可调整数值对第一输入频率进行分频。与前面部分相比，这种后面部分是接收较低输入频率并对其分频的部分。控制信号表示循环的结束(end-of-cycle)。第二类型部分是高级部分，其不仅根据第二调节信号和来自于更后面部分的第二控制信号、通过第二可调数值对第二输入频率进行分频，并且还通过电路、根据调制信号和来自于更后面部分的第三控制信号对至少一个部分进行控制。通过向该电路提供调制信号以及来自于更后面部分的第三控制信号，仅需要对第二类型的部分和/或仅仅对前面的第一类型部分(读：前面接近的)进行调制，进而允许平均来说通过分数因子进行分频。不再需要对所有的后面部分进行任何调制。结果，现在可以通过增加后面部分来扩大部分的数量，而不需要扩大调制。
应该注意：US 2003/0108143A1公开了具有德耳塔西格马调制器的分频器。然而，首先，这种分频器中的部分不从后面部分接收控制信号，这使该分频器完全不同于根据本发明的分频器；其次，没有用于至少控制一个与调制信号和来自于更后面部分的第三控制信号有关部分的电路。在不同时扩大德耳塔西格马调制器(其包括位于德耳塔西格马调制器和分频器之间的电路)的情况下，也不能扩大US2003/0108143A1中公开的分频器。
根据本发明的系统的实施例被限定为还包括：
-至少一个第三类型部分，其用于在有效模式下，根据第三调节信号、通过第三可调数值对第三输入频率进行分频；并产生去到前面部分的第四控制信号；以及在无效模式下，不参与分频。
第三类型部分是所谓的可编程部分，其具有有效和无效模式。在有效模式中，使用该部分扩大分频器；而在无效模式下，该部分不参与分频。由于处理任何调制的第二类型部分，因此可以有利地引入第三类型部分。
根据本发明的系统的实施例由第一部分、第三部分和第四部分限定，每个部分都包括第一类型部分，第二部分包括第二类型部分，分频器包括：
-另外的电路，其用于将两个初始调节信号和两个初始调制信号转换为去到第一部分的第一调节信号和去到第二部分的第二调节信号以及第一和第二调制信号。
第三部分产生第二控制信号，且第三部分产生第三控制信号。第二部分响应于第三控制信号、第一和第二调制信号控制其自身和第一部分。该另外的电路处理溢出问题。
根据本发明的系统的实施例由第二类型部分限定，其包括第一锁存器、第一门电路、第二锁存器、反相器、第三锁存器、第二门电路、第四锁存器、第三门电路、第一多路复用器、第二多路复用器、第五锁存器、第四门电路和第六锁存器，电路包括第五和第六锁存器、第一和第二多路复用器以及第四门电路。
本实施例包括低成本、可靠的、稳定并且可以容易实现的分频器。
根据本发明的系统的实施例由第一类型部分限定，其包括第一锁存器、第一门电路、第二锁存器、反相器、第三锁存器、第二门电路、第四锁存器和第三门电路。
本实施例包括低成本、可靠的、稳定并且可以容易实现的分频器。
根据本发明的系统的实施例由第三类型部分限定，其包括第一锁存器、第一门电路、第二锁存器、反相器、第三锁存器、第二门电路、第四锁存器和第三、第四门电路以及第五门电路。
本实施例包括低成本、可靠的、稳定并且可以容易实现的分频器。
根据本发明的系统的实施例被限定为还包括调谐单元，该调谐单元包括分频器。这种调谐单元包括锁相环，其例如还包括检相器和受控的振荡器，或者这种调谐单元包括合成器。
根据本发明的分频器的实施例和根据本发明的第二类型部分的实施例以及根据本发明的方法的实施例与根据本发明的装置的实施例相一致。
本发明是特别基于以下的认识，即为了允许用非整数进行分频，仅仅调制分频器的一些部分就足够了，并且本发明是特别基于一个基本思想，即第二类型部分通过用于引入任何调制的控制信号可以处理控制自身和/或控制前面的(读：前面接近的)第一类型部分。
本发明特别解决了提供其中可以与分频器的部分的数量无关地完成调制的装置这一问题，并且本发明的特别有利之处在于很容易使这种分频器成本低、可靠、稳定，并且使其容易实现。
通过参照下面所述的实施例，本发明的这些和其它方面将变得显而易见。
在附图中：
图1以方框图的形式示出根据本发明的装置，其包括根据本发明的分频器；
图2以方框图的形式示出根据本发明的分频器的第一类型部分；
图3以方框图的形式示出根据本发明的分频器的根据本发明的第二类型部分；以及
图4以方框图的形式示出根据本发明的分频器的第三类型部分。
根据本发明的装置1如图1所示，其包括调谐单元2、11、12、13。以锁相环形式的该调谐单元包括根据本发明的分频器2。压控振荡器13产生输出频率信号f0，其以第一输入频率信号f0的形式提供给分频器2的输入端。压控振荡器13经由滤波器12从检相器11接收控制电压。该检相器11接收参考频率信号fref和来自分频器2的输出频率信号。或者，调谐单元例如可以包括合成器等。
在该实例中，分频器2包括第一部分21、第二部分22、第三部分23、第四部分24......第六部分26以及第七部分27。第一部分21是第一类型部分，其用于通过与第一调节信号p* 0和来自后面部分22的第一控制信号c1有关的第一可调数值对第一输入频率信号f0分频。第一部分21产生控制信号c0，由于第一部分21是第一部分，所以不使用信号c0。第二部分22是第二类型部分，其用于通过与第二调节信号p* 1和来自更后面部分23的第二控制信号c2有关的第二可调数值对第二输入频率f1分频，其中该第二类型部分包括将借助于图3讨论的电路55、56、64、66、67，其用于根据调制信号m0、m1和来自于再更后面部分24的第三控制信号c3控制至少一个部分21、22。
第三部分23又是第一类型部分，其用于根据调节信号p2和来自后面部分24的控制信号c3、通过可调数值对频率信号f2分频。第四部分24也是第一类型部分，其用于根据调节信号p3和来自后面部分的控制信号c4、通过可调数值对频率信号f3分频。
第六部分26是第三类型部分，其用于在有效模式下，根据调节信号pn-2、通过可调数值对频率信号fn-2分频；用于产生去到前面部分的控制信号cn-2；以及用于在无效模式下，不参与分频。第七部分27是第三类型部分，其用于在有效模式下，根据第三调节信号pn-1、通过第三可调数值对第三输入频率信号fn-1分频；用于产生去到前面部分26的第四控制信号cn-1；以及用于在无效模式下，不参与分频。第七部分27接收用于将第七部分27切换为有效/无效模式的使能/禁止信号en。由于第七部分是最后部分，因此该使能/禁止信号en等于pn。由于第七部分是最后部分，因此第七部分27还接收等于数值“1”的控制信号cn。第七部分27产生去到第六部分26的使能/禁止信号en-1，该使能/禁止信号en-1用于将第六部分26切换为有效/无效模式等。
分频器2还包括另外的电路29，其用于将两个初始调节信号p0、p1和两个初始调制信号ΣΔ0、ΣΔ1转换为去到第一部分21的第一调节信号p* 0和去到第二部分22的第二调节信号p* 1以及第一和第二调制信号m0、m1。
如以方框图形式的图2所示，根据本发明的分频器2的第一类型部分21包括：
-由第一输入频率信号f0提供时钟的第一锁存器31，其包括与第一与门41的输出端连接的输入端；
-由第一输入频率信号f0的反相信号提供时钟的第二锁存器32，其包括与第一锁存器31的输出端连接的输入端以及包括与反相器44的输入端连接的输出端，该反相器44用于在反相器44的输出端产生输出频率信号f1，反相器44的该输出端与第一与门41的第一输入端相连；
-由第一输入频率信号f0的反相信号提供时钟的第三锁存器33，其包括与第二与门42的输出端连接的输入端以及包括与第一与门41的第二输入端连接的反相输出端；以及
-由第一输入频率信号f0提供时钟的第四锁存器34，其包括与第三与门43的输出端连接的输入端以及包括用于产生控制信号c0的输出端，该输出端与第二与门42的第一输入端相连，该第二与门42包括用于接收第一调节信号p* 0的第二输入端，而该第三与门43包括与第二锁存器32的输出端连接的第一输入端以及包括用于接收第一控制信号c1的第二输入端。
如以方框图形式的图3所示，根据本发明的分频器2的根据本发明的第二类型部分22包括：
-由第二输入频率信号f1提供时钟的第一锁存器51，其包括与第一与门61的输出端连接的输入端；
-由第二输入频率信号f1的反相信号提供时钟的第二锁存器52，其包括与第一锁存器51的输出端连接的输入端以及包括与反相器65的输入端连接的输出端，该反相器65用于在反相器65的输出端产生输出频率信号f2，反相器65的该输出端与第一与门61的第一输入端相连；
-由第二输入频率信号f1的反相信号提供时钟的第三锁存器53，其包括与第二与门62的输出端连接的输入端以及包括与第一与门61的第二输入端连接的反相输出端；
-由第二输入频率信号f1提供时钟的第四锁存器54，其包括与第三与门63的输出端连接的输入端以及包括与第一多路复用器66的第一输入端和第二多路复用器67的第一输入端连接的输出端，其中，该第一多路复用器66包括与第二与门62的第一输入端连接的输出端，并且该第三与门63包括与第二锁存器52的输出端连接的第一输入端；
-由第二输入频率信号f1提供时钟的第五锁存器55，其包括与第四与门64的输出端连接的输入端以及包括与第一多路复用器66的第二输入端和第二多路复用器67的第二输入端连接的输出端，其中，该第四与门64包括与第二锁存器52的输出端连接的第一输入端；
-由输出频率信号f2提供时钟的第六锁存器56，其包括与第四与门64的第二输入端连接的输出端；
由此，第二与门62包括用于接收第二调节信号p* 1的第二输入端，第三与门63包括用于接收第二控制信号c2的第二输入端，第六锁存器56包括用于接收第三控制信号c3的输入端，第一多路复用器66包括用于接收第一调制信号m1的控制输入端，第二多路复用器67包括用于接收第二调制信号m0的控制输入端并且包括用于产生去到前面部分21的控制信号c1的输出端，电路55、56、64、66、67包括第五和第六锁存器55、56，第一和第二多路复用器66、67以及第四与门64。
如以方框图形式的图4所示，根据本发明的分频器2的第三类型部分27包括：
-由第三输入频率信号fn-1提供时钟的第一锁存器71，其包括与第一与门81的输出端连接的输入端；
-由第三输入频率信号fn-1的反相信号提供时钟的第二锁存器72，其包括与第一锁存器71的输出端连接的输入端以及包括与反相器86的输入端连接的输出端，该反相器86用于在反相器86的输出端产生输出频率信号fn，其中反相器86的该输出端与第一与门81的第一输入端相连；
-由第三输入频率信号fn-1的反相信号提供时钟的第三锁存器73，其包括与第二与门82的输出端连接的输入端以及包括与第一与门81的第二输入端连接的反相输出端；
-由第三输入频率信号fn-1提供时钟的第四锁存器74，其包括与第三与门83的输出端连接的输入端以及包括与第二与门82的第一输入端和第四或门84的反相第一输入端连接的输出端，其中，该第三与门83包括与第二锁存器72的输出端连接的第一输入端；以及
-第五或门85，其包括与第二与门82的第二输入端连接的第一输入端，其用于接收第三调节信号pn-1；包括与第四或门84的第二输入端连接的第二输入端，其用于接收使能/禁止输入信号en；并且包括用于产生使能/禁止输出信号en-1的输出端；
由此，第三与门83包括用于接收控制信号cn的第二输入端，第四或门84包括用于产生第四控制信号cn-1的输出端。
附图所示的分频器2的操作如下。在现有技术的条件下，部分21到24中的每个部分是第一类型部分，如图2所示，而部分26、27中的每个部分是第三类型部分，如图4所示。这样，在这种情况下，部分22不接收控制信号c3，并且忽略另外的电路29。于是，部分21到24中的每个部分通过例如或者是数值“2”或者是数值“3”的可调数值对输入频率信号f0分频。通过调节每个部分的这个数值，换言之，就是通过其调节信号pn指示每个部分例如是用数值“2”分频还是用数值“3”分频，分数分频器2平均起来通过分数因子Nf对输入频率信号f0分频。结果，最终频率信号fn具有减小的频率并且具有用于增加数值n的增加的时间周期。控制信号cn是循环的结束的信号。该循环的结束的信号具有位于每对部分之间的同一最低频率，换言之，在通过调节信号pn调节时，其输出频率与频率信号fn相同，并且对于减小的数值n，其具有减少的占空比。通过用于指示所述部分的调节信号pn，所有部分的所有可调数值的总和是整数Nk，其可以在一个倍频程范围内改变。如果要将整数Nk改变为大于一个倍频程，那么需要扩大部分的数量。例如，如果要实现值为31.6的分数因子，那么整数Nk需要得到数值30、31、32和33以便平均值变为31.6。在该情况下，由于倍频程的边界位于数值31和32(32＝25)之间，因此在每次整数Nk需要得到数值32或33时，需要将部分的数量扩大一个部分。
另外，已经增加了可编程部分26、27。这些部分26、27中的每个部分都具有有效和无效模式。在有效模式下，使用该部分扩大分频器2，而在无效模式下，该部分不参与分频。通过使能/禁止信号en确定部分26、27是处于有效模式还是处于无效模式。因为部分26、27有时处于无效模式下，所以这些部分26、27的输出频率信号fn不再用作用于检相器11的输出频率信号。因此，例如将控制信号c3用作输出频率信号。如前所述，该循环的结束的信号也是处于如通过调节信号pn调节的输出频率。
为了允许用分数因子Nf分频，必须在每个总分频循环(用循环结束的逻辑(end-of-cyle logic)表示)改变调节的瞬间因子Nk，以便平均来说获得期望的分数因子。向其添加调制器，例如德耳塔西格马(delta sigma)调制器。然后，每个部分接收被调制的调节信号。在现有技术条件下，这意味着如果分频器可以通过可编程部分扩大，那么调制器也必须是可扩大的。这是不利的。
根据本发明，如图2所示，使用根据本发明的第二类型的第二部分22替代现有技术的第一类型的第二部分22。使根据本发明的第二类型部分与第一类型部分不同的电路55、56、64、66和67具有如下功能。当使用数值“2”和“3”分频时，实际上一个部分计数，一直到数值“2”或“3”。一旦达到该数值，则下一部分开始计数，一直到数值“2”或“3”。德耳塔西格马调制器实际上表示附加的计数数值“-1”、“0”、“1”或“2”。在实践中，例如，首先，减去数值“1”，其次，然后进行数值“0”、“1”、“2”或“3”的附加计数。利用第一部分21进行使用数值“1”的附加计数，利用第二部分22进行使用数值“2”的附加计数，利用第一部分21和第二部分22两者进行使用数值“3”的附加计数。
因此，西格马德耳塔调制器仅影响第一和第二部分21、22。电路55、56、64、66、67直接使第二部分22并通过控制信号c1间接使第一部分21各自再次进行或者不进行附加计数(或吞咽(swallow))。另外的电路29由此防止溢出问题：
p* 1＝p1+ΣΔ1，p* 0＝p0+ΣΔ0，m1＝p1·ΣΔ1以及m0＝p0·ΣΔ0。这在下表中示出，由此1x和2x表示吞咽操作的数量，x表示不用考虑：
  p<sub>1</sub>   P<sub>0</sub>  ΣΔ<sub>1</sub>   ΣΔ<sub>0</sub>   22   21   p<sup>*</sup><sub>1</sub>   p<sup>*</sup><sub>0</sub>   m<sub>1</sub>   m<sub>0</sub>
  0   0  0   0   0   0   0   0   x   x
0 0 0 1 0 1x 0 1 x 0
  0   0  1   0   1x   0   1   0   0   x
  0   0  1   1   1x   1x   1   1   0   0
  0   1  0   0   0   1x   0   1   x   0
  0   1  0   1   0   2x   0   1   x   1
  0   1  1   0   1x   1x   1   1   0   0
  0   1  1   1   1x   2x   1   1   0   1
  1   0  0   0   1x   0   1   0   0   x
  1   0  0   1   1x   1x   1   1   0   0
  1   0  1   0   2x   0   1   0   1   x
  1   0  1   1   2x   1x   1   1   1   0
  1   1  0   0   1x   1x   1   1   0   0
  1   1  0   1   1x   2x   1   1   0   1
  1   1  1   0   2x   1x   1   1   1   0
  1   1  1   1   2x   2x   1   1   1   1
当然，德耳塔西格马调制器可以不产生两位值，而是产生三位值，在该情况下，超过两个部分需要被操作并且超过一个部分需要成为第二类型等。此外，可以使用除德耳塔西格马调制器外的其它调制器，并且可以使用其它锁存器、其它门电路和其它电路、以及其它另外的电路，而没有偏离该本发明的范围。
应当注意的是，上述实施例是用于说明而不是限制本发明，并且在不脱离所附权利要求的范围的情况下，本领域技术人员将能够设计很多可替换的实施例。在权利要求中，放置在括号中的任何附图标记不应该视为对权利要求的限制。使用动词“包括”和它的动词变化并不排除存在权利要求中所述的那些元件或者步骤之外的其它元件或者步骤。元件前的冠词“一个”不排除多个这样的元件的存在。可以利用包括几个不同元件的硬件，并利用适当编程的计算机实现本发明。在列举几个装置的装置权利要求中，几个这些装置可以由同一类硬件来实现。在相互不同的从属权利要求中引述特定措施这一简单事实不表示不可以使用这些方法的组合来获得益处。

Claims (9)

1、一种分频装置(1)，包括分频器(2)，
其中该分频器(2)包括：
-至少一个第一类型部分(21)，其用于根据第一调节信号(p* 0)且根据来自于后面部分(22)的第一控制信号(c1)、通过第一可调数值对具有第一输入频率(f0)的第一输入频率信号进行分频；以及
-至少一个第二类型部分(22)，其用于根据第二调节信号(p* 1)且根据来自于更后面部分(23)的第二控制信号(c2)、通过第二可调数值对具有第二输入频率(f1)的第二输入频率信号进行分频，其中该第二类型部分(22)包括用于根据调制信号(m0、m1)和来自于再更后面部分(24)的第三控制信号(c3)至少控制一个部分(21、22)的电路(55、65、64、66、67)，所述分频器(2)还包括：
-至少一个第三类型部分(27)，其用于在有效模式下，根据第三调节信号(pn-1)、通过第三可调数值对具有第三输入频率(fn-1)的第三输入频率信号进行分频；用于产生去到前面部分(26)的第四控制信号(cn-1)；以及用于在无效模式下，不参与分频。
2、根据权利要求1所述的分频装置(1)，其中所述更后面部分(23)和所述再更后面部分(24)中的每一个都包括第一类型部分，所述分频器(2)包括：
-另外的电路(29)，其用于将两个初始调节信号(p0、p1)和两个初始调制信号(∑Δ0、∑Δ1)转换为去到所述第一类型部分(21)的所述第一调节信号(p* 0)和去到所述第二类型部分(22)的所述第二调节信号(p* 1)以及第一和第二调制信号(m0、m1)。
3、根据权利要求1所述的分频装置，其中所述第二类型部分(22)包括：
-由所述第二输入频率信号定时的第一锁存器(51)，其包括与第一门电路(61)的输出端连接的输入端；
-由所述第二输入频率信号的反相信号定时的第二锁存器(52)、其包括与所述第一锁存器(51)的输出端连接的输入端以及包括与反相器(65)的输入端连接的输出端，其用于在所述反相器(65)的输出端产生具有输出频率(f2)的输出信号，所述反相器(65)的该输出端与所述第一门电路(61)的第一输入端相连；
-由所述第二输入频率信号的反相信号定时的第三锁存器(53)，其包括与第二门电路(62)的输出端连接的输入端以及包括与所述第一门电路(61)的第二输入端连接的反相输出端；
-由所述第二输入频率信号定时的第四锁存器(54)，其包括与第三门电路(63)的输出端连接的输入端以及包括与第一多路复用器(66)的第一输入端和第二多路复用器(67)的第一输入端连接的输出端，所述第一多路复用器(66)包括与所述第二门电路(62)的第一输入端连接的输出端，并且所述第三门电路(63)包括与所述第二锁存器(52)的输出端连接的第一输入端；
-由所述第二输入频率信号定时的第五锁存器(55)，其包括与第四门电路(64)的输出端连接的输入端以及包括与所述第一多路复用器(66)的第二输入端和所述第二多路复用器(67)的第二输入端连接的输出端，所述第四门电路(64)包括与所述第二锁存器(52)的输出端连接的第一输入端；以及
-由所述输出频率信号定时的第六锁存器(56)，其包括与所述第四门电路(64)的第二输入端连接的输出端；
由此，所述第二门电路(62)包括用于接收所述第二调节信号(p* 1)的第二输入端，所述第三门电路(63)包括用于接收所述第二控制信号(c2)的第二输入端，所述第六锁存器(56)包括用于接收所述第三控制信号(c3)的输入端，所述第一多路复用器(66)包括用于接收第一调制信号(m1)的控制输入端，所述第二多路复用器(67)包括用于接收第二调制信号(m0)的控制输入端并且包括用于产生去到前面部分(21)的控制信号(c1)的输出端，所述电路包括所述第五和第六锁存器(55、56)、所述第一和第二多路复用器(66、67)以及所述第四门电路(64)。
4、根据权利要求1所述的分频装置(1)，其中所述第一类型部分(21)包括：
-由所述第一输入频率信号定时的第一锁存器(31)，其包括与第一门电路(41)的输出端连接的输入端；
-由所述第一输入频率信号的反相信号定时的第二锁存器(32)，其包括与所述第一锁存器(31)的输出端连接的输入端以及包括与反相器(44)的输入端连接的输出端，其用于在所述反相器(44)的输出端产生具有第二输入频率(f1)的第二输入频率信号，所述反相器(44)的该输出端与所述第一门电路(41)的第一输入端相连；
-由所述第一输入频率信号的反相信号定时的第三锁存器(33)，其包括与第二门电路(42)的输出端连接的输入端以及包括与所述第一门电路(41)的第二输入端连接的反相输出端；以及
-由所述第一输入频率信号定时的第四锁存器(34)，其包括与第三门电路(43)的输出端连接的输入端以及包括用于产生控制信号(c0)的输出端，其中该输出端与所述第二门电路(42)的第一输入端相连，所述第二门电路(42)包括用于接收所述第一调节信号(p* 0)的第二输入端，并且该第三门电路(43)包括与所述第二锁存器(32)的输出端连接的第一输入端以及包括用于接收所述第一控制信号(c1)的第二输入端。
5、根据权利要求2所述的分频装置(1)，其中所述第三类型部分(27)包括：
-由所述第三输入频率信号定时的第一锁存器(71)，其包括与第一门电路(81)的输出端连接的输入端；
-由所述第三输入频率信号的反相信号定时的第二锁存器(72)，其包括与所述第一锁存器(71)的输出端连接的输入端以及包括与反相器(86)的输入端连接的输出端，其用于在所述反相器(86)的输出端产生输出频率(fn)，所述反相器(86)的该输出端与所述第一门电路(81)的第一输入端相连；
-由所述第三输入频率信号的反相信号定时的第三锁存器(73)，其包括与第二门电路(82)的输出端连接的输入端以及包括与所述第一门电路(81)的第二输入端连接的反相输出端；
-由所述第三输入频率信号定时的第四锁存器(74)，其包括与第三门电路(83)的输出端连接的输入端以及包括与所述第二门电路(82)的第一输入端和第四门电路(84)的反相第一输入端连接的输出端，该第三门电路(83)包括与所述第二锁存器(72)的所述输出端连接的第一输入端；以及
-第五门电路(85)，其包括与所述第二门电路(82)的第二输入端连接的第一输入端，其用于接收所述第三调节信号(Pn-1)；包括与所述第四门电路(84)的第二输入端连接的第二输入端，其用于接收使能/禁止输入信号(en)；以及包括用于产生使能/禁止输出信号(en)的输出端；
由此，所述第三门电路(83)包括用于接收控制信号(cn)的第二输入端，并且所述第四门电路(84)包括用于产生所述第四控制信号(cn-1)的输出端。
7、根据权利要求1所述的分频装置(1)，其中所述分配器(2)还用作调谐单元(2、11、12、13)。
8、一种分频器(2)，包括：
-至少一个第一类型部分(21)，其用于根据第一调节信号(p* 0)且根据来自于后面部分(22)的第一控制信号(c1)，通过第一可调数值对具有第一输入频率(f0)的第一输入频率信号进行分频；以及
-至少一个第二类型部分(22)，其用于根据第二调节信号(p* 1)且根据来自于更后面部分(23)的第二控制信号(c2)、通过第二可调数值对具有第二输入频率(f1)的第二输入频率信号进行分频，其中所述第二类型部分(22)包括用于根据调制信号(m0、m1)且根据来自于再更后面部分(24)的第三控制信号(c3)至少控制一个部分(21、22)的电路(55、56、64、66、67)；以及
-至少一个第三类型部分(27)，其用于在有效模式下，根据第三调节信号(pn-1)、通过第三可调数值对具有第三输入频率(fn-1)的第三输入频率信号进行分频；用于产生去到前面部分(26)的第四控制信号(cn-1)；以及用于在无效模式下，不参与分频。
9、一种用于分频器(2)的第二类型部分(22)，其中该分频器(2)包括：
-至少一个第一类型部分(21)，其用于根据第一调节信号(p* 0)且根据来自于后面部分(22)的第一控制信号(c1)、通过第一可调数值对具有第一输入频率(f0)的第一输入频率信号进行分频；以及
-至少一个第二类型部分(22)，其用于根据第二调节信号(p* 1)且根据来自于更后面部分(23)的第二控制信号(c2)、通过第二可调数值对具有第二输入频率(f1)的第二输入频率信号进行分频，其中所述第二类型部分(22)包括用于根据调制信号(m0、m1)且根据来自于再更后面部分(24)的第三控制信号(c3)至少控制一个部分(21、22)的电路(55、56、64、66、67)以及
-至少一个第三类型部分(27)，其用于在有效模式下，根据第三调节信号(pn-1)、通过第三可调数值对具有第三输入频率(fn-1)的第三输入频率信号进行分频；用于产生去到前面部分(26)的第四控制信号(cn-1)；以及用于在无效模式下，不参与分频。
10、一种分频的方法，其包括：
-至少一个第一类型步骤，其用于根据第一调节信号(p* 0)且根据来自于后面步骤的第一控制信号(c1)、通过第一可调数值对具有第一输入频率(f0)的第一输入频率信号进行分频；以及
-至少一个第二类型步骤，其用于根据第二调节信号(p* 1)且根据来自于更后面步骤的第二控制信号(c2)、通过第二可调数值对具有第二输入频率(f1)的第二输入频率信号进行分频，其中所述第二类型步骤包括子步骤，其用于根据调制信号(m0、m1)且根据来自于更后面步骤的第三控制信号(c3)至少控制一个步骤；以及
-至少一个第三类型步骤，其用于在有效模式下，根据第三调节信号(pn-1)、通过第三可调数值对具有第三输入频率(fn-1)的第三输入频率信号进行分频；用于产生去到前面部分(26)的第四控制信号(cn-1)；以及用于在无效模式下，不参与分频。
CN200580007778A 2004-03-12 2005-03-02 包括分频器的装置 Expired - Fee Related CN100583642C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04101016.6 2004-03-12
EP04101016 2004-03-12

Publications (2)

Publication Number Publication Date
CN1930781A CN1930781A (zh) 2007-03-14
CN100583642C true CN100583642C (zh) 2010-01-20

Family

ID=34960615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580007778A Expired - Fee Related CN100583642C (zh) 2004-03-12 2005-03-02 包括分频器的装置

Country Status (6)

Country Link
EP (1) EP1728327B1 (zh)
JP (1) JP2007529179A (zh)
CN (1) CN100583642C (zh)
AT (1) ATE400088T1 (zh)
DE (1) DE602005007868D1 (zh)
WO (1) WO2005091507A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6344979B2 (ja) * 2014-05-30 2018-06-20 三菱電機株式会社 可変分周回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2572302B2 (ja) * 1990-09-07 1997-01-16 日本無線株式会社 可変分周装置
US5195111A (en) * 1990-09-07 1993-03-16 Nihon Musen Kabushiki Kaisha Programmable frequency dividing apparatus
JPH0783257B2 (ja) * 1990-09-07 1995-09-06 日本無線株式会社 可変分周装置
JP2004516768A (ja) * 2000-12-22 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 低減された消費電力を伴う周波数分周器、該分周器に基づく装置、及び電力の効率的な周波数分周器のための方法
US7042257B2 (en) * 2001-08-29 2006-05-09 Koninklijke Philips Electronics N.V. Frequency divider with reduced jitter and transmitter based thereon
KR100398048B1 (ko) * 2001-12-11 2003-09-19 한국전자통신연구원 델타 시그마 나누기의 구조

Also Published As

Publication number Publication date
WO2005091507A1 (en) 2005-09-29
EP1728327B1 (en) 2008-07-02
ATE400088T1 (de) 2008-07-15
JP2007529179A (ja) 2007-10-18
CN1930781A (zh) 2007-03-14
EP1728327A1 (en) 2006-12-06
DE602005007868D1 (de) 2008-08-14

Similar Documents

Publication Publication Date Title
JP3098027B2 (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
US9503103B2 (en) Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US7019570B2 (en) Dual-gain loop circuitry for programmable logic device
US7541880B2 (en) Circuit and method for glitch correction
JP2009065704A (ja) 位相同期ループ周波数合成に於ける低雑音化の方法
WO2002060062A2 (en) Phase-locked loop with conditioned charge pump output
TWI668965B (zh) 時脈產生電路及時脈產生方法
JPH04507180A (ja) 音声／データ通信システム用分数分周合成器
US6605935B2 (en) Linear fast-locking digital phase detector
JP2007116661A (ja) 広い周波数範囲にわたり安定した利得を有する電圧制御発振器
CN101114832B (zh) 分数n锁相回路频率合成器
US11025257B2 (en) Devices and methods for generating a broadband frequency signal
US8760201B1 (en) Digitally programmed capacitance multiplication with one charge pump
US20110163784A1 (en) Fractional frequency divider
US7242229B1 (en) Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US7212054B1 (en) DLL with adjustable phase shift using processed control signal
CN100583642C (zh) 包括分频器的装置
US7292106B2 (en) Phase-locked loop with conditioned charge pump output
US6529084B1 (en) Interleaved feedforward VCO and PLL
US6985551B1 (en) Linear dead-band-free digital phase detection
JP4015793B2 (ja) 位相比較回路およびｐｌｌ回路
JP3196844B2 (ja) 位相調整回路
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
US6993106B1 (en) Fast acquisition phase locked loop using a current DAC
JPH07154246A (ja) 位相同期ループおよび動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20180302