CN100580970C - 存储单元及其制造方法 - Google Patents

存储单元及其制造方法 Download PDF

Info

Publication number
CN100580970C
CN100580970C CN200710186766A CN200710186766A CN100580970C CN 100580970 C CN100580970 C CN 100580970C CN 200710186766 A CN200710186766 A CN 200710186766A CN 200710186766 A CN200710186766 A CN 200710186766A CN 100580970 C CN100580970 C CN 100580970C
Authority
CN
China
Prior art keywords
memory cell
hydrogen
electrode
cell according
resistive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710186766A
Other languages
English (en)
Other versions
CN101237024A (zh
Inventor
格哈德·I·梅杰
阿莱詹德罗·G·施罗特
西格弗里德·F·卡格
埃里克·A·约瑟夫
林仲汉
约翰尼斯·G·贝德诺兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101237024A publication Critical patent/CN101237024A/zh
Application granted granted Critical
Publication of CN100580970C publication Critical patent/CN100580970C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/90—Bulk effect device making

Abstract

本发明涉及一种存储单元，包括：电阻性结构；至少两个耦接至所述电阻性结构的电极；以及至少一个蓄氢结构，其中向所述至少两个电极之一施加电信号使得所述电阻性结构的电阻通过改变该电阻性结构中的氢离子浓度而被改变。

Description

存储单元及其制造方法
技术领域
本发明涉及可编程电阻存储单元及其制造方法、以及包含这样的存储单元的非易失性存储器件。
背景技术
对于存储器件和很多其他应用而言，采用双稳态器件或电路。例如，为了在存储器内存储一位(bit)信息，可以采用能够在至少两个不同且持久的状态之间切换的双稳态器件。在向器件内写入逻辑“1”时，将其驱动至所述两个持久状态之一，在写入逻辑“0”，或者擦除逻辑“1”时，将器件驱动至所述两个不同状态中的另一个。所述状态中的每个一直持续到执行向该器件写入信息或者擦除该器件中的信息的下一步骤为止。
快闪可擦除可编程只读存储器(FEPROM，又称为快闪存储器)被用于半导体器件中且提供快速的块(block)擦除操作。典型地，快闪存储器每存储单元只采用一个晶体管，相对而言，已知的电可擦除可编程只读存储器(EEPROM)每存储单元采用两个晶体管。因而，快闪存储器在半导体器件上占用的空间更小，且制造成本低于EEPROM。然而，对进一步节约空间的半导体器件的部件以及用于制造这样的器件的节约成本的制造技术的开发仍在继续。
为此，人们开始研究将具有双稳态电阻的材料投入到半导体器件应用中。可以通过向材料施加适当的电信号而使所述材料的电阻状态可逆地改变。这些电信号应大于给定阈值VT且长于给定时间t。可以通过施加比VT小得多的、不会对导电状态造成损害的其他信号来读取或分析所述材料的电阻状态。
过渡金属氧化物是可以在一定条件下呈现出期望的双稳态电阻的一类材料。已经公开了基于过渡金属氧化物的非易失性双端子存储器件。这样的器件包括至少一个存储单元，其包括这样的布置，即至少两个电极与过渡金属氧化物层接触地设置。根据向所述电极之一施加的电脉冲相对于另一电极的极性，过渡金属氧化物的电阻在至少两个不同且持久的状态之间可逆地切换。US6815744给出了这种器件的例子。
为了进行在电阻状态之间的切换，过渡金属氧化物经历的调节过程(conditioning process)包括使过渡金属氧化物经历适当的电信号足够长的时间段，这通过向如上所述的与所述过渡金属氧化物层接触的电极施加电信号来实现。所述调节过程在过渡金属氧化物内产生了有限的导电区域，其可以在两个或更多电阻状态之间可逆地切换。
上述器件的缺点与调节过程相关。这是因为，不仅该调节过程耗费时间，而且需要在器件中逐单元执行该过程。此外，由所述调节过程产生的有限导电区域产生于所述电介质材料中的任意位置，即无法通过良好定义的过程参数控制导电路径的位置。这会导致观察到标称上相同的这样的器件的电特性的大的变化。总而言之，对于将基于过渡金属氧化物的存储单元用于生产类型阵列中而言，这些问题将带来严重的缺陷。
因此，希望提供一种缓解和/或避免与已知可编程电阻存储单元相关的缺陷的可编程电阻存储单元。
发明内容
根据本发明的第一方面的一实施例，提供一种存储单元，包括：电阻性结构；耦接至所述电阻性结构的至少两个电极；以及至少一个蓄氢结构，其中向所述至少两个电极之一施加电信号使得通过改变所述电阻性结构内的氢离子浓度而改变所述电阻性结构的电阻。
为了启动调节过程使得在所述电阻性结构内形成受限的导电区域，相对于所述两个电极中的另一个向所述至少两个电极中的一个施加诸如电脉冲的电信号。所述电信号的施加还引起了从所述蓄氢结构迁移且到所述电阻性结构中的氢的电离。与以前提出的器件相比，氢离子的迁移率有助于加速所述调节过程，且缩短与所述调节过程相关的电化学反应的持续时间。不仅降低了所述调节过程花费的时间，而且还降低了与之相关的一些非均匀性。因而，可以制造出与以前提出的存储单元相比具有更低的操作特性统计分布且可靠性提高的存储单元。
优选地，所述电极中的至少一个和/或所述电阻性结构至少部分嵌入在所述蓄氢结构内。通过这种方式，增大了氢从蓄氢结构迁移到电阻性结构的区域。因而，这一特征可有助于进一步加速所述调节过程。
期望地，与所述电极中的至少一个整体地提供所述蓄氢结构。该特征提供的优点在于，可以减少制造本发明的实施例的制造步骤的数量。由于所述蓄氢结构与所述电极中的至少一个整体地提供，而不是在通常形成于所述存储单元周围的电介质材料诸如二氧化硅内，所以当以存储单元的阵列实施时本根据本发明实施例的存储单元还具有节约体积的优点，因为相邻存储单元之间的空间未被蓄氢结构占据，因此允许更密地封装存储单元。
优选地，所述电极中的至少一个能渗透氢。这一特征有助于氢从蓄氢结构迁移到电阻性结构内，其有助于加速所述调节过程。
期望地，所述电极中的至少一个包括用于将所述电极耦接到所述电阻性结构的耦接层，所述耦接层包括吸收至少0.1重量百分比的氢的材料。由于所述耦接层的材料选择为吸收氢和/或对氢具有亲和势(affinity)，所以提高了从蓄氢结构迁移的氢被吸引至电阻性结构内的概率，其有助于加速所述调节过程。就这一点而言，优选地耦接层的材料包括下述材料之一：钯(Pd)、铱(Ir)、铑(Rh)、氢化物和含氢合金。就这一点而言，且出于举例，所述氢化物可包括氢化钇(YH2)和氢化镧(LaH2)之一，所述合金可包括氢化镁镍(Mg2NiH4)和氢化镧镍(LaNi5H6)之一。
期望地，所述蓄氢结构包括第一电介质材料。这一特征提供的优点在于，通过由非导电材料构成，所述蓄氢结构的存在不会影响在调节过程期间在电阻性结构内形成的导电区域。
优选地，所述第一电介质材料包括下述材料之一：臭氧四乙氧基甲硅烷(TEOS)、过渡金属氧化物、金属氢氧化物和沸石。就这一方面而言，且出于举例，所述过渡金属氧化物可以是氢钨氧化物(H-WO3)，所述金属氢氧化物可以是氢氧化铝(Al(OH)3)、氢氧化锶(Sr(OH)2)和氢氧化钙(Ca(OH)2)之一，所述沸石可以是氢硅氧化物(H2Si2O5)。
优选地，所述电阻性结构包括过渡金属氧化物。氢的离子迁移率在形成于过渡金属氧化物材料内的导电区域内提供了提高的导电性，因而有助于加速所述调节过程。
根据本发明的第二方面的实施例，提供一种非易失存储器件，包括至少一个根据本发明的第一方面的实施例的存储单元。如上所述，在本发明的第一方面的实施例中，不仅减少了所述调节过程占用的时间，而且还减少了与调节过程相关的一些非均匀性。因而，可以制造出与以前提出的存储单元相比具有更低的操作特性统计分布，且具有提高的可靠性的存储单元。包括根据本发明的第一方面的实施例的存储单元的非易失存储器件也表现出了这样的特性。
优选地，在根据本发明的第二方面的实施例中，将所述蓄氢结构提供为由至少两个存储单元共享。这一特征提供的优点在于，降低了制造步骤的数量以及与制造相关的成本，因为与每个存储单元均提供蓄氢结构的情况相比减少了用于蓄氢结构的材料。这一特征还提供了能更密集地封装存储单元的优点。
还提供了对应的方法方面，因而根据本发明的第三方面的实施例，提供了一种制造存储单元的方法，包括步骤：提供电阻性结构；将至少两个电极耦接至所述电阻性结构；以及提供至少一个蓄氢结构。
可以将所述器件特征中的任何一个应用于本发明的方法方面，反之亦然。可以将本发明某一方面的特征应用于本发明的另一方面。可以将所公开的任何实施例与图示和/或文字描述的其他实施例中的一个或几个相结合。这对于所述实施例的一个或多个特征也是可行的。
附图说明
现在将通过举例的方式参考下述附图，其中：
图1A示意性地示出了本发明的实施例；
图1B示意性地示出了图1A所示实施例的替代布置；
图2A示意性地示出了本发明的另一实施例；
图2B示意性地示出了图2A所示实施例的替代布置；
图3示出了关于本发明一实施例的实验结果；以及
图4示意性地示出了根据本发明一实施例的方法。
具体实施方式
在本说明书中，采用相同的附图标记表示相同或类似的部分。
图1A示意性地示出了根据本发明一实施例的存储单元10。存储单元10包括电阻性结构1。在至少两个电极M1和M2之间提供所述电阻性结构1。选择电阻性结构1的材料，使得电阻性结构1表现出至少两个稳定的电阻状态，可以通过向电极M1和M2中的一个施加相对于电极M1和M2中的另一个的电信号而使电阻性结构1的电阻在所表现出来的电阻状态之间切换。存储单元10还包括至少一个蓄氢结构2。
尽管在下文中将参考由过渡金属氧化物构成的电阻性结构1描述本发明的实施例，但是本发明不限于此，电阻性结构1可选择为包括任何其他适当的材料。
为了启动调节过程从而在过渡金属氧化物中形成受限的导电区域，向至少两个电极M1和M2中的一个相对于两个电极M1和M2中的另一个施加诸如电脉冲的电信号。电信号的施加还引起了从蓄氢结构2迁移到电阻性结构1的过渡金属氧化物内的氢的电离。与前面提到的器件相比，氢离子的迁移率(mobility)有助于所述调节过程的加速，并使与所述调节过程相关的电化学反应具有缩短的持续时间。不仅降低了调节过程所占用的时间，而且还降低了与之相关的一些非均匀性。因而，可以制造出与前面提到的存储单元相比具有更低的操作特性统计分布且具有提高的可靠性的存储单元。因而，与前述器件的情况相比，根据本发明一实施例的存储单元10的电阻能够更快地切换。
在本发明一实施例中，蓄氢结构2包括电介质材料，下文中称为第一电介质材料，其可以选择为包括下述材料之一：臭氧四乙氧基甲硅烷(TEOS)、过渡金属氧化物、金属氢氧化物和沸石。在这点上，且为了举例，过渡金属氧化物可以是氢钨氧化物(H-WO3)，金属氢氧化物可以是氢氧化铝(Al(OH)3)、氢氧化锶(Sr(OH)2)和氢氧化钙(Ca(OH)2)之一，沸石可以是氢硅氧化物(H2Si2O5)。
在本发明的实施例中，电极M1、M2中的至少一个和/或电阻性结构1至少部分嵌入在蓄氢结构2内。因而，增大了氢从蓄氢结构2迁移到过渡金属氧化物内的区域。因而，这一特征有助于进一步加速调节过程。或者，蓄氢结构2与电极M1、M2中的至少一个整体地提供，而不是在电介质材料5中，电介质材料5通常形成于存储单元10周围且例如是二氧化硅。这可以通过使用包括氢的材料例如存储氢的金属用于电极M1、M2来实现。这也可以通过将含氢材料的颗粒引入到电极M1、M2内，例如将该颗粒嵌入到电极M1、M2内来实现。当然，本发明的实施例不限于隔离地提供蓄氢结构2的上述特定布置，他们可以相互结合地提供。实际上，本发明的范围囊括允许氢迁移到电阻性结构1的蓄氢结构2的任何布置。
从图1A可以看出，存储单元10的电极M1和M2包括铂制成的金属性层3，例如用于耦接至电阻性结构1。为了改善与金属性层3的接触，可以在电极M1和M2的表面上涂覆粘合层4。就这一点而言，金属性层3也可设置有粘合层4。例如，粘合层4的材料可以是钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。为了促进氢从蓄氢结构2向电阻性结构1迁移，电极M1和M2包括能够渗透和/或吸收氢的材料。
在本发明一实施例中，还使电极M1和M2包括至少一个电连接器，例如通孔插塞，其用于连接至CMOS分层布置的最前面的层。图1B示出了该布置，其中电极M2示出为通孔插塞。
图2A示出根据本发明另一实施例的存储单元20。在这个例子中，电极M1、M2包括通过其连接至电阻性结构1的耦接层6。耦接层6的材料选择为吸收氢和/或对氢具有亲和势。因而，提高了从蓄氢结构2迁移的氢被吸引到电阻性结构1的概率，其有助于加速所述调节过程。就这一点而言，优选地耦接层6的材料吸收至少0.1重量百分比的氢。例如，耦接层6的材料包括下述材料之一：钯(Pd)、铱(Ir)、铑(Rh)、氢化物和包括氢的合金。就这一点而言，且为了举例，该氢化物可包括氢化钇(YH2)和氢化镧(LaH2)之一，该合金可包括氢化镁镍(Mg2NiH4)和氢化镧镍(LaNi5H6)之一。
在与电极M1、M2中的至少一个整体地提供蓄氢结构2的本发明一实施例中，这可以通过在耦接层6中引入含氢颗粒来实现。当耦接层6的材料不含氢时，例如当耦接层6包括钯、铱或铑时，可以在含氢气氛中退火耦接层6，由此在耦接层6中引入氢。
图2B示出了图2A所示实施例的供选布置，其中仅向电极M1、M2之一提供耦接层6，且两电极中的另一个是用于连接至CMOS衬底的通孔插塞。
本发明还涵盖包括至少一个如上所述的、根据本发明实施例的存储单元10、20的非易失性存储器件。非易失性存储器件包括根据本发明实施例的存储单元10、20的阵列时，将所述蓄氢结构2设置为由相邻存储单元10、20共享。这可以通过在所有的存储单元10、20或一些相邻的存储单元10、20之间提供毗邻的蓄氢结构2而在阵列中实施。
图3示出了与本发明的实施例相关的实验结果。该结果通过作为时间的函数的、在存储单元的导电区域内流动的电流的图绘示了对调节过程的监视，其中两个参数都以任意单位测量。在实验中，图1A所示的但不具有蓄氢结构2的存储单元10分别经受如曲线A所示的没有氢，如曲线B所示的气体形式的水，以及如曲线C所示的氢气。在该实验中，电阻性结构1的电介质材料为过渡金属氧化物，具体而言，为掺铬钛酸锶。气体被引入到其中放置存储单元10的真空室内。向电极M1、M2之间施加1.106V/m的电场，以启动所述调节过程。
从图3的曲线A可以看出，通过在电极M1、M2之间施加电压在导电区域内激发的电流的幅度大约为2E-7，并且在测量电流的时间范围内没有增大。该结果描述了以前提出的器件中的调节过程。具体而言，所述结果表明，在以前提出的器件中，在所述实验的测量时限内未发生调节过程。
参考图3中的曲线B，可以看出，通过在存储单元10附近引入气体形式的水，与曲线A中的情况相比，以较高的电流幅度即约1E-5开始了所述调节过程。此外，在20个任意单位的时间度量处，电流幅度开始增大且在700个任意单位的时间度量前达到值1。
参考图3中的曲线C，可以看出，通过在存储单元10附近引入氢，与曲线A或B的情况相比，以更高的电流幅度即大约3E-4开始了所述调节过程。此外，有利地，电流在50个任意单位的时间度量前达到值1。
图3所示的结果支持了这样的事实，即，过渡金属氧化物层中氢离子的存在加速了在其中开始的调节过程。这为在本发明的实施例中引入蓄氢结构2打下了基础。
现在参考图4，其示意性示出根据本发明一实施例的方法。根据本发明一实施例的方法始于在步骤S1中形成电阻性结构1。电阻性结构1的材料选择为过渡金属氧化物。在步骤S2中，至少两个电极M1、M2形成为耦接至电阻性结构1。在步骤S3中，形成蓄氢结构2，标志着工艺的结束。根据本发明实施例的方法不限于执行一次，即，在完成步骤S3之后，该工艺可以环回至方法的开始，且步骤S1到S3可重复执行，由此制造根据本发明实施例的多层存储单元。步骤S1到S3中的任何一个可以并行或者不保持严格顺序地执行。本领域技术人员已知的任何适当技术可用于步骤S1到S3中的任何一个。可以对应于如上所述的根据本发明实施例的存储单元内的特征，以额外的步骤补充参考图4描述的方法。
尽管已经参考电阻性结构2和至少两个电极M1、M2的堆叠布置描述了本发明的实施例，但是本发明不限于此，任何合适的布置均落在本发明的范围内，例如将电阻性结构2和电极M1、M2平行于x平面布置。
有利地，本发明的实施例可应用于具有两种以上的持久电阻状态的材料。
上文纯粹以举例方式描述了本发明，在本发明的范围内可以做出细节的修改。
可以以独立的方式或者任意合适的组合的方式提供本说明书中以及(适当时)权利要求和附图中公开的每个特征。

Claims (18)

1.一种存储单元，包括：
电阻性结构，所述电阻性结构包括过渡金属氧化物；
耦接至所述电阻性结构的至少两个电极；以及
至少一个蓄氢结构，
其中向所述至少两个电极之一施加电信号使得所述电阻性结构的电阻通过改变该电阻性结构中的氢离子浓度而被改变。
2.根据权利要求1所述的存储单元，其中所述电极中的至少一个和/或所述电阻性结构至少部分地嵌入在所述蓄氢结构中。
3.根据权利要求1所述的存储单元，其中所述蓄氢结构与所述电极中的至少一个整体地设置。
4.根据权利要求1所述的存储单元，其中所述电极中的至少一个可以渗透氢。
5.根据权利要求1所述的存储单元，其中所述电极中的至少一个包括用于将所述电极耦接至所述电阻性结构的耦接层，所述耦接层包括吸收至少0.1重量百分比的氢的材料。
6.根据权利要求5所述的存储单元，其中所述耦接层包括下述材料之一：钯、铱、铑、氢化物和含氢合金。
7.根据权利要求1所述的存储单元，其中所述蓄氢结构包括第一电介质材料。
8.根据权利要求7所述的存储单元，其中所述第一电介质材料包括下述材料之一：臭氧四乙氧基甲硅烷、过渡金属氧化物、金属氢氧化物和沸石。
9.一种非易失性存储器，包括至少一个如权利要求1所述的存储单元。
10.一种非易失性存储器，包括至少两个如权利要求1所述的存储单元，其中将所述蓄氢结构设置为由所述至少两个存储单元共享。
11.一种制造存储单元的方法，包括步骤：
步骤S1，提供电阻性结构，所述电阻性结构包括过渡金属氧化物；
步骤S2，将至少两个电极耦接至所述电阻性结构；以及
步骤S3，提供至少一个蓄氢结构。
12.根据权利要求11所述的制造存储单元的方法，其中在提供至少一个蓄氢结构的步骤中，所述电极中的至少一个和/或所述电阻性结构至少部分地嵌入在所述蓄氢结构中。
13.根据权利要求11所述的制造存储单元的方法，其中在提供至少一个蓄氢结构的步骤中，所述蓄氢结构与所述电极中的至少一个整体地设置。
14.根据权利要求11所述的制造存储单元的方法，其中所述电极中的至少一个选择为能够渗透氢。
15.根据权利要求11所述的制造存储单元的方法，其中所述电极中的至少一个包括用于将所述电极耦接至所述电阻性结构的耦接层，所述耦接层包括吸收至少0.1重量百分比的氢的材料。
16.根据权利要求15所述的制造存储单元的方法，其中所述耦接层选择为包括下述材料之一：钯、铱、铑、氢化物和含氢合金。
17.根据权利要求11所述的制造存储单元的方法，其中所述蓄氢结构选择为包括第一电介质材料。
18.根据权利要求17所述的制造存储单元的方法，其中所述第一电介质材料选择为包括下述材料之一：臭氧四乙氧基甲硅烷、过渡金属氧化物、金属氢氧化物和沸石。
CN200710186766A 2006-12-19 2007-11-16 存储单元及其制造方法 Expired - Fee Related CN100580970C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/612,501 US7834339B2 (en) 2006-12-19 2006-12-19 Programmable-resistance memory cell
US11/612,501 2006-12-19

Publications (2)

Publication Number Publication Date
CN101237024A CN101237024A (zh) 2008-08-06
CN100580970C true CN100580970C (zh) 2010-01-13

Family

ID=39526118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710186766A Expired - Fee Related CN100580970C (zh) 2006-12-19 2007-11-16 存储单元及其制造方法

Country Status (2)

Country Link
US (1) US7834339B2 (zh)
CN (1) CN100580970C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207179B (zh) * 2006-12-19 2012-05-23 国际商业机器公司 存储器单元及其制造方法
WO2010085226A1 (en) * 2009-01-26 2010-07-29 Hewlett-Packard Development Company, L.P. Using alloy electrodes to dope memristors
US20130026434A1 (en) * 2010-01-29 2013-01-31 Jianhua Yang Memristor with controlled electrode grain size
GB2482666B (en) * 2010-08-03 2012-06-20 Dna Electronics Ltd Chemical sensor
US11462683B2 (en) 2020-04-22 2022-10-04 Massachusetts Institute Of Technology CMOS-compatible protonic resistive devices
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
CN113488589B (zh) * 2021-06-28 2023-11-28 深圳市华星光电半导体显示技术有限公司 忆阻器件、忆阻器件制作方法及显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839700A (en) * 1987-12-16 1989-06-13 California Institute Of Technology Solid-state non-volatile electronically programmable reversible variable resistance device

Also Published As

Publication number Publication date
CN101237024A (zh) 2008-08-06
US7834339B2 (en) 2010-11-16
US20080142925A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
CN100580970C (zh) 存储单元及其制造方法
KR100593448B1 (ko) 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US9647207B2 (en) Resistive random access memory (RRAM) structure
CN100568532C (zh) 存储单元及其制造方法
US8338814B2 (en) Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory
US9680095B2 (en) Resistive RAM and fabrication method
CN102157526B (zh) 存储元件和存储装置
US20160064664A1 (en) High K Scheme to Improve Retention Performance of Resistive Random Access Memory (RRAM)
US9001554B2 (en) Resistive random access memory cell having three or more resistive states
US7345295B2 (en) Semiconductor memory
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
US9082479B2 (en) Nonvolatile memory element and nonvolatile memory device
US20140273300A1 (en) Method for Forming ReRAM Chips Operating at Low Operating Temperatures
CN108112263A (zh) 气体传感器以及燃料电池汽车
US8841745B2 (en) Stress-engineered resistance-change memory device
JPWO2013038647A1 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
CN102185101B (zh) 存储元件和存储装置
CN101192648A (zh) 电阻随机存取存储器及制造该电阻随机存取存储器的方法
TW201019470A (en) Memory cell having improved mechanical stability
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
TWI292191B (en) Resistiv schaltender halbleiterspeicher
TW201301592A (zh) 記憶體元件，製造其之方法，及記憶體裝置
CN102683378A (zh) 存储元件和存储装置
US20140293676A1 (en) Programmable impedance memory elements and corresponding methods
CN112216713B (zh) 电阻式随机存取存储器及其重置方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171128

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171128

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20191116

CF01 Termination of patent right due to non-payment of annual fee