CN100563403C - 电路结构 - Google Patents

电路结构 Download PDF

Info

Publication number
CN100563403C
CN100563403C CNB2007101674181A CN200710167418A CN100563403C CN 100563403 C CN100563403 C CN 100563403C CN B2007101674181 A CNB2007101674181 A CN B2007101674181A CN 200710167418 A CN200710167418 A CN 200710167418A CN 100563403 C CN100563403 C CN 100563403C
Authority
CN
China
Prior art keywords
ground plane
circuit board
circuit
plane layout
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101674181A
Other languages
English (en)
Other versions
CN101227793A (zh
Inventor
欧阳正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101227793A publication Critical patent/CN101227793A/zh
Application granted granted Critical
Publication of CN100563403C publication Critical patent/CN100563403C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/304Protecting a component during manufacturing

Abstract

本发明提供了一种电路结构,该电路结构包括:电路板,安装在电路板上的第一电路元件,以及安装在电路板上的第二电路元件。电路板具有包括至少一个接地平面的第一接地平面布局,以及包括至少一个接地平面的第二接地平面布局,其中电路板的第一接地平面布局与第二接地平面之间没有电性连接。第一电路元件电性连接于第一接地平面布局,且第二电路元件电性连接于第二接地平面布局。本发明提供的电路结构,通过将共同接地平面所建立的热传导路径完全切断,来阻止电路板的接地平面上其它电路元件产生的热量扩散到参考时钟源,因此可以减少其它电路元件产生的热量对参考时钟源造成的影响,可以使参考时钟源的频率漂移达到最小。

Description

电路结构
技术领域
本发明有关于电路板设计,特别是有关于一种应用在电路板上具有独立接地平面布局的电路结构。
背景技术
具有独立接地平面布局的电路结构可分别用于例如,全球定位系统(global positioning system,以下简称为GPS)芯片以及温度补偿晶体振荡器(temperature compensation crystal oscillator,TCXO)等电路元件中。
一般来说,电路元件被安装在电路板(例如,印刷电路板)上,并通过电路板上的导电通路互连。以全球导航卫星系统(global navigation satellite system,以下简称为GNSS)为例,例如GPS,GPS接收器包括GPS芯片以及振荡器(例如,温度补偿晶体振荡器),GPS芯片用于处理射频信号以及基频信号以计算出定位信息,振荡器是用来作为高频准确度的参考时钟源。也就是说,GPS芯片是根据产生于振荡器的参考振荡信号来运作的,其中该振荡器与电路板导通连接,且GPS芯片以及振荡器均安装在电路板上。由于GPS接收器的定位特性很大程度上取决于振荡器的频率准确度,因此振荡器的参考振荡信号需要尽可能稳定。甚至是通常作为参考时钟源的温度补偿晶体振荡器,也对周围环境温度的变化非常敏感,这会导致实际的频率与目标频率之间产生偏差。也就是说,当周围环境温度有任何变化的时候,由温度补偿晶体振荡器产生的参考振荡信号会产生频率漂移。因此,GPS接收器的定位性能将下降。
在相关技术中,在电路板上,GPS芯片以及温度补偿晶体振荡器被设计在共同接地平面上;但是,因为共同接地平面通常是由具有高导热性的金属材料(例如铜)组成,这种典型的接地平面结构可能会导致温度补偿晶体振荡器的周围环境温度更容易变化。例如,关于装配有GPS接收器的手持装置,例如移动电话或便携式导航装置,手持装置通常是以电池作为电源,因此其电能及电流消耗是一个很重要的问题。为了延长手持装置的操作时间,如果开启省电功能,GPS芯片被设计为可在主动模式以及省电模式(或睡眠模式)之间作切换。因为在主动模式的电流消耗与在省电模式的电流消耗不同,因此GPS芯片在主动模式产生的热量与在省电模式产生的热量不同。换句话说,在主动模式下从GPS芯片扩散到振荡器的总热量与在省电模式下从GPS芯片扩散到振荡器的总热量不同。由GPS芯片通过共同接地平面传送到振荡器的热量的改变引起了环境温度的变化,因此,由于周围环境温度的变化,振荡器产生的参考振荡信号将发生频率漂移。一般来说,温度补偿晶体振荡器包括一个典型的晶体振荡器以及一个用于稳定晶体振荡器的频率的补偿电路。但是,由于温度补偿晶体振荡器的补偿电路的固有的非线性补偿特性,温度补偿晶体振荡器的补偿电路不能有效地稳定微小温度变化下的输出参考振荡信号。另外,由主动模式与省电模式之间切换引起的频率漂移的总量是在温度补偿晶体振荡器的硬件规范的范围内,所以实际的且低成本的解决方法是,避免或减少由GPS芯片或安装在同一电路板上的其它芯片所产生并经由共同接地平面传送到温度补偿晶体振荡器的热量,而不是提高温度补偿晶体振荡器的补偿特性。总的来说,为提高GPS芯片的性能,需要一种新的且低成本的解决方案来解决上述频率漂移的问题。
发明内容
为解决参考时钟源受周围环境温度干扰的技术问题,本发明提供了一种具有独立接地平面布局的电路结构。
本发明提供的电路结构,包括:第一电路板。第一电路板包括第一接地平面布局以及第二接地平面布局,第一接地平面布局具有至少一个接地平面,第二接地平面布局具有至少一个接地平面,其中,第一电路板的第一接地平面布局与第二接地平面布局之间没有电性连接,以阻止所述第二接地平面布局的热量扩散到所述第一接地平面布局;以及第一电路元件,安装于所述第一电路板并电性连接于所述第一接地平面布局,其中,所述第一电路元件为参考时钟源。
本发明另提供了一种电路结构,包括:电路板以及至少一个被动元件。电路板包括第一接地平面布局以及第二接地平面布局,第一接地平面布局具有至少一个接地平面;且第二接地平面布局具有至少一个接地平面,其中,电路板的第一接地平面布局与第二接地平面之间没有直接连接。被动元件,安装于电路板,用来电性连接第一接地平面布局与第二接地平面布局。
本发明提供的电路结构,通过将共同接地平面所建立的热传导路径完全切断,来阻止电路板的接地平面上其它电路元件产生的热量扩散到参考时钟源,因此可以减少其它电路元件产生的热量对参考时钟源造成的影响,可以使参考时钟源的频率漂移达到最小。
附图说明
图1为本发明模块设计的接地平面的布局以及电路结构的电路元件的俯视图。
图2为沿着图1所示的电路结构的1-1’线的剖视图。
图3为本发明一实施例的具有图1所示的安装于底板的模块的电路结构的俯视图。
图4为沿着图3所示的电路结构300的3-3’线的剖视图。
图5为本发明的模块设计的第一变化例的示意图。
图6为本发明的模块设计的第二变化例的示意图。
图7为本发明的模块设计的第三变化例的示意图。
图8为本发明的模块设计的第四变化例的示意图。
图9为本发明板上芯片设计的接地平面的布局以及电路结构的电路元件的俯视图。
图10为沿着图9所示的电路结构的9-9’线的剖视图。
图11为应用于板上芯片设计的可选的电路结构的示意图。
图12为本发明板上芯片设计的又一变化电路结构的示意图。
具体实施方式
本发明揭露了一种新的且低成本的解决方法,用以防止电路板的接地平面上其它电路元件(例如,集成电路)产生的热量扩散到参考时钟源,以保护参考时钟源(例如,振荡器)不受这些热量的影响。以下将进行更详细的描述。
请同时参考图1以及图2。图1为本发明模块设计的电路结构100的接地平面布局以及电路元件的俯视图。图2为沿着图1所示的电路结构100的1-1’线的剖视图。如图1以及图2所示,电路结构100包括电路板120以及安装在电路板120上的多个电路元件的模块。为了便于举例,安装在电路板120上的电路元件包括但不限于:全球导航卫星系统(global navigation satellitesystem,以下简称为GNSS)的信号处理器,例如,GPS芯片104,至少一个可选的特定用途芯片105,特定用途芯片105用以执行预设的功能,以及振荡器,用以通过信号处理器提供参考时钟,例如温度补偿晶体振荡器(temperature compensation crystal oscillator,以下简称为TCXO)102。在本实施例中,电路板120为多层电路板,包括多个层112以及多个接地平面布局。TCXO 102专用一个接地平面布局,该接地平面布局包括位于电路板120的一个特定层表面的接地平面106,而另一接地平面布局被其它电路元件(包括GPS芯片104以及特定用途芯片105)共享,另一接地平面布局具有位于电路板120的一个特定层表面的多个接地平面108。可以看到,接地平面108可以通过导通的通孔114彼此电性连接。另外,多个焊接点110用于将模块(也就是说,电路结构100)安装于底板上,并用于提供模块以及底板之间所需的电性连接。因为电路板的组成是所属技术领域中的技术人员所了解的,所以在此不作详细描述。
需要注意的是,在此只显示了与本发明相关的元件。例如,在图1以及图2中,只描述了接地平面;但是,所属技术领域中的技术人员应知道电路板120也包括层112表面的信号路径以及电源路径(未显示),并与层112的通孔(未显示)相连接,以使电路元件可以在模块运作时正常工作。另外,用于TCXO 102、GPS芯片104、以及特定用途芯片105的接地平面布局的接地平面106,接地平面108的尺寸、数量、以及形状只是用作说明,而不是对本发明的限制。
可以看到,电路板120的接地平面106专用于TCXO 102,并且与安装GPS芯片104的接地平面108没有直接的连接。更具体来说,在本实施例中,接地平面106与接地平面108之间没有任何的电性连接与直接连接。因此,电路板120上的接地平面106独立于GPS芯片104以及其它电路元件(例如,特定用途芯片105)的共享的接地平面108。通过此方法,由于接地平面106与接地平面108之间没有直接连接,由GPS芯片104以及其它电路元件(例如,特定用途芯片105)所产生的热量不会从接地平面108传送到接地平面106。因此,与相关技术中设计了一个共同接地平面的电路板相比较,本发明的TCXO 102的接地平面布局独立于其它电路元件的共同接地平面布局,可以在更稳定的环境下运作,因此频率漂移也可以达到最小。简要来说,以上模块设计的一个主要特性在于,阻止同一电路板120上的专用于TCXO102的接地平面106与共同接地平面108之间的电性连接。通过此方法,现有技术中TCXO以及GPS芯片之间通过共同接地平面所建立的热传导路径完全被切断。
如图1以及图2所示,组成GPS模块的电路结构100,包括焊接点110,焊接点110用于将GPS模块安装在另一电路板(也就是说,底板)上。请同时参考图3以及图4。图3为本发明一实施例的具有图1所示的安装于底板的模块的电路结构300的俯视图。图4为沿着图3所示的电路结构300的3-3’线的剖视图。电路结构300具有图1所示的安装在底板上的模块。也就是说,上述的电路结构100通过焊接点110被安装在另一电路板310上。如图3以及图4所示,底板(也就是说,电路板310)具有一个独立于其它接地平面布局的接地平面布局。更具体来说,两个接地平面302以及接地平面304分别属于独立的接地平面布局,独立的接地平面布局位于电路板310的层306。另外,层306具有通孔303,通孔303用于提供所需的电性连接。相似的,因为电路板的组成是所属技术领域中的技术人员所了解的,所以在此不作详细描述。
可以看到,接地平面302与相邻的接地平面304无直接的连接。因此,被动元件308安装于电路板310以电性连接于接地平面302以及接地平面304。通过此方法,TCXO 102的接地端(未显示)通过接地平面106、接地平面302、接地平面304以及焊接点110电性连接于地面电压。在此实施例中,被动元件308为产生于TCXO 102的高频信号提供了电流回路,被动元件308可以由任何阻值的电阻(包括0ohm的电阻),或低交流阻抗电感(也就是,高频电感)来实施。需要注意的是,如图3所示的被动元件308的数量以及位置只是用作说明,而不是对本发明的限制。
因为接地平面302是通过被动元件308与接地平面304相连,而不是直接通过金属铜铺地面相连。由于被动元件308的低导热性,从接地平面304传送到接地平面302的热量完全或部分地被被动元件308所阻隔,其中接地平面304通过通孔303电性连接于其它电路元件(例如,GPS芯片104以及特定用途芯片105),接地平面302没有直接与接地平面304相连接。通过此方法,可以保护TCXO 102不会受到由接地平面108,接地平面304以及各通孔114、303传送的热量的干扰。简要来说,TCXO 102的稳定性可以保持最小的频率漂移。请注意,由上所述,不允许出现电性连接于具有接地平面302的接地平面布局以及具有接地平面304的其它接地平面布局的通孔;否则,TCXO 102仍然会受到产生于其它电路元件的热量的干扰。
另外,如图2以及图4所示,在专用于TCXO 102的接地平面布局中的接地平面106之下的接地平面被移除,以阻止来自于其它电路元件(例如,GPS芯片104以及特定用途芯片105)的热量对TCXO 102造成的影响。也就是说,在此实施例中,电路板120上在其厚度方向上没有与接地平面106相交叠的接地平面,因此可以取得较佳的隔热效果。但是,移除所有在电路板120的厚度方向上与接地平面106相交叠的接地平面,并不是对本发明的限制。其它可选的设计也是可行的。例如,另一实施例中,在电路板120的厚度方向上与接地平面106相交叠的接地平面是存在的,但均未与接地平面108直接相连或电性连接,其中接地平面108是共同接地平面布局中其它电路元件所共享的接地平面。通过此方法,接地平面106下方的接地平面可以帮助接地平面106扩散由TCXO 102所产生的热量。在另一实施例中,在电路板120的厚度方向上没有与接地平面106相交叠的接地平面,但是电路板120具有一个或多个特定层。换句话说,被移除的接地平面的数量是根据设计的需要来决定的。另外,接地平面106可以具有被TCXO 102覆盖的内部中空区域以更好地隔热。根据以上描述,上述实施例分别如本发明图5至图8所示,其中图5是本发明的模块设计的第一变化例的示意图;图6是本发明的模块设计的第二变化例的示意图;图7是本发明的模块设计的第三变化例的示意图;图8是本发明的模块设计的第四变化例的示意图。需要注意的是,在此只显示了与本发明的设计相关的部分电路结构。例如,为了简要,信号路径,电源路径,以及通孔均未做描述。另外,以上实施例只是用作说明,而不是对本发明的限制。任何所属技术领域中的技术人员,在不脱离本发明的范围内,可以做一些改动。
以上描述了模块设计的一种可行的解决方案。但是,应用板上芯片(chip-on-board,以下简称为COB)设计也可获得相似的隔热效果。请同时参考图9以及图10。图9为本发明COB设计的接地平面的布局以及电路结构900的电路元件的俯视图。图10为沿着图9所示的电路结构900的9-9’线的剖视图。为了便于举例,安装在电路板120上的电路元件包括但不限于:GNSS的信号处理器(例如GPS芯片904),用以通过信号处理器提供参考时钟(例如,TCXO 902)的振荡器,以及特定用途芯片903,特定用途芯片903具有预设的运作以及功能。在此实施例中,电路板920为包括多个层912的多层电路板,在多个层912的表面具有多个接地平面906以及多个接地平面908,以及电性连接于各接地平面的多个通孔914,通孔914用以提供所需的电性连接。另外,被动元件916连接于接地平面906以及接地平面908之间。更具体来说,接地平面906仅允许通过被动元件916电性连接于接地平面908。与图3所示的被动元件308相似,图9所示的被动元件916用于为产生于TCXO 902的高频信号提供电流回路,被动元件916可以由电阻或低交流阻抗电感(也就是,高频电感)来实施。因为电路板的组成是所属技术领域中的技术人员所了解的,所以在此不作详细描述。需要注意的是,图中只显示了与本发明相关的电路元件。例如,图9以及图10中,仅描述了接地平面;但是,所属技术领域中的技术人员应知道电路板920也包括层912的信号路径以及电源路径(未显示),并与层912的通孔(未显示)相连接,以使电路元件可以互连。此外,接地平面906,908的尺寸以及形状,以及被动元件916的数量以及位置只是用于作说明,而不是对本发明的限制。
可以看到,电路板920的接地平面906专用于TCXO 902,并且与GPS芯片904以及特定用途芯片903共享的接地平面908没有直接的连接。也就是说,接地平面906通过被动元件916电性连接于接地平面908,而不是直接通过金属相连。通过此方法,由于被动元件916的低导热性,可以阻止产生于其它电路元件(包括GPS芯片904以及特定用途芯片903)的热量由接地平面908传送到接地平面906。因此,由于专用于TCXO 902的接地平面布局以及其它电路元件所共享的接地平面布局是分开的,TCXO 902可以在更稳定的环境中运作,因此TCXO 902的频率漂移可以达到最小。简要来说,以上COB的一个主要的特性在于,阻止同一电路板920上的接地平面906与共同接地平面908之间的电性连接。通过此方法,相关技术中TCXO以及GPS芯片之间通过共同接地平面所建立的热传导路径完全被切断。
请注意,根据以上的描述,不允许存在电性连接于专用于TCXO的接地平面布局以及其它电路元件共同的接地平面布局的通孔;否则,TCXO仍然会受到产生于其它电路元件的热量的干扰。
参考以上所描述的模块设计的电路结构,根据设计的需要,与专用于TCXO的接地平面相交叠的接地平面可以选择性地被移除。另外,如上所述,专用于TCXO的接地平面可以具有被TCXO覆盖的内部中空区域以更好地隔热。对于COB设计的电路结构,这些设计选择也可以选择性地应用。另外,如图10所示,所有的电路元件均安装于电路板920的一侧;但是,对于某些应用,电路板的两侧均可用于承载所需的电路元件。请参考图11,图11为应用于COB设计的可选的电路结构1000的示意图。与图10所示的电路结构900相比较,电路结构1000包括安装于电路板同一侧的TCXO 902,GPS芯片904,以及特定用途芯片903,特定用途芯片1002,特定用途芯片1004。其中在电路板的厚度方向上与接地平面906相交叠的一个接地平面被移除,且接地平面906具有一个内部的中空区域。因为可选的电路结构1000中,TCXO 902专用接地平面906,且通过被动元件916来连接接地平面906以及其它电路元件(也就是,GPS芯片904、特定用途芯片903、特定用途芯片1002、以及特定用途芯片1004)共享的接地平面908,因此可以达到使产生于TCXO 902参考振荡信号具有最小频率漂移的目的。
关于COB设计,以上实施例所描述的是GPS芯片904以及TCXO 902都安装于电路板同一侧的例子。但是,GPS芯片904是电路板上的电路元件中主要的热源,为了获得更好的隔热效果,可以将TCXO 902以及GPS芯片904安装在电路板的不同侧。图12为本发明COB设计的又一变化的电路结构1100的示意图,其中TCXO 902以及GPS芯片904安装在电路板的不同侧。根据图11所示的示意图,在此不详细描述图12所示的电路结构1100。
总的来说,本发明提供了一个新的关于模块设计或COB设计的接地平面布局结构。因为具有专用的接地平面布局,可以全部或部分地阻止其它电路元件的热量扩散到振荡器。通过此方法,由振荡器所提供的参考振荡信号的频率漂移可以达到最小,因此通过模块设计或COB设计,提高了系统整体的性能。需要注意的是,以上实施例只是用作说明,而不是对本发明的限制。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的范围内,可以做一些改动,因此本发明的保护范围应与权利要求所界定的范围为准。

Claims (25)

1.一种电路结构,其特征在于,该电路结构包括:
第一电路板,其包括:第一接地平面布局,包括至少一个接地平面;以及第二接地平面布局,包括至少一个接地平面,
其中,所述第一电路板的第一接地平面布局与第二接地平面布局之间没有电性连接,以阻止所述第二接地平面布局的热量扩散到所述第一接地平面布局;以及
第一电路元件,安装于所述第一电路板并电性连接于所述第一接地平面布局,其中,所述第一电路元件为参考时钟源。
2.如权利要求1所述的电路结构,其特征在于,所述第一电路板的第一接地平面布局与第二接地平面布局没有直接的连接。
3.如权利要求1所述的电路结构,其特征在于,所述电路结构进一步包括:
第二电路元件,其安装于所述第一电路板并电性连接于所述第二接地平面布局。
4.如权利要求3所述的电路结构,其特征在于,所述第一接地平面布局包括具有中空区域的接地平面,所述中空区域是被所述第一电路板的厚度方向上的所述第一电路元件覆盖。
5.如权利要求3所述的电路结构,其特征在于,所述第一电路板具有至少一层,在所述层上没有与在所述第一电路板的厚度方向上的所述第一接地平面布局相交叠的接地平面。
6.如权利要求5所述的电路结构,其特征在于,所述第一电路板不具有与所述第一电路板的厚度方向上的所述第一接地平面布局相交叠的接地平面。
7.如权利要求3所述的电路结构,其特征在于,在所述第一电路板内,所述第一接地平面布局仅电性连接于所述第一电路元件。
8.如权利要求1所述的电路结构,其特征在于,所述电路结构进一步包括:
第二电路板,所述第一电路板是安装于所述第二电路板上,所述第二电路板包括:
第三接地平面布局,其电性连接于所述第一接地平面布局,包括至少一个接地平面;以及
第四接地平面布局,其电性连接于所述第二接地平面布局,包括至少一个接地平面,
其中,所述第二电路板的第四接地平面布局与第三接地平面布局之间没有电性连接。
9.如权利要求8所述的电路结构,其特征在于,所述第一接地平面布局在所述第一电路板的厚度方向上与所述第四接地平面布局无交叠,以及所述第二接地平面布局在所述第一电路板的厚度方向上与所述第三接地平面布局无交叠。
10.如权利要求8所述的电路结构,其特征在于,所述电路结构进一步包括:
第一电路元件,其安装于所述第一电路板,且电性连接于所述第一接地平面布局;以及
第二电路元件,其安装于所述第一电路板,且电性连接于所述第二接地平面布局。
11.如权利要求3或10所述的电路结构,其特征在于,所述第一电路元件是振荡器。
12.如权利要求11所述的电路结构,其特征在于,所述第二电路元件是全球导航卫星系统的信号处理器,以及所述振荡器是用来提供与所述信号处理器的运作相关的振荡信号。
13.如权利要求8所述的电路结构,其特征在于,所述电路结构进一步包括:
至少一个被动元件,其安装于所述第二电路板,用以电性连接所述第三接地平面布局以及所述第四接地平面布局。
14.如权利要求13所述的电路结构,其特征在于,所述第三接地平面布局仅通过安装于所述第二电路板的所述被动元件电性连接于所述第四接地平面布局。
15.如权利要求13所述的电路结构,其特征在于,所述被动元件是电阻或低交流阻抗电感。
16.一种电路结构,其特征在于,该电路结构包括:
电路板,其包括:第一接地平面布局,包括至少一个接地平面;以及第二接地平面布局,包括至少一个接地平面,其中,所述电路板的所述第一接地平面布局与所述第二接地平面之间没有直接连接;以及
至少一个被动元件,其安装于所述电路板,用于电性连接所述第一接地平面布局与所述第二接地平面布局。
17.如权利要求16所述的电路结构,其特征在于,所述第一接地平面布局仅通过安装于所述电路板的被动元件电性连接于所述第二接地平面布局。
18.如权利要求16所述的电路结构,其特征在于,所述被动元件是电阻或低交流阻抗电感。
19.如权利要求16所述的电路结构,其特征在于,所述电路结构进一步包括:
第一电路元件,其安装于所述电路板,并电性连接于所述第一接地平面布局;以及
第二电路元件,其安装于所述电路板,并电性连接于所述第二接地平面布局。
20.如权利要求19所述的电路结构,其特征在于,所述第一电路元件是振荡器。
21.如权利要求20所述的电路结构,其特征在于,所述第二电路元件是全球导航卫星系统的信号处理器,以及所述振荡器是用来提供与所述信号处理器的运作相关的振荡信号。
22.如权利要求21所述的电路结构,其特征在于,所述信号处理器以及所述振荡器安装于所述电路板的不同侧。
23.如权利要求19所述的电路结构,其特征在于,所述第一接地平面布局具有内部中空区域,所述内部中空区域被在所述电路板的厚度方向上的所述第一电路元件覆盖。
24.如权利要求19所述的电路结构,其特征在于,所述电路板具有至少一层,在所述层上没有与所述电路板的厚度方向上的所述第一接地平面布局相交叠的接地平面。
25.如权利要求24所述的电路结构,其特征在于,所述电路板在所述厚度方向上没有与所述第一接地平面布局相交叠的接地平面。
CNB2007101674181A 2007-01-17 2007-10-24 电路结构 Expired - Fee Related CN100563403C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88538507P 2007-01-17 2007-01-17
US60/885,385 2007-01-17
US11/769,711 2007-06-28

Publications (2)

Publication Number Publication Date
CN101227793A CN101227793A (zh) 2008-07-23
CN100563403C true CN100563403C (zh) 2009-11-25

Family

ID=39617599

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101674181A Expired - Fee Related CN100563403C (zh) 2007-01-17 2007-10-24 电路结构

Country Status (4)

Country Link
US (1) US20080170378A1 (zh)
CN (1) CN100563403C (zh)
DE (1) DE102007041070B4 (zh)
TW (1) TW200833185A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009694A (zh) * 2013-03-10 2015-10-28 高通股份有限公司 印刷电路板组件中的热隔离

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948769B2 (en) * 2007-09-27 2011-05-24 Hemisphere Gps Llc Tightly-coupled PCB GNSS circuit and manufacturing method
US20080218979A1 (en) * 2007-03-08 2008-09-11 Jong-Ho Park Printed circuit (PC) board module with improved heat radiation efficiency
TWI425881B (zh) * 2009-04-29 2014-02-01 Compal Electronics Inc 電子裝置
US10111049B2 (en) 2012-10-26 2018-10-23 Qualcomm Incorporated Multiband eMBMS enhancement using carrier aggregation
KR102172314B1 (ko) * 2013-11-12 2020-10-30 삼성전자주식회사 반도체 장치
CN107466425B (zh) * 2015-06-26 2020-03-06 瑞萨电子株式会社 电子装置
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8916194U1 (de) 1989-11-28 1994-11-17 Siemens Ag Steuergerät, insbesondere zur Steuerung von Funktionen eines Kraftfahrzeugs
US5131140A (en) * 1991-02-26 1992-07-21 Hewlett-Packard Company Method for evaluating plane splits in printed circuit boards
JPH06342904A (ja) * 1992-03-03 1994-12-13 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
US6143990A (en) * 1996-06-25 2000-11-07 Fuji Xerox Co., Ltd. Printed wiring board with two ground planes connected by resistor
US6191472B1 (en) * 1999-01-05 2001-02-20 Intel Corporation Hole geometry of a semiconductor package substrate
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6608589B1 (en) * 1999-04-21 2003-08-19 The Johns Hopkins University Autonomous satellite navigation system
DE10063437A1 (de) * 2000-12-20 2002-07-11 Bosch Gmbh Robert Antennenanordnung
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US7116183B2 (en) * 2004-02-05 2006-10-03 Qualcomm Incorporated Temperature compensated voltage controlled oscillator
US7376212B2 (en) * 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7075185B2 (en) * 2004-09-14 2006-07-11 Hewlett-Packard Development Company, L.P. Routing vias in a substrate from bypass capacitor pads
JP4676238B2 (ja) * 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
KR20070037419A (ko) * 2005-09-30 2007-04-04 티디케이가부시기가이샤 하드 디스크 드라이브 및 이것을 이용한 무선 정보 단말
DE102006031342B4 (de) 2006-07-06 2011-03-03 Epcos Ag Elektrische Schaltung und Bauelement mit der Schaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009694A (zh) * 2013-03-10 2015-10-28 高通股份有限公司 印刷电路板组件中的热隔离
CN105009694B (zh) * 2013-03-10 2018-01-09 高通股份有限公司 印刷电路板组件中的热隔离

Also Published As

Publication number Publication date
US20080170378A1 (en) 2008-07-17
DE102007041070B4 (de) 2018-09-27
TW200833185A (en) 2008-08-01
CN101227793A (zh) 2008-07-23
DE102007041070A1 (de) 2009-01-02

Similar Documents

Publication Publication Date Title
CN100563403C (zh) 电路结构
EP3422139B1 (en) Laptop computer
KR101438470B1 (ko) 인쇄 회로 기판 안테나 레이아웃
US8344955B2 (en) Integrated antenna with e-flex technology
US8654542B2 (en) High-frequency switch module
US8810457B2 (en) Orthogonal modular embedded antenna, with method of manufacture and kits therefor
US9746571B2 (en) Proximity sensor antenna device and antenna structure thereof
JP2019004241A (ja) アンテナ装置及びこれを備える回路基板
CN110867662B (zh) 天线封装模组和电子设备
US20190045630A1 (en) Flexible printed circuit board
US9048543B2 (en) Orthogonal modular embedded antenna, with method of manufacture and kits therefor
US20110095843A1 (en) High-frequency module
US20180035532A1 (en) Electronic Terminal
TW201711272A (zh) 接近感測型天線裝置及其天線結構
CN109314290A (zh) 一种移相器、移相阵列及通信设备
CN110854507A (zh) 天线封装模组和电子设备
JP2000049429A (ja) 給電系インピーダンス低減方法および回路基板ならびに電子機器
US8816927B2 (en) Antenna unit, and electronic apparatus including the same
JP2004064353A (ja) アンテナ用部品、アンテナ装置、および、通信機器
JP2010165728A (ja) 多層基板及び携帯通信機器
US11522292B1 (en) Portable electronic device and plate antenna module thereof
WO2003003559A1 (en) An electrical oscillator circuit and an integrated circuit
JP2003234613A (ja) アンテナ素子
KR100690780B1 (ko) 이동통신 단말기
JP2004172308A (ja) 電子回路配線基板及び電子回路配線方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091125

Termination date: 20201024

CF01 Termination of patent right due to non-payment of annual fee