CN100561924C - 片上网络数字路由器及其并行数据传输方法 - Google Patents
片上网络数字路由器及其并行数据传输方法 Download PDFInfo
- Publication number
- CN100561924C CN100561924C CNB2007101131429A CN200710113142A CN100561924C CN 100561924 C CN100561924 C CN 100561924C CN B2007101131429 A CNB2007101131429 A CN B2007101131429A CN 200710113142 A CN200710113142 A CN 200710113142A CN 100561924 C CN100561924 C CN 100561924C
- Authority
- CN
- China
- Prior art keywords
- data
- module
- network
- chip
- switch arrays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种片上网络数字路由器及其并行数据传输方法,也称为数字万向节,属于大规模集成电路设计领域。片上网络并行数字路由器其特征在于:它是由先进先出行波移位缓冲存储器(FIFO)、同步矩阵开关阵列、路由决策模块、并行网络接口汇集在集成电路芯片上和它的不同于传统网络的并行数据传输方法。本发明的优点:1.解决了片上总线随处理器增多而产生的数据传输拥塞问题。2.网络并行数据传输方法提高了数据传输速率,减少了并串转换所需要的时间、资源。加快了处理器之间的数据通信的速度,提高了片上多处理器间协同工作的能力。
Description
(一)技术领域
本发明涉及一种片上网络数字路由器及其并行数据传输方法,属于大规模集成电路设计技术领域。
(二)背景技术
随着集成电路工艺水平的进步,在深亚微米工艺条件下,单枚芯片上可以集成千万个门电路。在这样复杂的超大规模集成电路芯片上,可以集成多个处理器而形成系统芯片。国际上许多大型集成电路设计制造厂商,对片上多处理器间的数据传输普遍采用片上总线结构。然而,国际上集成电路研究机构及高等院校对片上多处理器间的数据传输方法的研究表明,采用INTERNET网络结构进行数据传输,在片上处理器数量较多时,网络结构比总线结构性能优越。
片上总线结构的数据传输方法,是把计算机系统组织的方法应用于集成电路芯片设计。片上网络结构的数据传输方法,模仿INTERNET的工作方式,在多处理器间进行串行数据传输。
片上总线结构的缺点是:当片上处理器数量增多时,对总线资源的竞争加剧,形成数据拥塞;较长的连线形成的时间延迟,造成了电路功能紊乱;传统片上网络结构的缺点是:网络协议比较复杂,增加了芯片面积的消耗,串行数据传输方法不能充分发挥系统芯片的功能优势。
综上所述,需要提出一种不同于总线结构、能够进行并行数据传输的方法,以解决传统总线结构和网络结构的路由器所存在的问题。
(三)发明内容
为克服现有技术的缺陷,本发明提供一种片上网络并行数字路由器及其并行数据传输方法。
一种片上网络并行数字路由器,其特征在于它是在集成电路芯片上由先进先出行波移位缓冲器、在片上所有的先进先出行波移位缓冲器两边的两组同步矩阵开关阵列、数据路由决策模块、并行网络接口汇集而成,并行网络接口输入端口与两同步矩阵开关阵列相连接;在先进先出行波移位缓冲器一边的同步矩阵开关阵列的输出接口和片上所有的先进先出行波移位缓冲器输入接口相连,片上所有的先进先出行波移位缓冲器的输出接口与另一边同步矩阵开关阵列输入接口连接;通过同步矩阵开关阵列连接到并行网络接口;数据路由决策模块包括数据流报头寄存器和状态标志寄存器,其接口含有命令输出接口,数据路由决策模块中的数据流报头寄存器和状态标志寄存器通过报头数据和状态输入线与先进先出行波移位缓冲器相连,数据路由决策模块的命令输出接口和同步矩阵开关阵列的控制命令接收译码模块相连,利用控制命令接收译码模块实现数据路由决策模块的控制意图。
所述的先进先出行波移位缓冲器是由8条容量4K、数据宽度32位的移位存储器组成,根据需要其容量、数据宽度是可变的。
所述的两组同步矩阵开关阵列由控制命令接收译码模块、双向数字开关阵列组成;同步矩阵开关阵列的规模为4X4,是可扩展的;并行数据宽度为32位,根据实际需要可以是1/4/8/16.../64位可变的;同步矩阵开关阵列受控于数据路由决策模块,双向并行工作,能够将数据流方向改变,送往任意输出通道。
所述的数据路由决策模块是由数据流报头寄存器、状态标志寄存器、报头编码模块、决策形成模块、数据流控制模块、先进先出行波移位缓冲器输入控制模块、先进先出行波移位缓冲器输出控制模块组成;数据路由决策模块的输入接口与先进先出行波移位缓冲器中的报头寄存器和状态寄存器相连,数据路由决策模块的输出接口和同步矩阵开关阵列的命令译码器相连;根据数据流报头寄存器的信息,编译解码出数据来自何方,要去哪里;决策形成模块根据解码信息和工作状态寄存器的信息作出控制命令和新报头编码信息。
所述的并行网络接口是32位宽度的数据通道,包括局部网络接口和全局网络接口,局部网络接口与临近的处理器相连,接收来自临近处理器的数据;全局网络接口与临近的路由器相连,接收来自远程的数据。
所述的并行数据传输方法,步骤如下:
a.数据输入条件:
先进先出行波移位缓冲存储器在空或正在移出数据过程中,在保证数据不被淹没的条件下,能够接收输入数据流;
b.数据输出条件:
在数据路由决策模块的控制下,在前方数据通道没有拥塞的条件下,更换了新报头的数据流择路输出;
c.数据行波移位的模式:
在系统时钟的控制下,数据做32位并行同步移动,数据流的启动和停止、输入和输出、行波移动和缓冲暂存由路由数据决策模块控制;
d.数据路由决策模块的工作过程:
根据数据流报头寄存器的信息,编译解码出数据来自何方,要去哪里;决策形成模块根据解码信息,和工作状态寄存器的信息给出控制命令和新报头编码信息;
e.同步矩阵开关阵列工作过程:
同步矩阵开关阵列接收控制命令,把从先进先出行波移位缓冲器中移出的数据切换输出到相应的网络接口。
作移位行波前进的数据在先进先出行波移位缓冲器中移位前进,数据流报文头含有数据流的相关信息,说明它从哪里来,要到哪里去,数据流有多长。先进先出行波移位缓冲器允许数据流在其中有向移动、暂存。根据数字流的相关信息,先进先出行波移位缓冲器的占用情况,传输路径在拥塞情况,路由协议编解码模块对数字流的传输进行管理调度。
在数据流报头寄存器里记录着数据来自哪里,要去何方,数据宽度是多少?数据长度是多少等相关信息。状态标志寄存器记录着路由器的工作状态、线路占用情况等关于数据通道的信息。根据这两个寄存器的信息,决策形成模块给出数据的运行方向控制,由于数据流动方向的变化,报头要重编码。换上新报头的数据流,在先进先出行波移位缓冲器输出控制模块和数据流控制模块的共同制约下,奔向新的目的地。如果前方发生道路拥挤,数字流要在先进先出行波移位缓冲器里暂存,待命出发。先进先出行波移位缓冲器的长度要等于数据流的长度,用路由协议确定。
本发明涉及网络并行数据传输方法,是不同于传统因特网的串行数据传输方法;并行数据传输能充分发挥系统芯片的功能优势,可以解决对总线资源的竞争加剧问题,减轻了数据拥塞。
本发明的优点:1.解决了系统芯片上互连总线随处理器增多而产生的资源占用问题和数据拥塞问题.2.并行数据通道提高了数据传输速率,减少了传统网络串并转换所需的时间,加快了处理器之间的数据通信的速度,也提高了片上多处理器协同工作的能力。
(四)附图说明
图1是片上网络路由器组织结构示意图,其中:
1.报头数据和状态输入线,2.先进先出行波移位缓冲器的读写控制线,3.报头数据输出线,4.同步矩阵控制线,5.数据路由决策模块,6.控制命令接收译码模块,7.网络接口:其中4个全局网络并行接口,与4个相近路由器连接;实现全局数字传输;4个局部网络并行接口,与4个相近处理器连接;实现相近处理器间的局部数据传输;8.同步矩阵开关阵列;是并行多通道开关阵列,分为两部分,输入4通道,输出4通道,分别与先进先出行波移位缓冲器的输入/输出接口相连,实现矩阵纵横切换功能;9.数据行波移位缓冲存储器阵列:8条(每条32位宽)容量4K的双向行波移位存储器阵列的集总模块,10.先进先出行波移位缓冲器,它是数字蠕虫洞仿生模块,允许8/16/32/...条数字蠕虫同步双向爬行。
图2是路由决策结构示意图,其中:
11.数据流报头寄存器 12.状态标志寄存器 13.报头编码模块 14.决策形成模块 15.数据流控制模块 16.先进先出行波移位缓冲器的输入控制模块 17.先进先出行波移位缓冲器的输出控制模块
图3是片上网络并行数字路由器数据传输示意图,其中:
18.局部网络接口 19.片上网络并行数字路由器 20.片上处理器21.全局网络接口。
(五)具体实施方式
实施例
本发明路由器实施例如图1-3所示,它是在集成电路芯片上由先进先出行波移位缓冲器10、在片上所有的先进先出行波移位缓冲器10两边的两组同步矩阵开关阵列8、数据路由决策模块5、并行网络接口7汇集而成,并行网络接口7输入端口与同步矩阵开关阵列8相连接;在存储器一边的同步矩阵开关阵列8的输出接口和片上所有的先进先出行波移位缓冲器10输入接口相连,片上所有的先进先出行波移位缓冲器10的输出接口与另一边同步矩阵开关阵列连接,通过同步矩阵开关阵列连接到并行网络接口7;数据路由决策模块5包括数据流报头寄存器11和状态标志寄存器12,其接口含有命令输出接口,数据路由决策模块5中的数据流报头寄存器11和状态标志寄存器12通过报头数据和状态输入线与先进先出行波移位缓冲器10相连,数据路由决策模块5的命令输出接口和同步矩阵开关阵列8的控制命令接收译码模块6相连,利用控制命令接收译码模块6实现数据路由决策模块5的控制意图。
所述的先进先出行波移位缓冲存储器10是由8条容量4K、数据宽度32位的移位存储器组成。
所述的两组同步矩阵开关阵列8由命令接收译码模块6、双向数字开关阵列组成;同步矩阵开关阵列8的规模为4X4;并行数据宽度为32位。同步矩阵开关受控于数据路由决策模块,双向并行工作,可以将数据流方向改变,送往任意输出通道。
所述的数据路由决策模块5是由数据流报头寄存器11、状态标志寄存器12、报头编码模块13、决策形成模块14、数据流控制模块15、先进先出行波移位缓冲器10的输入控制模块16、先进先出行波移位缓冲器10的输出控制模块17组成。报头数据和状态输入线和数据流报头寄存器11、状态标志寄存器12相连,根据数据流报头寄存器11的信息,编译解码出数据来自何方,要去哪里;决策形成模块14根据解码信息和状态标志寄存器12的信息作出控制命令和新报头编码信息。数据路由决策模块5的数据流控制输出接口和同步矩阵开关的命令接收译码器相连;
所述的并行网络接口7是32位宽度的数据通道,包括局部网络接口18和全局网络接口21,局部网络接口18与临近的处理器相连,接收来自临近处理器的数据;全局网络接口21与临近的路由器相连,接收来自远程的数据。
所述的并行数据传输的方法,步骤如下:
a.数据输入条件:
先进先出行波移位缓冲器10在空或正在移出数据过程中,在保证数据不被淹没的条件下,能够接收输入数据流;
b.数据输出条件:
在数据路由决策模块5的控制下,在前方数据通道没有拥塞的条件下,更换了新头的数据流择路输出;
c.数据行波移位的模式:
在系统时钟的控制下,数据做32位并行同步移动,数据流的启动和停止、输入和输出、行波移动和缓冲暂存由数据路由决策模块5控制;
d.数据路由决策模块5的工作过程:
报头解码模块根据数据流报头寄存器11的信息,编译解码出数据来自何方,要去哪里;决策形成模块14根据解码信息,和状态标志寄存器12的信息给出控制命令和新报头编码信息,
e.矩阵开关阵列8工作过程:
矩阵开关阵列8接收控制命令,把从先进先出行波移位缓冲器10中移出的数据切换输出到相应的网络接口。
图1形象的表达了数字路由的原理,它象一个数字万向节,在同步矩阵开关阵列8的控制下,改变着数据的流向。
图2所示是路由决策模块5的结构,数据路由决策模块5的输入接口是先进先出行波移位缓冲器10中的数据流报头寄存器11和状态标志寄存器12,数据流控制模块15的输出和并行矩阵开关阵列8中的命令接收译码模块6相连。
在数据流报头寄存器11里记录着数据来自哪里,要去何方,数据宽度是多少?数据长度是多少等相关信息。状态标志寄存器12记录着路由器的工作状态、线路占用情况等关于数据通道的信息。根据这两个寄存器的信息,决策形成模块14给出数据的运行方向控制,由于数据流动方向的变化,报头要重编码。换上新报头的数据流,在先进先出行波移位缓冲器10的输出控制模块17和数据流控制的共同制约下,奔向新的目的地。如果前方发生道路拥挤,数据流要在先进先出行波移位缓冲器10里暂存,待命出发。先进先出行波移位缓冲器10的长度要等于数据流的长度,用路由协议确定。
本发明示例实施例数据传输路径如图3所示,以路由器R3为例,8个方向的并行数据,其中四路来自局部相近的处理器CPU6、CPU7、CPU10、CPU11;另四路来自全局网络,由相近路由器R1、R2、R3、R4提供。通过同步矩阵开关阵列8;实现数字传输方向控制。进入到先进先出行波移位缓冲器10的数据,采用行波移位的方式向路由器的输出端移动,在输出端把数据馈入相应的网络接口,继续它的数据旅游。图3中是由16个处理器、5个片上网络并行数字路由器集成在单一芯片上的系统芯片(SOC),16个处理器处理器担负着系统的数据运算功能,5个片上网络并行数字路由器担负着处理器之间的数据通信。例如数据在处理器1、处理器2、处理器5、处理器6之间传输数据时,仅通过片上路由器R1即可。如果数据要在处理器1和处理器16之间传输数据,其路径可以是:CPU1→R1→R2→R5→CPU16;也可能是另一通道:CPU1→R1→R4→R5→CPU16;
Claims (6)
1.一种片上网络并行数字路由器,其特征在于它是在集成电路芯片上由先进先出行波移位缓冲器、在片上所有的先进先出行波移位缓冲器两边的两组同步矩阵开关阵列、数据路由决策模块、并行网络接口汇集而成,并行网络接口输入端口与两同步矩阵开关阵列相连接;在先进先出行波移位缓冲器一边的同步矩阵开关阵列的输出接口和片上所有的先进先出行波移位缓冲器输入接口相连,片上所有的先进先出行波移位缓冲器的输出接口与另一边同步矩阵开关阵列输入接口连接;通过同步矩阵开关阵列连接到并行网络接口;数据路由决策模块包括数据流报头寄存器和状态标志寄存器,其接口含有命令输出接口,数据路由决策模块中的数据流报头寄存器和状态标志寄存器通过报头数据和状态输入线与先进先出行波移位缓冲器相连,数据路由决策模块的命令输出接口和同步矩阵开关阵列的控制命令接收译码模块相连,利用控制命令接收译码模块实现数据路由决策模块的控制意图。
2.如权利要求1所述的片上网络并行数字路由器,其特征在于:所述的先进先出行波位移缓冲器是由8条容量4K或8K或16K、数据宽度32位或64位或128位的先进先出行波移位缓冲器组成。
3.如权利要求1所述的片上网络并行数字路由器,其特征在于:所述的两组同步矩阵开关阵列由控制命令接收译码模块、双向数字开关阵列组成;同步矩阵开关阵列的规模为4X4或8X8;数据宽度为32位或64位或128位;同步矩阵开关阵列受控于数据路由决策模块,双向并行工作,能够将数据流方向改变,送往任意输出通道。
4.如权利要求1所述的片上网络并行数字路由器,其特征在于所述的数据路由决策模块是由数据流报头寄存器、状态标志寄存器、报头编码模块、决策形成模块、数据流控制模块、先进先出行波移位缓冲器输入控制模块、先进先出行波移位缓冲器输出控制模块组成。
5.如权利要求1所述的片上网络并行数字路由器,所述的并行网络接口是32位宽度的数据通道,包括局部网络接口和全局网络接口,局部网络接口与临近的处理器相连,接收来自临近处理器的数据;全局网络接口与临近的路由器相连,接收来自远程的数据。
6.一种片上网络并行数字路由器并行数据传输方法,步骤如下:
a.数据输入条件:
先进先出行波移位缓冲器在空或正在移出数据过程中,在保证数据不被淹没的条件下,能够接收输入数据流;
b.数据输出条件:
在数据路由决策模块的控制下,在前方数据通道没有拥塞的条件下,更换了新报头的数据流择路输出;
c.数据行波移位的模式:
在系统时钟的控制下,数据做32位或64位或128位并行同步移动,数据流的启动和停止、输入和输出、行波移动和缓冲暂存由数据路由决策模块控制;
d.数据路由决策模块的工作过程:
根据数据流报头寄存器的信息,编译解码出数据来自何方,要去哪里;决策形成模块根据解码信息,和工作状态寄存器的信息给出控制命令和新报头编码信息;
e.同步矩阵开关阵列工作过程:
同步矩阵开关阵列接收控制命令,把从先进先出行波移位缓冲器中移出的数据切换输出到相应的网络接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101131429A CN100561924C (zh) | 2007-10-10 | 2007-10-10 | 片上网络数字路由器及其并行数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101131429A CN100561924C (zh) | 2007-10-10 | 2007-10-10 | 片上网络数字路由器及其并行数据传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101141261A CN101141261A (zh) | 2008-03-12 |
CN100561924C true CN100561924C (zh) | 2009-11-18 |
Family
ID=39193029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101131429A Expired - Fee Related CN100561924C (zh) | 2007-10-10 | 2007-10-10 | 片上网络数字路由器及其并行数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100561924C (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252513B (zh) * | 2008-04-07 | 2010-09-29 | 哈尔滨工业大学 | 保障服务质量的片上网络带宽资源调度方法 |
CN101335606B (zh) * | 2008-07-25 | 2012-07-11 | 中国科学院计算技术研究所 | 一种高可靠片上网络路由器系统及其设计方法 |
CN101383712B (zh) * | 2008-10-16 | 2010-12-22 | 电子科技大学 | 一种片上网络的路由节点微结构 |
CN101409680B (zh) * | 2008-11-24 | 2011-03-30 | 清华大学 | 一种基于时分复用的片上网络信息传输方法及系统 |
CN101834789B (zh) * | 2010-04-15 | 2012-11-21 | 南京大学 | 面向包-电路交换片上路由器的回退转向路由算法及所用路由器 |
CN102063408B (zh) * | 2010-12-13 | 2012-05-30 | 北京时代民芯科技有限公司 | 一种多核处理器片内数据总线 |
CN102354171B (zh) * | 2011-07-08 | 2013-11-06 | 北京航空航天大学 | 一种具有rs422接口的远程矩阵开关控制模块 |
EP2833578B1 (en) | 2012-03-28 | 2018-05-09 | ZTE Corporation | Method and system for implementing synchronous parallel transmission over multiple channels |
CN103023807B (zh) * | 2012-12-20 | 2016-04-27 | 上海大学 | 分布式8x8低延迟高带宽交叉点缓存队列片上路由器 |
CN103166863B (zh) * | 2012-12-20 | 2015-10-07 | 上海大学 | 集总式8x8低延迟高带宽交叉点缓存队列片上路由器 |
CN104102473B (zh) * | 2013-04-12 | 2017-08-11 | 杭州迪普科技股份有限公司 | 一种实现数据高速分发的装置 |
CN104202253B (zh) * | 2014-08-06 | 2017-05-31 | 长春理工大学 | 基于动态路由表的片上网络拥塞控制方法 |
CN105095150B (zh) * | 2015-08-14 | 2018-03-02 | 中国电子科技集团公司第五十八研究所 | 一种支持片上网络的网络接口 |
CN106375153B (zh) * | 2016-09-05 | 2019-02-05 | 华中科技大学 | 一种片上网络中实时通信的可调度性分析方法 |
CN107528786B (zh) * | 2017-07-19 | 2019-05-14 | 杜景钦 | 基于平行处理的智能路由器及以此构建的物联网应用系统 |
CN111382114B (zh) | 2018-12-28 | 2022-05-03 | 北京灵汐科技有限公司 | 一种用于片上网络的数据传输方法、装置及电子设备 |
CN110191069B (zh) * | 2019-05-31 | 2021-04-06 | 西安理工大学 | 一种带有多条通道的环形片上网络 |
WO2021134521A1 (zh) * | 2019-12-31 | 2021-07-08 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN111755437B (zh) * | 2020-07-01 | 2022-05-31 | 无锡中微亿芯有限公司 | 利用硅连接层形成片上网络的fpga装置 |
CN111679615B (zh) * | 2020-07-01 | 2021-10-15 | 无锡中微亿芯有限公司 | 内部集成具有不同位宽连线的片上网络的fpga装置 |
CN112181493B (zh) * | 2020-09-24 | 2022-09-13 | 成都海光集成电路设计有限公司 | 寄存器网络架构和寄存器访问方法 |
CN113218437B (zh) * | 2021-04-30 | 2022-05-13 | 华中师范大学 | 高密度电荷传感器芯片大面阵可容错网络读出装置及方法 |
-
2007
- 2007-10-10 CN CNB2007101131429A patent/CN100561924C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101141261A (zh) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100561924C (zh) | 片上网络数字路由器及其并行数据传输方法 | |
CN104798062B (zh) | 包含具有多层互连的散布的处理器的处理系统 | |
US9674114B2 (en) | Modular decoupled crossbar for on-chip router | |
CN101145147A (zh) | 三维多处理器系统芯片 | |
CN107113254A (zh) | 自适应交换芯片上网络 | |
Flaig | VLSI mesh routing systems | |
Kim et al. | Exploiting new interconnect technologies in on-chip communication | |
CN107038133A (zh) | 基于片上网络方法的用于存储器库的织物互连 | |
CN104780122B (zh) | 基于缓存再分配的层次化片上网络路由器的控制方法 | |
CN107113253A (zh) | 用于片上网络的空间划分的电路交换信道 | |
CN1531275A (zh) | 使用多端口存储器的体系结构、装置、系统及其使用方法 | |
CN102063408B (zh) | 一种多核处理器片内数据总线 | |
US9344385B2 (en) | Asynchronous pipelined interconnect architecture with fanout support | |
Alimi et al. | Network-on-chip topologies: Potentials, technical challenges, recent advances and research direction | |
KR100730279B1 (ko) | 스타 토로스 토폴로지를 이용하여 칩 상의 디바이스를연결한 컴퓨터 칩 | |
CN107113227A (zh) | 流水线化混合分组/电路交换片上网络 | |
CN109582622A (zh) | 基于三维Mesh片上网络的双链路互连架构 | |
US7660270B2 (en) | Computer system and method using efficient module and backplane tiling to interconnect computer nodes via a Kautz-like digraph | |
CN102929329A (zh) | 片上系统间互连网络的动态重构方法 | |
CN100481060C (zh) | 一种流处理器中多核扩展的方法 | |
Bourduas et al. | Modeling and evaluation of ring-based interconnects for Network-on-Chip | |
CN107113252A (zh) | 用于片上网络的并行方向解码电路 | |
Kumar et al. | A survey for silicon on chip communication | |
Alimi et al. | Network-on-Chip Topologies: Potentials, Technical Challenges, Recent Advances and Research Direction | |
Chou et al. | Hierarchical circuit-switched NoC for multicore video processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20121010 |