CN100550448C - 发光装置的形成方法与半导体发光装置 - Google Patents
发光装置的形成方法与半导体发光装置 Download PDFInfo
- Publication number
- CN100550448C CN100550448C CN 200610009081 CN200610009081A CN100550448C CN 100550448 C CN100550448 C CN 100550448C CN 200610009081 CN200610009081 CN 200610009081 CN 200610009081 A CN200610009081 A CN 200610009081A CN 100550448 C CN100550448 C CN 100550448C
- Authority
- CN
- China
- Prior art keywords
- light
- mentioned
- emitting device
- dielectric medium
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 15
- 238000005516 engineering process Methods 0.000 claims abstract description 12
- 239000002245 particle Substances 0.000 claims abstract description 9
- 230000000295 complement effect Effects 0.000 claims abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000013081 microcrystal Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 8
- 238000004020 luminiscence type Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011882 ultra-fine particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
Abstract
本发明提供一种发光装置的形成方法与半导体发光装置，所形成的发光装置与使用互补金属氧化物半导体工艺的一控制电路集成，形成至少一发光装置的方法包括下列步骤：形成至少一设置于下电极之中或是上方的介电区，其中介电区包括多孔介电质或低密度介电质；将多个发光粒子注入至介电区中；以及形成至少一设置于介电区上的上电极。本发明所述发光装置的形成方法与半导体发光装置，增加了纳米微晶体的沉积效率，因此可改善发光装置的空穴移动率以及栅极介电层界面，且不需要增加工艺花费就可以轻易的将发光装置与控制电路集成。
Description
技术领域
本发明是有关于一种集成电路设计，特别是有关于与一种控制电路装置设置于同一基板上的发光技术。
背景技术
发光(light emitting)技术是为近年来快速进步的一种产业。发光技术是通过提出新的产品(例如液晶显示器)，以缩小产品的尺寸(例如计算机显示器)。
一种目前用来制造发光装置的传统方法是为将一些相当于纳米微晶体(nanocrystal)的超微粒子(ultra-fine particle)注入至硅表面上的厚介电层中。这些纳米微晶体可以由硅(Si)、锗(Ge)，或是硅与锗的化合物(硅化锗，SiGe)等材料所构成。介电层是由二氧化硅(SiO2)所形成，二氧化硅经过证实为可以用来控制工艺的材料。
然而，此传统的工艺方法存在许多严重的错误。例如，传统的工艺方法会产生较差的栅极介电层界面，如此一来会降低将纳米微晶体完美注入到硅表面上的介电层中的可能性。CMOS(互补金属氧化物半导体)装置的效能也会因为具有较差的空穴移动率(hole mobility)而变差。使用厚的二氧化硅介电层即代表在制造过程中，必须花费较多的材料成本。在传统工艺方法中，将发光装置与控制电路装置设置在同一个基板上亦为困难的。由于发光装置必须与许多VLSI控制电路装置结合，因此如何使发光装置与控制电路装置设置在同一个基板上是个重要的议题。
图1是显示传统发光装置的半导体剖面图100，传统发光装置的厚介电层(例如二氧化硅)是设置于硅基板上，并且具有纳米微晶体掺杂于其中。厚介电层102是设置于硅基板104上。介电层102的厚度会影响发光装置所产生的颜色。介电层102通常是由二氧化硅所构成，二氧化硅可对工艺提供良好的控制。一些相当于超微粒子的纳米微晶体106是掺杂在厚介电层102中，作为发光介质。这些纳米微晶体106可由硅(Si)、锗(Ge)或是其化合物等材料所构成。
然而，传统的工艺方法中存在许多的问题。例如，传统的工艺方法中会形成相对较差的栅极介电层界面，如此一来会降低将纳米微晶体理想注入到硅表面上的介电层中的可能性。CMOS装置的效能也会因为具有较差的空穴移动率而变差。由于在传统的工艺方法中是使用厚的介电层102，因此必然会增加材料的花费。
因此需要设计一种不需要增加工艺花费就可以轻易的将发光装置与控制电路集成的工艺方法。
发明内容
有鉴于此，本发明提供一种形成至少一发光装置的方法，所形成的发光装置与使用互补金属氧化物半导体工艺的一控制电路集成，该形成至少一发光装置的方法包括下列步骤：形成至少一设置于下电极之中的介电区，其中介电区包括多孔介电质；将多个发光粒子注入至介电区中；以及形成至少一设置于介电区上的上电极。
本发明所述的形成至少一发光装置的方法，上述发光粒子为多个纳米微晶体材料，且上述纳米微晶体材料包括硅或锗基材其中之一。
本发明所述的形成至少一发光装置的方法，上述多孔介电质具有大于2纳米的孔径，并且包括一低介电常数的介电质材料或是通过化学气相沉积所形成的氧化层。
本发明所述的形成至少一发光装置的方法，上述多孔介电质在50∶1的氟化氢溶剂中，具有大于200埃/分的湿蚀刻速率。
本发明所述的形成至少一发光装置的方法，上述介电区为设置于上述下电极中的一浅沟槽隔离区，上述下电极为半导体基板。
本发明所述的形成至少一发光装置的方法，上述下电极为具有上述介电区形成于上的一金属区。
再者，本发明提供一种半导体发光装置，包括至少一设置于下电极之中的多孔介电质区，其中多孔介电质区中的孔径是大于2纳米；以及至少一设置于多孔介电质区上的上电极，其中多孔介电质区包括多个发光纳米微晶体材料。
本发明所述的半导体发光装置，上述纳米微晶体材料包括硅或锗基材其中之一。
本发明所述的半导体发光装置，上述多孔介电质区包括一低介电常数的介电质材料或一化学气相沉积氧化层。
本发明所述的半导体发光装置，上述下电极为一半导体基板，且上述多孔介电质区为设置于其中的一浅沟槽隔离区。
本发明所述的半导体发光装置，上述下电极为具有上述多孔介电质区形成于上的一金属区。
本发明所述的半导体发光装置，更包括至少一个彩色滤光片，设置于上述上电极之上。
再者，本发明提供一种半导体发光装置，包括至少一设置于下电极之中或是上方的低密度介电质区，在50∶1的氟化氢溶剂中，低密度介电质区的湿蚀刻速率大于200埃/分；至少一设置于低密度介电质区上的上电极；以及至少一设置于上电极之上的彩色滤光片，其中低密度介电质区包括由硅或锗为基材的发光纳米微晶体材料。
本发明所述的半导体发光装置，上述下电极为一半导体基板，且上述低密度介电质区是为设置于其中的一浅沟槽隔离区。
本发明所述的半导体发光装置，上述下电极是为具有上述低密度介电质区设置于上的一金属区。
本发明所述发光装置的形成方法与半导体发光装置，透过使用等离子掺杂法或是其他注入方法将由硅、锗或其化合物所构成的纳米微晶体注入至具有低介电常数的更多孔或低密度的介电层(例如SACVD氧化物以及多孔或低密度低介电常数的材料)，以增加纳米微晶体的沉积效率，因此可改善发光装置的空穴移动率以及栅极介电层界面。且不需要增加工艺花费就可以轻易的将发光装置与控制电路集成的工艺方法。
附图说明
图1是显示传统发光装置的半导体剖面图。
图2A是显示根据本发明实施例所述的具有纳米微晶体掺杂于其介电层中的发光装置的剖面图，包括多孔或低密度氧化层。
图2B中是显示根据本发明另一实施例所述的具有纳米微晶体掺杂于其介电层中的发光装置的半导体剖面图，包括多孔或低密度粒子。
图2C是显示根据本发明另一实施例所述的具有纳米微晶体掺杂于其介电层中的发光装置的半导体剖面图，包括多孔或低密度粒子。
图3是显示根据本发明多个实施例所述的三像素电路。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
本发明提供许多种发光装置的制造方法，如此一来，是可将发光装置与控制电路装置设置于同一个基板上。
图2A是显示根据本发明实施例所述的具有纳米微晶体掺杂于其介电层中的发光装置的剖面图200，包括多孔(porous)或低密度氧化层。在此实施例中，多孔或低密度氧化物是设置于硅基板内的浅沟槽隔离区(shallow trench isolation，STI)中。
在剖面图200中，浅沟槽隔离区202是形成于硅基板204中。作为介电层的浅沟槽隔离区202是由多孔或低密度氧化物所填满。接下来，将多个纳米微晶体206注入至多孔或低密度氧化物中。多孔或低密度氧化物较佳为具有低介电常数(low-K)的材料，例如次常压化学气相沉积(sub-atmospheric chemical vapordeposition，SACVD)氧化物或是等离子辅助化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)氧化物，透过将多个纳米微晶体206注入至多孔或低密度氧化物中可增加纳米微晶体206的沉积效率。多孔材料的孔径至少大于2纳米。在50∶1的氟化氢溶剂中，低密度氧化物的湿蚀刻速率大于200埃/分。例如，多孔或低密度氧化物可透过SACVD或是PECVD来完成。多孔或低密度氧化物可用来改善空穴移动率以及栅极氧化层界面。作为发光介质的纳米微晶体206是掺杂于浅沟槽隔离区202的多孔或低密度氧化物中，本领域技术人员皆了解纳米微晶体206的注入方法。值得注意的是，纳米微晶体206可由硅、锗或其化合物所构成。为了使纳米微晶体206发光，将上电极208设置于浅沟槽隔离区202上，而以硅基板204作为下电极。浅沟槽隔离区202可具有大于3000埃的厚度。
在此发明中，由上电极208上方向下看，可看到纳米微晶体206所发射的光。选择性的将彩色滤光片膜(color filter film)210设置于上电极208的上层，以提供所需要的颜色。介电层的厚度亦可影响产生的颜色。值得注意的是，用以产生本发明所需要元件的工艺步骤与材料是相容于目前标准CMOS工艺，例如浅沟槽隔离区202以及上电极208。本发明的设计更可应用于其他类型的电路集成，例如应用于VLSI存储装置。
图2B中是显示根据本发明另一实施例所述的具有纳米微晶体掺杂于其介电层中的发光装置的半导体剖面图212，包括多孔或低密度粒子。在此实施例中，介电层包括设置于硅基板上的多孔或低密度氧化物。设置于硅基板216上的介电层214具有与图2A中相同的多孔或低密度氧化物。介电层214的厚度可大于3000埃。作为发光介质的多个纳米微晶体218是掺杂在设置于硅基板216表面上的介电层214中。这些纳米微晶体218是由硅、锗或其化合物所构成。
如同图2A，作为介电层214的多孔或低密度氧化物是为具有低介电常数的材料，可增加纳米微晶体218的沉积效率。为了使纳米微晶体218发光，上电极220是设置于介电层214上，同时把硅基板216作为下电极。
根据本发明实施例，由上电极220的上方可看见纳米微晶体218所发射的光。选择性的将彩色滤光片膜222设置于上电极220的上层，以提供所需要的颜色。介电层的厚度可影响所产生的颜色。值得注意的是，用以产生本发明所需要元件的工艺步骤与材料是相容于目前标准CMOS工艺，例如介电层214以及上电极220。本发明更允许电路集成，例如VLSI存储装置的实现。
图2C是显示根据本发明另一实施例所述的具有纳米微晶体掺杂于其介电层中的发光装置的半导体剖面图224，包括多孔或低密度粒子。在此实施例中，作为下电极的介电层包括设置于金属层上的多孔或低密度氧化物。
剖面图224是相似于图2B中的剖面图212。介电层226是由相同于图2A与图2B中使用的多孔或低密度氧化物所填满。然而，在本实施例中，介电层226是设置于金属层228上，而不是设置于硅基板上。金属层228是设计用来当作下电极。作为发光介质的多个纳米微晶体230是掺杂于介电层226中。这些纳米微晶体230是由硅、锗或其化合物所构成。
作为介电层226的多孔或低密度氧化物是为具有低介电常数的材料，可增加纳米微晶体230的沉积效率。为了使纳米微晶体230发光，上电极232是设置于介电层226上，同时把金属层228作为下电极。
根据本发明实施例，由上电极232的上方可看到纳米微晶体230所发射的光。选择性的将彩色滤光片膜234设置于上电极232的上层，以提供所需要的颜色。介电层226的厚度可影响所产生的颜色。值得注意的是，用以产生本发明所需要元件的工艺步骤与材料是相容于目前标准CMOS工艺，例如介电层226、金属层228以及上电极232。本发明更允许电路集成，例如VLSI存储装置的实现。
图3是显示根据本发明多个实施例所述的三像素(pixel)电路300。电路300是由标准CMOS工艺所制造，且由于图2A、图2B以及图2C的工艺方法与标准CMOS工艺相容，所以电路300可与图2A、图2B以及图2C中所显示的剖面图集成。
每一像素包括三个排在同一列的NMOS晶体管。每个NMOS晶体管是用以控制像素的颜色程度：红、绿以及蓝。例如，包括三个NMOS晶体管302、304以及306的像素是用以显示红绿蓝(RGB)三色，其中晶体管302控制红色输出、晶体管304控制绿色输出且晶体管306控制蓝色输。对应于晶体管的颜色输出是取决于设置于发光装置上且对应于该晶体管的彩色滤光片。由于电路图300中具有三行与三列的晶体管，总共代表三个像素。
所有NMOS晶体管的栅极是透过信号线耦接至对应的变压(variable voltage)产生电路(未图示)。透过调整供应至NMOS晶体管的栅极的电压，便可控制某些颜色的发光强度。例如，NMOS晶体管302的栅极是耦接至变压产生电路，变压产生电路是透过信号线308来控制红色的强度。NMOS晶体管304与306的栅极是耦接至变压产生电路，且分别透过信号线310与312来控制绿色与蓝色的强度。以这样的像素概念，可产生不同颜色的光，并且透过三种光学装置来调整光的强度。
透过使用等离子掺杂法或是其他注入方法将由硅、锗或其化合物所构成的纳米微晶体注入至具有低介电常数的更多孔或低密度的介电层(例如SACVD氧化物以及多孔或低密度低介电常数的材料)，以增加纳米微晶体的沉积效率，因此可改善发光装置的空穴移动率以及栅极介电层界面。再者，设置于多孔或低密度介电层上的控制电极(例如介电层208、220、232)可由非复晶硅(non-poly)半导体材料构成，例如氧化铟锡(Indium Tin oxide)，因为这样的材料可以操控施加于控制电极的电压。由于所有的工艺步骤以及材料皆与标准CMOS工艺相容，因此本发明所揭露的工艺方法允许发光装置与VLSI电路设置在同一个基板中。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：传统发光装置的半导体剖面图
102、214、226：介电层
104、204、216：硅基板
106、206、218、230：纳米微晶体
200、212、224：发光装置的剖面图
202：浅沟槽隔离区
208、220、232：上电极
210、222、234：彩色滤光片膜
228：金属层
300：三像素电路
302、304、306：NMOS晶体管
308、310、312：信号线
Claims (13)
1.一种形成至少一发光装置的方法，其特征在于，所形成的发光装置与使用互补金属氧化物半导体工艺的一控制电路集成，该形成至少一发光装置的方法包括下列步骤：
形成至少一介电区，设置于一下电极中，其中上述介电区包括一多孔介电质；
将多个发光粒子注入至上述介电区中；以及
形成至少一上电极，设置于上述介电区上。
2.根据权利要求1所述的形成至少一发光装置的方法，其特征在于，上述发光粒子为多个纳米微晶体材料，且上述纳米微晶体材料包括硅或锗基材其中之一。
3.根据权利要求1所述的形成至少一发光装置的方法，其特征在于，上述多孔介电质具有大于2纳米的孔径，并且包括一低介电常数的介电质材料或是通过化学气相沉积所形成的氧化层。
4.根据权利要求1所述的形成至少一发光装置的方法，其特征在于，上述多孔介电质在50∶1的氟化氢溶剂中，具有大于200埃/分的湿蚀刻速率。
5.根据权利要求1所述的形成至少一发光装置的方法，其特征在于，上述介电区为设置于上述下电极中的一浅沟槽隔离区，上述下电极为半导体基板。
6.根据权利要求1所述的形成至少一发光装置的方法，其特征在于，上述下电极为具有上述介电区形成于上的一金属区。
7.一种半导体发光装置，其特征在于，所述半导体发光装置包括：
至少一多孔介电质区设置于一下电极中，其中上述多孔介电质区中的孔径是大于2纳米；以及
至少一上电极设置于上述多孔介电质区上；
其中上述多孔介电质区包括多个发光纳米微晶体材料。
8.根据权利要求7所述的半导体发光装置，其特征在于，上述纳米微晶体材料包括硅或锗基材其中之一。
9.根据权利要求7所述的半导体发光装置，其特征在于，上述多孔介电质区包括一低介电常数的介电质材料或一化学气相沉积氧化层。
10.根据权利要求7所述的半导体发光装置，其特征在于，上述下电极为一半导体基板，且上述多孔介电质区为设置于其中的一浅沟槽隔离区。
11.根据权利要求7所述的半导体发光装置，其特征在于，上述下电极为具有上述多孔介电质区形成于上的一金属区。
12.根据权利要求7所述的半导体发光装置，其特征在于，更包括至少一个彩色滤光片，设置于上述上电极之上。
13.根据权利要求7所述的半导体发光装置，其特征在于，上述多孔介电质区在50∶1的氟化氢溶剂中，具有大于200埃/分的湿蚀刻速率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/190,992 | 2005-07-27 | ||
| US11/190,992 US7361541B2 (en) | 2005-07-27 | 2005-07-27 | Programming optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1905221A CN1905221A (zh) | 2007-01-31 |
| CN100550448C true CN100550448C (zh) | 2009-10-14 |
Family
ID=37674414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610009081 Expired - Fee Related CN100550448C (zh) | 2005-07-27 | 2006-02-17 | 发光装置的形成方法与半导体发光装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7361541B2 (zh) |
| CN (1) | CN100550448C (zh) |
| TW (1) | TWI285446B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8786050B2 (en) | 2011-05-04 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor with biased-well |
| US8664741B2 (en) | 2011-06-14 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company Ltd. | High voltage resistor with pin diode isolation |
| US9373619B2 (en) | 2011-08-01 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor with high voltage junction termination |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585640A (en) * | 1995-01-11 | 1996-12-17 | Huston; Alan L. | Glass matrix doped with activated luminescent nanocrystalline particles |
| US6225647B1 (en) * | 1998-07-27 | 2001-05-01 | Kulite Semiconductor Products, Inc. | Passivation of porous semiconductors for improved optoelectronic device performance and light-emitting diode based on same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677680B2 (en) * | 2001-02-28 | 2004-01-13 | International Business Machines Corporation | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials |
| KR100940530B1 (ko) * | 2003-01-17 | 2010-02-10 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| US6784077B1 (en) * | 2002-10-15 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co. Ltd. | Shallow trench isolation process |
| US7042052B2 (en) * | 2003-02-10 | 2006-05-09 | Micron Technology, Inc. | Transistor constructions and electronic devices |
| TWI233703B (en) | 2004-05-19 | 2005-06-01 | Atomic Energy Council | White light emitting device and method for preparing the same |
| US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
-
2005
- 2005-07-27 US US11/190,992 patent/US7361541B2/en not_active Expired - Fee Related
-
2006
- 2006-01-16 TW TW95101599A patent/TWI285446B/zh not_active IP Right Cessation
- 2006-02-17 CN CN 200610009081 patent/CN100550448C/zh not_active Expired - Fee Related
-
2008
- 2008-02-22 US US12/036,063 patent/US8847253B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585640A (en) * | 1995-01-11 | 1996-12-17 | Huston; Alan L. | Glass matrix doped with activated luminescent nanocrystalline particles |
| US6225647B1 (en) * | 1998-07-27 | 2001-05-01 | Kulite Semiconductor Products, Inc. | Passivation of porous semiconductors for improved optoelectronic device performance and light-emitting diode based on same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070023755A1 (en) | 2007-02-01 |
| US8847253B2 (en) | 2014-09-30 |
| US20080142830A1 (en) | 2008-06-19 |
| TWI285446B (en) | 2007-08-11 |
| TW200705711A (en) | 2007-02-01 |
| US7361541B2 (en) | 2008-04-22 |
| CN1905221A (zh) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592619B2 (en) | Epitaxy layer and method of forming the same | |
| CN101369604B (zh) | 半导体装置及其制造方法 | |
| TWI411100B (zh) | 用於增進通道載子移動性之具有高應力襯料之基於Ｓｉ-Ｇｅ的半導體裝置 | |
| CN101057323A (zh) | 具有混合表面取向衬底的沟槽电容器 | |
| CN100511607C (zh) | 薄膜晶体管及其制造方法 | |
| CN102157380B (zh) | 制造半导体装置的方法 | |
| CN101409236A (zh) | 半导体器件的制造方法 | |
| US20200343383A1 (en) | PMOS FinFET | |
| US8809163B2 (en) | Fabricating method of trench-gate metal oxide semiconductor device | |
| TWI756816B (zh) | 高電阻率絕緣體上矽基底及其形成方法 | |
| CN107068679A (zh) | 半导体装置与其形成方法 | |
| CN100550448C (zh) | 发光装置的形成方法与半导体发光装置 | |
| CN104600070A (zh) | 衬底结构、cmos器件和制造cmos器件的方法 | |
| US7557010B2 (en) | Method to improve writer leakage in a SiGe bipolar device | |
| TW201310655A (zh) | 半導體元件及其製作方法 | |
| US10229995B2 (en) | Fabricating method of fin structure with tensile stress and complementary FinFET structure | |
| KR101425845B1 (ko) | 반도체 장치 및 그 제작 방법 | |
| CN102790014A (zh) | 经受应力的半导体器件及其制造方法 | |
| US10879131B2 (en) | Semiconductor structure and manufacturing method for the same | |
| US11309427B2 (en) | Thin film transistor and method for manufacturing a thin film transistor | |
| US20080185675A1 (en) | Trench Isolation Structure and a Method of Manufacture Therefor | |
| US9391133B2 (en) | Capacitor and preparation method thereof | |
| TW202312247A (zh) | 半導體結構及其形成方法 | |
| Chen et al. | P‐211L: Late‐News Poster: Exploring the Pixel Density Limitations of SBS AMOLED for VR Application | |
| TWI428882B (zh) | 源極驅動器以及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 |