CN100550371C - 可堆叠式半导体封装结构 - Google Patents

可堆叠式半导体封装结构 Download PDF

Info

Publication number
CN100550371C
CN100550371C CN 200610168870 CN200610168870A CN100550371C CN 100550371 C CN100550371 C CN 100550371C CN 200610168870 CN200610168870 CN 200610168870 CN 200610168870 A CN200610168870 A CN 200610168870A CN 100550371 C CN100550371 C CN 100550371C
Authority
CN
China
Prior art keywords
substrate
chip
package structure
conductor package
stackable semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200610168870
Other languages
English (en)
Other versions
CN101197353A (zh
Inventor
卢勇利
翁国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610168870 priority Critical patent/CN100550371C/zh
Publication of CN101197353A publication Critical patent/CN101197353A/zh
Application granted granted Critical
Publication of CN100550371C publication Critical patent/CN100550371C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是关于一种可堆叠式半导体封装结构，包括第一基板、芯片、第二基板、若干条第二导线、若干个支撑组件及一个封胶材料。该芯片位于且电性连接至该第一基板的一个表面上。该第二基板位于该芯片上方，该第二基板的面积大于该芯片的面积，且该第二基板是利用这些第二导线电性连接至该第一基板。这些支撑组件位于该第一基板及该第二基板之间，以支撑该第二基板。该封胶材料将第一基板的一个表面、芯片、第二导线、支撑组件及部分该第二基板包覆，且暴露出该第二基板的一个表面。这样，在打线作业时，该第二基板的悬空部分不会有摇晃或是震荡的情况。

Description

可堆叠式半导体封装结构
技术领域
本发明关于一种可堆叠式半导体封装结构，特别是关于一种利用支撑组件做为支撑之用的可堆叠式半导体封装结构。
背景技术
参考图1，显示现有可堆叠式半导体封装结构的剖视示意图。该现有可堆叠式半导体封装结构1包括第一基板11、芯片12、第二基板13、若干条导线14及一层封胶材料15。该第一基板11具有第一表面111及第二表面112。该芯片12以覆晶方式附着至该第一基板11的第一表面111上。该第二基板13是利用一层黏胶层16黏附于该芯片12上，该第二基板13具有第一表面131及第二表面132，其中该第一表面131上具有若干个第一焊垫133及若干个第二焊垫134。该第二基板13的面积以俯视看会大于该芯片12的面积，而使得该第二基板13有些部分会延伸于该芯片12之外，而形成悬空部分。
这些导线14电性连接该第二基板13的这些第一焊垫133至该第一基板11的第一表面111。该封胶材料15将该第一基板11的第一表面111、芯片12、导线14及部分该第二基板13包覆，且暴露出该第二基板13的第一表面131上的这些第二焊垫134，而形成一个封胶开口(Mold Area Opening)17。在通常情况下，该现有可堆叠式半导体封装结构1可以在该封胶开口17再迭放另一封装结构18或其它组件，其中该封装结构18的焊球181电性连接该第二基板13的这些第二焊垫134。
该现有可堆叠式半导体封装结构1的缺点如下。首先，由于该第二基板13会有悬空部分，这些第一焊垫133位于该芯片12相对位置的外围(即该悬空部分)，且这些第一焊垫133与该芯片12的边缘的相对位置间的距离定义为一个悬空长度L1，经实验显示当该悬空长度L1大于该第二基板13的厚度T1三倍以上的情况下在打线(Wire Bonding)作业时，该悬空部分会有摇晃或是震荡的情况，而不利打线作业的进行。更甚者，当打线作业时，第二基板13受到向下应力太大时，会造成该第二基板13破裂(crack)。其次，由于会有上述摇晃、震荡或是破裂的情况，因此该悬空部分不能太长，使得该第二基板13的面积受到限制，因而限制于封胶开口17暴露出该第二基板13的第一表面131上的这些第二焊垫134的布局空间。最后，为了减少上述摇晃、震荡或破裂的情况，该第二基板13的厚度不可太薄，因此该现有可堆叠式半导体封装结构1的整体厚度无法有效降低。
因此，有必要提供一种新的可堆叠式半导体封装结构，以解决上述问题。
发明内容
本发明的主要目的在于提供一种面积大、厚度薄且打线时不会摇晃、震荡或是破裂的可堆叠式半导体封装结构。
为达成前述目的，本发明一种可堆叠式半导体封装结构，其包括第一基板、芯片、第二基板、若干条第二导线、若干个支撑组件及一个封胶材料。该第一基板具有第一表面及第二表面。该芯片位于该第一基板的第一表面，且电性连接至该第一基板的第一表面。该第二基板位于该芯片上方，该第二基板具有第一表面及第二表面，该第二基板的第一表面上具有若干个第一焊垫及若干个第二焊垫，该第二基板的面积大于该芯片的面积。这些第二导线是用以电性连接该第二基板的这些第一焊垫至该第一基板的第一表面。这些支撑组件位于该第一基板的第一表面及该第二基板的第二表面间，以支撑该第二基板。该封胶材料将该第一基板的第一表面、芯片、支撑组件、第二导线及第一焊垫包覆而暴露出第二焊垫。
与现有技术相比，本发明的可堆叠式半导体封装结构在打线作业时，该第二基板的悬空部分不会有摇晃、震荡或是破裂的情况，而且该第二基板的面积可以加大，以置放更多组件，此外，该第二基板的厚度可以减小，进而降低该可堆叠式半导体封装结构整体的厚度。
附图说明
图1显示现有可堆叠式半导体封装结构的剖视示意图；
图2显示本发明可堆叠式半导体封装结构的第一实施例的剖视示意图；
图3显示本发明可堆叠式半导体封装结构的第二实施例的剖视示意图；
图4显示本发明可堆叠式半导体封装结构的第三实施例的剖视示意图；及
图5显示本发明可堆叠式半导体封装结构的第四实施例的剖视示意图。
具体实施方式
参考图2，显示本发明可堆叠式半导体封装结构的第一实施例的剖视示意图。该可堆叠式半导体封装结构2包括第一基板21、芯片22、第二基板23、若干个支撑组件(即若干个虚(dummy)焊球29，其不具有电性连接的功能)及一层封胶材料25。该第一基板21具有第一表面211及第二表面212。该芯片22位于该第一基板21的第一表面211，且电性连接至该第一基板21的第一表面211。在本实施例中，该芯片22是以覆晶方式附着至该第一基板21的第一表面211上。
该第二基板23是利用一层黏胶层26黏附于该芯片22上，该第二基板23具有一个第一表面231及一个第二表面232，其中该第一表面231上具有若干个第一焊垫233及若干个第二焊垫234。该第二基板23的面积以俯视看大于该芯片22的面积，而使得该第二基板23有些部分会延伸于该芯片22之外，而形成悬空部分。这些第一焊垫233位于该芯片22相对位置的外围(即该悬空部分)，且这些第一焊垫233与该芯片22的边缘的相对位置间的距离定义为悬空长度L2。该第二基板23电性连接至该第一基板21。在本实施例中，该第二基板23的第一焊垫233是利用若干条第二导线24而电性连接至该第一基板21的第一表面211。
这些虚焊球29位于该第一基板21的第一表面211及该第二基板23的第二表面232间，以支撑该第二基板23。在本实施例中，由于这些虚焊球29的支撑，因此即使当该悬空长度L2大于该第二基板23的厚度T2三倍以上的情况下，在打线作业时，该第二基板23的悬空部分不会有摇晃或是震荡的情况，而且该第二基板23的面积可以加大，以置放更多组件，此外，该第二基板23的厚度可以减小，进而降低该可堆叠式半导体封装结构2整体的厚度。
该封胶材料25将该第一基板21的第一表面211、该芯片22、第二导线24、虚焊球29、第一焊垫233及部分该第二基板23包覆，且暴露出该第二基板23的第一表面231上的这些第二焊垫234，而形成一个封胶开口27。在通常情况下，该可堆叠式半导体封装结构2可以再迭放另一封装结构28或其它组件于该封胶开口27，其中该封装结构28的焊球281电性连接该第二基板23的这些第二焊垫234。
参考图3，显示本发明可堆叠式半导体封装结构的第二实施例的剖视示意图。该可堆叠式半导体封装结构3包括第一基板31、芯片32、若干条第一导线36、第二基板33、若干个支撑组件(亦即若干个虚焊球39)及封胶材料35。该第一基板31具有一个第一表面311及一个第二表面312。该芯片32黏附于该第一基板31的第一表面311上，且利用若干条第一导线36电性连接至该第一基板31的第一表面311。
该第二基板33位于该芯片32上方。该第二基板33具有一个第一表面331及一个第二表面332，其中该第一表面331上具有若干个第一焊垫333及若干个第二焊垫334。该第二基板33的面积以俯视看大于该芯片32的面积。该第二基板33的第一焊垫333利用若干条第二导线34而电性连接至该第一基板31的第一表面311。
这些虚焊球39位于该第一基板31的第一表面311及该第二基板33的第二表面332间，以支撑该第二基板33。该封胶材料35将该第一基板31的第一表面311、芯片32、第一导线36、第二导线34、虚焊球39、第一焊垫333及部分该第二基板33包覆，且暴露出该第二基板33的第一表面331上的这些第二焊垫334，而形成一个封胶开口37。在通常情况下，该可堆叠式半导体封装结构3可以再迭放另一封装结构38或其它组件于该封胶开口37，其中该封装结构38的焊球381电性连接该第二基板33的这些第二焊垫334。
参考图4，显示本发明可堆叠式半导体封装结构的第三实施例的剖视示意图。本实施例的可堆叠式半导体封装结构4与第一实施例的可堆叠式半导体封装结构2(图2)大致相同，其中相同的组件标号相同。本实施例的可堆叠式半导体封装结构4与第一实施例的可堆叠式半导体封装结构2(图2)的不同处仅在于，在本实施例中这些支撑组件为若干个被动组件40。在本实施例中这些支撑组件亦可以为若干个柱状支撑件。
参考图5，显示本发明可堆叠式半导体封装结构的第四实施例的剖视示意图。本实施例的可堆叠式半导体封装结构5与第二实施例的可堆叠式半导体封装结构3(图3)大致相同，其中相同的组件标号相同。本实施例的可堆叠式半导体封装结构5与第二实施例的可堆叠式半导体封装结构3(图3)的不同处仅在于，在本实施例中这些支撑组件为若干个被动组件50。在本实施例中这些支撑组件亦可以为若干个柱状支撑件。
本发明的可堆叠式半导体封装结构由于设置有支撑组件，在打线作业时，该第二基板的悬空部分不会有摇晃、震荡或是破裂的情况，而且该第二基板的面积可以加大，以置放更多组件，此外，该第二基板的厚度可以减小，进而降低该可堆叠式半导体封装结构整体的厚度。

Claims (4)

1.一种可堆叠式半导体封装结构，其包括具有第一表面及第二表面的第一基板、位于该第一基板的第一表面且电性连接至该第一基板的第一表面的芯片、位于该芯片上方且具有第一表面及第二表面的第二基板，该第二基板的第一表面上具有若干个第一焊垫及若干个第二焊垫，该第二基板的面积大于该芯片的面积、若干条用以电性连接该第二基板的第一焊垫至该第一基板的第一表面的第二导线以及一层封胶材料；其特征在于：其还包括位于该第一基板的第一表面及该第二基板的第二表面间，以支撑该第二基板的若干个支撑组件；该封胶材料将该第一基板的第一表面、该芯片、该些支撑组件、该些第二导线及该些第一焊垫包覆而暴露出该些第二焊垫，该些支撑组件为若干个虚焊球或被动组件，该些第一焊垫位于该芯片相对位置的外围，该些第一焊垫与该芯片的边缘的相对位置间的距离大于该第二基板的厚度三倍以上。
2.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：该芯片是以覆晶方式附着至该第一基板的第一表面上。
3.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：该芯片是黏附于该第一基板的第一表面上，且利用若干条第一导线电性连接至该第一基板的第一表面。
4.如权利要求1所述的可堆叠式半导体封装结构，其特征在于：该第二基板是利用一层黏胶层黏附于该芯片上。
CN 200610168870 2006-12-08 2006-12-08 可堆叠式半导体封装结构 Active CN100550371C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610168870 CN100550371C (zh) 2006-12-08 2006-12-08 可堆叠式半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610168870 CN100550371C (zh) 2006-12-08 2006-12-08 可堆叠式半导体封装结构

Publications (2)

Publication Number Publication Date
CN101197353A CN101197353A (zh) 2008-06-11
CN100550371C true CN100550371C (zh) 2009-10-14

Family

ID=39547627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610168870 Active CN100550371C (zh) 2006-12-08 2006-12-08 可堆叠式半导体封装结构

Country Status (1)

Country Link
CN (1) CN100550371C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311207A (zh) * 2013-05-29 2013-09-18 华为技术有限公司 堆叠式封装结构
CN110828408A (zh) * 2019-11-21 2020-02-21 上海先方半导体有限公司 一种三维扇出型封装结构及其制造方法

Also Published As

Publication number Publication date
CN101197353A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
US7365427B2 (en) Stackable semiconductor package
US6577004B1 (en) Solder ball landpad design to improve laminate performance
US20030148599A1 (en) Method for bumped die and wire bonded board-on-chip package
US20070090508A1 (en) Multi-chip package structure
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2008166527A (ja) 半導体装置およびその製造方法
US6317333B1 (en) Package construction of semiconductor device
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
CN100550371C (zh) 可堆叠式半导体封装结构
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
CN101286505B (zh) 具有天线的半导体封装结构
JP2828057B2 (ja) チップサイズパッケージ
CN100508184C (zh) 可堆叠式半导体封装结构
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法
CN100508185C (zh) 可堆叠式半导体封装结构及其制造方法
CN100521179C (zh) 可堆栈式半导体封装结构
JP2004128356A (ja) 半導体装置
US20080136027A1 (en) Method of bonding wire of semiconductor package
US20070164404A1 (en) Semiconductor package
CN101232012B (zh) 堆栈式半导体封装结构
JP2007073763A (ja) 半導体装置およびその製造方法
CN100514632C (zh) 可堆叠式半导体封装结构
KR100650769B1 (ko) 적층형 패키지
JP2007141947A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant