CN100543998C - 一种嵌壁式浅槽隔离结构及其形成方法 - Google Patents
一种嵌壁式浅槽隔离结构及其形成方法 Download PDFInfo
- Publication number
- CN100543998C CN100543998C CNB2007100982096A CN200710098209A CN100543998C CN 100543998 C CN100543998 C CN 100543998C CN B2007100982096 A CNB2007100982096 A CN B2007100982096A CN 200710098209 A CN200710098209 A CN 200710098209A CN 100543998 C CN100543998 C CN 100543998C
- Authority
- CN
- China
- Prior art keywords
- groove
- oxide
- pressure
- area
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供了一种嵌壁式浅槽隔离结构,该结构包括基底,基底内带有槽,槽中由线性氧化层和浅槽隔离氧化物依顺序填充,分为高压区域和低压区域,上述高压区域中生长高压栅氧化物,在高压栅氧化物生长的主动区边缘的浅槽隔离氧化物内形成槽状结构。本发明还提供了一种形成以上结构的方法。本发明的有益效果为可有效的改善主动区上方边缘高压栅氧化物薄化问题,并能同时确保低压区域保持正常的阶梯高度,还可以提高高压栅氧化物的可靠性,减轻寄生晶体管问题。该方法可用于未来深亚微高压进程的开发与应用。
Description
技术领域
本发明涉及一种半导体元件,特别是一种嵌壁式浅槽隔离结构及其形成方法。
背景技术
在目前的亚微高压进程技术中,浅槽隔离技术用于高压装置之间的隔离,但是当高压装置采用较厚的栅极氧化物时,为了保持低压不漏电,往往会维持一段固定梯级高度,以至于在槽边缘处产生严重的问题。需要一种新的隔离结构,不仅可以改善高压装置栅极氧化物薄化的问题,还可以使低压区域保持正常的梯级高度。
发明内容
由于现有技术的上述缺陷,目前迫切需要一种不会再槽的边缘处产生薄化问题的结构和方法。
鉴于上述目的,本发明首先提供了一种嵌壁式浅槽隔离结构,该结构包括基底,基底内带有槽,槽中由线性氧化层和浅槽隔离氧化物依次顺序填充,该结构分为高压区域和低压区域,在上述高压区域中生长高压栅氧化物区,在高压栅氧化物生长的主动区域边缘的浅槽隔离氧化物内形成有槽状结构。
其中,上述槽状结构的位置和形状由不同位置涂敷的光阻定义。
本发明还提供了一种形成嵌壁式浅槽隔离结构的方法,包括以下步骤:
步骤1,通过光阻来定义需要的槽的形状;
步骤2,蚀刻由基底,垫氧化层和硬罩幕组成的结构,从而依次形成槽;
步骤3,在嵌壁式浅槽隔离结构的槽内形成线性氧化物;
步骤4,在嵌壁式浅槽隔离结构再填充氧化物;
步骤5,通过化学机械抛光移除槽外的氧化物;
步骤6,通过干蚀刻回蚀该结构;
步骤7,定义高压区域并对该高压区域的浅槽隔离氧化物区域进行干蚀刻,在高压装置主动区域的边缘形成槽;
步骤8,去除该结构的硬罩幕和垫氧化层。
其中,在去除该结构的硬罩幕和垫氧化层后,再埋置源极和漏极。其中,上述硬罩幕的材料为氮化硅。
本发明的有益效果为可有效的改善高压栅氧化物薄化问题,并能同时确保低压区域保持正常的阶梯高度,还可以提供高压栅氧化物的可靠性,减轻寄生晶体管问题。该方法还可用于未来深亚微高压进程的开发与应用。
附图说明
图1是本发明一较佳实施例的晶片基底的示意图。
图2是本发明一较佳实施例的加垫层的晶片基底的示意图。
图3是本发明一较佳实施例的沉积硬罩幕的示意图。
图4是本发明一较佳实施例的蚀刻出槽的示意图。
图5是本发明一较佳实施例的形成线性氧化物的示意图。
图6是本发明一较佳实施例的在填充氧化物的示意图。
图7是本发明一较佳实施例的化学机械抛光的示意图。
图8是本发明一较佳实施例的通过干蚀刻回蚀槽中的氧化物的示意图。
图9是本发明一较佳实施例的通过光罩定义高压栅极氧化物生长的区域的示意图。
图10是本发明一较佳实施例的形成高压装置主动区边缘的槽结构的示意图。
图11是本发明一较佳实施例的去除光阻的示意图。
图12是本发明一较佳实施例的去除硬罩幕和垫氧化层的示意图。
图13是本发明一较佳实施例的埋置源极和漏极的示意图。
图14是本发明一较佳实施例的改善浅槽隔离高压栅氧化物的薄化的方法的流程图。
具体实施方式
本发明一较佳实施例的改善浅槽隔离高压栅氧化物的薄化结构及其形成方法如图所示。
图1表示晶片基底11,图2表示在晶片基底11上覆盖一层垫氧化层(PAD oxide)12,图3表示在上述垫氧化层12上再沉积一层硬罩幕层(Hardmask)13,硬罩幕的材料可以为氮化硅或其他任何合适的材料。图4表示在图3所示的结构中首先在上述垫氧化层12的表面涂敷一层光阻(Photo-Resistance)14,而后去除需形成沟槽处的光阻14,定义出需要形成槽的部位,再通过干蚀刻或湿蚀刻形成沟槽,当然也可以用其他蚀刻方法形成沟槽,而后,去除光阻14,此时可以将基底11分为低压区域(Low-voltage)和高压区域(High-voltage)。下一步,在该结构的槽内的基底11上方添加线性氧化物,形成线性氧化层18,线性氧化物可以同垫氧化层12材料相同,也可以不同,并且槽内的氧化层18同垫氧化层12连接成为连续的一层,如图5所示。而后,如图6所示,在上述结构的线性氧化物18和硬罩幕13上再填充氧化物15,再通过化学机械抛光(Chemical-Mechanical Polishing)移除槽外的再填充氧化物15得到如图7所示的结构;通过干蚀刻回蚀上述结构,去除槽内的部分再填充氧化物15,得到的结构如图8所示。再对该结构涂敷光阻16,并通过去除部分光阻定义出高压区域的高压栅氧化物生长的主动区域,如图9所示,而后对该高压栅氧化物生长的主动区域内的浅槽隔离氧化物进行干蚀刻,在主动区域的边缘形成槽,该槽可以是相互对称的,如图10所示;去除该结构上方涂敷的光阻,形成如图11所示的结构,再移除硬罩幕15和垫氧化层12,形成如图12所示的一种嵌壁式浅槽隔离结构。而后,再在高压区域埋置源极21和漏极22,形成如图13所示的结构,其中高压阱23中有两个移动区24、25,源极21位于移动区24,漏极22位于移动区25。
本发明提供的方法只要在浅槽隔离的硬罩幕被去除之前,采用一道光罩定义并曝出高压区域,用干蚀刻的方法降低高压区域的浅槽隔离梯级高度,而使得低压区域保持正常的STI梯级高度,避免大量的氧化物损失。在该过程中,采用该光罩可以定义整个高压区域,也可以只定义需要生长较厚的栅氧化物的主动区域及其边缘的隔离区。
本发明所述的方法的流程图如图14所示,包括以下步骤:
步骤1,定义隔离的形状,可以采用涂敷和去除光阻的方法定义;
步骤2,蚀刻形成沟槽,其中可以采用干蚀刻或其他任意合适的蚀刻方法;
步骤3,在上述槽内添加线性氧化物;
步骤4,对该结构再填充氧化物;
步骤5,利用化学机械抛光去除沟槽外硬罩幕上的氧化物;
步骤6,采用干蚀刻方法回蚀上述沟槽中的部分氧化物;
步骤7,定义高压区域,可以通过涂敷和去除光阻的方法定义出高压区域;
步骤8,对上述高压区域进行干蚀刻,使得沟槽内形成槽,沟槽内的氧化物靠近隔离区内的氧化硅层的表面低于高压区域的主动区域的表面;
步骤9,去除硬罩幕和垫氧化层。
以上所述仅为本发明的较佳实施例,并非因此限定本发明的专利保护范围,故凡运用本发明的说明书及图示内容所谓的等效结构变化,或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖之范围内。
Claims (6)
1.一种嵌壁式浅槽隔离结构,该结构包括基底,基底内带有槽,槽中由线性氧化层和浅槽隔离氧化物依次顺序填充,该结构分为高压区域和低压区域,其特征是在上述高压区域中具有生长高压栅氧化物的主动区域,在高压栅氧化物生长的主动区域边缘的浅槽隔离氧化物内形成有槽状结构。
2.根据权利要求1所述的结构,其特征是上述槽状结构的位置和形状由不同位置涂敷的光阻定义。
3.一种形成嵌壁式浅槽隔离结构的方法,其特征在于包括以下步骤:
步骤1,通过光阻来定义需要的槽的形状;
步骤2,蚀刻由基底、垫氧化层和硬罩幕组成的结构,从而依次形成槽;
步骤3,在嵌壁式浅槽隔离结构的槽内形成线性氧化物;
步骤4,在嵌壁式浅槽隔离结构再填充氧化物;
步骤5,通过化学机械抛光移除槽外的氧化物;
步骤6,通过干蚀刻回蚀该结构;
步骤7,定义高压区域并对该高压区域的浅槽隔离氧化物区域进行干蚀刻,在高压装置主动区域的边缘的浅沟槽隔离氧化物内形成槽;
步骤8,去除该结构的硬罩幕和垫氧化层。
4.根据权利要求3所述的方法,其特征是在去除该结构的硬罩幕和垫氧化层后,再埋置源极和漏极。
5.根据权利要求3所述的方法,其特征是上述硬罩幕的材料为氮化硅。
6.根据权利要求3-5中任一项所述的方法,其特征是在步骤7中采用光阻定义整个高压区域,或采用光阻定义需要生长较厚的栅氧化物的主动区域及其边缘的隔离区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100982096A CN100543998C (zh) | 2007-04-13 | 2007-04-13 | 一种嵌壁式浅槽隔离结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100982096A CN100543998C (zh) | 2007-04-13 | 2007-04-13 | 一种嵌壁式浅槽隔离结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101286511A CN101286511A (zh) | 2008-10-15 |
CN100543998C true CN100543998C (zh) | 2009-09-23 |
Family
ID=40058587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100982096A Active CN100543998C (zh) | 2007-04-13 | 2007-04-13 | 一种嵌壁式浅槽隔离结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100543998C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102525174B (zh) * | 2012-02-02 | 2014-02-12 | 太仓世源金属制品有限公司 | 电动沙发床 |
-
2007
- 2007-04-13 CN CNB2007100982096A patent/CN100543998C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101286511A (zh) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102656696B (zh) | 具有弧形栅极氧化物轮廓的分栅式半导体装置 | |
CN100407399C (zh) | 调整晶体管的浅沟渠隔离结构应力的方法 | |
US7935602B2 (en) | Semiconductor processing methods | |
CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
CN105990374B (zh) | 集成电路和用于制造晶体管的方法 | |
CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
CN102403257A (zh) | 改善超级结器件深沟槽刻蚀边界形貌的方法 | |
CN101211912B (zh) | 具有凹陷沟道结构的半导体器件及其制造方法 | |
CN109216281A (zh) | 在电子芯片中的半导体区域的制作 | |
TW202044483A (zh) | 半導體元件及其製備方法 | |
CN104103586A (zh) | 半导体器件的形成方法 | |
CN100543998C (zh) | 一种嵌壁式浅槽隔离结构及其形成方法 | |
US7385275B2 (en) | Shallow trench isolation method for shielding trapped charge in a semiconductor device | |
CN102468215B (zh) | 沟槽隔离结构及其形成方法 | |
KR100886708B1 (ko) | Soi 소자 및 그의 제조방법 | |
US20120241866A1 (en) | Transistor structure and manufacturing method which has channel epitaxial equipped with lateral epitaxial structure | |
CN104576532A (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
US20090159993A1 (en) | Semiconductor device and method for fabricating the same | |
CN107978528B (zh) | 一种改善锗硅源漏极形貌的制备方法 | |
CN102468168B (zh) | Mos晶体管的形成方法 | |
CN103730405B (zh) | Soi结构及其制作方法 | |
CN102437041B (zh) | 一种形成高介电常数k和t型金属栅极的形成方法 | |
CN102956534A (zh) | 减少窄沟道效应的工艺方法 | |
KR100587091B1 (ko) | 트랜지스터 및 그의 형성방법 | |
EP1770772A1 (en) | Process for manufacturing a non-volatile memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd Address before: 215123 333 Xinghua Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: Hejian Technology (Suzhou) Co., Ltd. |
|
CP03 | Change of name, title or address |