CN100538488C - 面内切换模式液晶显示器件及其制造方法 - Google Patents

面内切换模式液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN100538488C
CN100538488C CNB2007101808932A CN200710180893A CN100538488C CN 100538488 C CN100538488 C CN 100538488C CN B2007101808932 A CNB2007101808932 A CN B2007101808932A CN 200710180893 A CN200710180893 A CN 200710180893A CN 100538488 C CN100538488 C CN 100538488C
Authority
CN
China
Prior art keywords
pattern
pixel electrode
auxiliary
electrode pattern
auxiliary common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101808932A
Other languages
English (en)
Other versions
CN101165581A (zh
Inventor
李敏职
朴巡英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101165581A publication Critical patent/CN101165581A/zh
Application granted granted Critical
Publication of CN100538488C publication Critical patent/CN100538488C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供面内切换模式液晶显示器件及其制造方法。该器件包括：沿着第一方向的选通线；沿着第二方向与选通线交叉以限定像素区的数据线；连接到选通线的栅极；在栅极上方的半导体层；在半导体层上相互分开的源极和漏极；与选通线分开并沿着第一方向设置的公共线；连接到公共线的公共电极，其具有第一公共电极图案和像素区中的第二公共电极图案；从公共线延伸的辅助公共电极，其具有与第二公共电极图案的端部交叠的平行于第二公共电极图案的第一伸出图案；连接到漏极的像素电极，其具有第一像素电极图案和像素区中的第二像素电极图案；以及从漏极延伸的辅助像素电极，其具有与第二像素电极图案的端部交叠的平行于第二像素电极图案的第二伸出图案。

Description

面内切换模式液晶显示器件及其制造方法
技术领域
本发明涉及面内切换(in-plane switching，IPS)模式液晶显示(LCD)器件，更具体来说涉及一种用于IPS模式LCD器件的可获得高孔径比和高亮度的阵列基板。
背景技术
传统的LCD器件利用液晶分子的光学各向异性和偏振特性来显示图像。液晶分子因其细长形状而具有排列取向特性。因此，可通过向液晶分子施加电场来控制液晶分子的排列方向。因而，当向液晶分子施加电场时，光的偏振特性根据液晶分子的排列而发生改变，使得LCD器件显示图像。
在已知的LCD器件类型中，具有以矩阵形式排列的多个薄膜晶体管(TFT)的有源矩阵LCD(AM-LCD)器件因其具有高分辨率和优异的运动图像显示能力而成为研发的重点目标。
LCD器件包括第一基板、第二基板以及置于这两个基板之间的液晶层。公共电极和像素电极分别形成在所述第一基板和第二基板上。所述第一基板和第二基板可以分别称为滤色器基板和阵列基板。所述液晶层通过在所述公共电极与所述像素电极之间感生的垂直电场来驱动。所述LCD器件具有优良的透射性和孔径比。
然而，利用垂直电场的LCD器件具有较窄视角。为了克服这个问题，提出一种具有宽视角的IPS模式LCD器件。
图1是根据现有技术的IPS模式LCD器件的示意性截面图。如图1所示，IPS模式LCD器件1包括阵列基板“AS”、滤色器基板“CS”以及液晶层“LC”。阵列基板“AS”和滤色器基板“CS”彼此面对，液晶层“LC”置于这两个基板之间。阵列基板“AS”包括：具有像素区“P”的第一基板10、薄膜晶体管“T”、多个公共电极18以及多个像素电极32。薄膜晶体管“T”、所述多个公共电极18以及所述多个像素电极32形成在所述像素区“P”中。薄膜晶体管“T”设置在像素区“P”中并且包括栅极12、半导体层22、源极24以及漏极26。源极24和漏极26相互分隔开。
虽然未示出，但在第一基板10上沿着第一方向形成有与栅极12连接的选通线，在第一基板10上沿着第二方向形成有与源极24连接的数据线。所述选通线与所述数据线交叉，从而限定了所述像素区“P”。此外，虽然未示出，但是在第一基板10上沿着第一方向形成有与所述多个公共电极18连接并且与所述选通线平行的公共线。公共电极18与栅极12由相同材料形成在同一层上，像素电极32包含透明导电材料。
滤色器基板“CS”包括第二基板40、黑底42以及滤色器层44。黑底42遮蔽除了所述多个像素区“P”之外的部分。滤色器层44形成在黑底42上，并与所述多个像素区“P”相对应。具体来讲，滤色器层44包括红色子滤色器44a、绿色子滤色器44b以及蓝色子滤色器(未示出)。
通过在每个公共电极18与每个像素电极32之间感生的水平电场(未示出)来驱动液晶层“LC”。
此外，在公共电极18与像素电极32之间设置有栅绝缘层20和钝化层31。此时，在由置于公共电极18与像素电极32之间的栅绝缘层20和钝化层31所引起的台阶差(step difference)处，液晶层“LC”的液晶分子会由于台阶差处的电场畸变而异常排列。因此，电场畸变导致了向错(disclination)。为了解决此问题，提出了如下结构：公共电极与像素电极由相同的材料形成在同一层上，使得公共电极与像素电极之间没有任何台阶差。
图2A是根据现有技术的针对一个像素区的用于IPS模式LCD器件的阵列基板的示意性平面图，图2B是沿着根据现有技术的图2A中的“IIb-IIb”线截取的示意性截面图。
在图2A和图2B中，选通线52和与选通线52交叉的数据线68形成在基板50上，从而限定了像素区“P”。薄膜晶体管“T”形成在选通线52和数据线68的交叉处，并且包括栅极54、有源层60、源极64以及漏极66。公共电极74和像素电极72被设置在像素区“P”中。具体来讲，公共电极74包括第一公共电极图案74a和从第一公共电极图案74a分出的第二公共电极图案74b，而像素电极72包括第一像素电极图案72a和从第一像素电极图案72a分出的第二像素电极图案72b。具体来说，第二公共电极图案74b和第二像素电极图案72b在像素区“P”中相互交替地排列，从而产生水平电场(未示出)。公共电极74连接到与选通线52平行的公共线73，且像素电极72连接到漏极66。辅助公共电极56从公共线73延伸，并且包括具有四方框形状的第一至第四辅助公共电极图案56a、56b、56c以及56d。
在此，作为第一电容器电极的第一辅助公共电极图案56a、作为第二电容器电极的第一像素电极图案72a连同它们之间的作为绝缘体的栅绝缘层57和钝化层69构成了存储电容器“Cst”。
根据现有技术，为了通过增大存储电容器“Cst”的尺寸来获得大电容，第一辅助公共电极图案56a和第一像素电极图案72a被制造得具有相对较大的尺寸。因此，减小了孔径区域，所以很难获得高孔径比、高亮度以及高分辨率。
此外，因为公共电极74和像素电极72由相同的材料形成在同一层上，所以公共电极74和像素电极72应当相互分开预定距离，以防止公共电极74和像素电极72之间的短路缺陷。尤其是，在第二公共电极图案74b的端部与第一像素电极图案72a之间的间隙空间(gap space)处以及第二像素电极图案72b的端部与第一公共电极图案74a之间的间隙空间处，可能产生短路缺陷。
具体来讲，第一公共电极图案74a与第二像素电极图案72b之间的水平电场以及第二公共电极图案74b与第一像素电极图案72a之间的水平电场容易畸变，所以存在水平电场不利地影响了液晶层“LC”的液晶分子的运动的问题。
图3是关于根据现有技术的图2A中的区域“III”的放大平面图。
在图3中，两个第二公共电极图案74b沿着第二方向从第一公共电极图案74a分出。第二像素电极图案72b设置在这两个第二公共电极图案74b之间且与所述两个公共电极图案74b相互平行。此外，第二像素电极图案72b的端部与第一公共电极图案74a分隔开，以防止上述的短路缺陷。
因此，虽然正常地生成了在像素区“P”的主要部分中的第二公共电极图案74b与第二像素电极图案72b之间的第一水平电场“F1”，但第二像素电极图案72b的端部与第一公共电极图案74a之间的第二水平电场“F2”发生了电畸变。
结果，因为液晶分子的根据第一水平电场“F1”的第一排列特征和液晶分子的根据第二水平电场“F2”的第二排列特征彼此不同，所以根据第一水平电场和第二水平电场的光学特性也彼此不同。因此，例如，边缘区“LK”的亮度特性与像素区“P”的主要区域的亮度特性不同，所以在边缘区“LK”中发生漏光。
因而，应当遮蔽边缘区“LK”，以防止图像品质的下降，但这样就降低了孔径比。因此，孔径比、亮度以及分辨率下降。
此外，为了获得足够的电容，将存储电容器的尺寸制造得相对较大，因此很难获得高孔径比。
发明内容
因此，本发明的实施方式旨在提供一种用于IPS模式LCD器件的阵列基板及其制造方法，其基本上避免了由于现有技术的局限性和缺陷所引起的一个或者更多个问题。
本发明的一个目的是提供一种用于IPS模式LCD器件的阵列基板及其制造方法，其在不损失电容的情况下，通过使漏光最小化并减小存储电容器的尺寸来获得期望的孔径区。
本发明的其它特征和优点将在下面的说明书中进行阐述，并且将部分地通过描述而变得明了，或者可从本发明的实践中领会。本发明的目的和其它优点可通过在文字说明及其权利要求以及附图中具体指出的结构而实现并获得。
为了实现这些和其它优点并根据本发明的目的，如所实施和广泛描述的，提供一种面内切换模式液晶显示器件，其包括：基板上的沿着第一方向的选通线；数据线，其沿着第二方向与所述选通线交叉以限定像素区；栅极，其连接到所述选通线；半导体层，其在所述栅极上方；在所述半导体层上相互分隔开的源极和漏极；公共线，其与所述选通线分隔开并沿着所述第一方向设置；公共电极，其连接到所述公共线，所述公共电极具有第一公共电极图案和在所述像素区中的从所述第一公共电极图案延伸的第二公共电极图案；辅助公共电极，其从所述公共线延伸，所述辅助公共电极具有与所述第二公共电极图案的端部交叠的第一伸出图案，所述第一伸出图案平行于所述第二公共电极图案；像素电极，其连接到所述漏极，所述像素电极具有第一像素电极图案和在所述像素区中的从所述第一像素电极图案延伸的第二像素电极图案；以及辅助像素电极，其从所述漏极延伸，所述辅助像素电极具有与所述第二像素电极图案的端部交叠的第二伸出图案，所述第二伸出图案平行于所述第二像素电极图案。
在另一方面，提供一种制造面内切换模式液晶显示器件的方法，所述方法包括以下步骤：形成选通线、连接到所述选通线的栅极、公共线以及从所述公共线延伸并具有第一伸出图案的辅助公共电极，所述选通线与所述公共线相互分隔开并沿着第一方向设置；在所述选通线、所述栅极、所述公共线以及所述辅助公共电极上形成栅绝缘层；以在所述栅极上方的方式在所述栅绝缘层上形成半导体层；形成在所述半导体层上的相互分隔开的源极和漏极、连接到所述源极并与所述选通线交叉以限定像素区的数据线，以及从所述漏极延伸并具有第二伸出图案的辅助像素电极；在所述源极、所述漏极、所述数据线以及所述辅助像素电极上形成钝化层；以及在所述钝化层上形成公共电极和像素电极，所述公共电极具有第一公共电极图案和从所述第一公共电极图案延伸的第二公共电极图案，所述像素电极具有第一像素电极图案和从所述第一像素电极图案延伸的第二像素电极图案，所述第二公共电极图案和所述第二像素电极图案交替设置在所述像素区中，其中，所述第二公共电极图案的端部与所述第一伸出图案交叠，并且所述第二像素电极的端部与所述第二伸出图案交叠，所述第一伸出图案平行于所述第二公共电极图案，所述第二伸出图案平行于所述第二像素电极图案。
应该理解上述总体的描述和以下详细的描述是示例性和说明性的，并意在对所要求保护的本发明提供进一步的说明。
附图说明
包含在本文中以提供本发明的进一步解释，并且并入说明书且构成说明书的一部分的附图示出了本发明的实施方式，并且与文字说明一起用于解释本发明的原理。在附图中：
图1是根据现有技术的IPS模式LCD器件的示意性截面图；
图2A是根据现有技术的针对一个像素区的用于IPS模式LCD器件的阵列基板的示意性截面图；
图2B是沿着根据现有技术的图2A中的“IIb-IIb”线截取的示意性截面图；
图3是根据现有技术的图2A中的区域“III”的放大平面图；
图4是根据本发明实施方式的针对一个像素区的用于IPS模式LCD器件的阵列基板的示意性平面图；
图5A和图5B是根据本发明实施方式的图4的放大平面图；
图6A和图6B分别是沿着根据本发明实施方式的图4中的“VIa-VIa”线和“VIb-VIb”线截取的示意性截面图；以及
图7A至图7E和图8A至图8E分别是示出了根据本发明实施方式的沿着“VII-VII”线和“VIII-VIII”线截取的用于IPS模式LCD器件的阵列基板的制造过程的示意性截面图。
具体实施方式
现在，将详细参照本发明的优选实施方式，本发明的优选实施方式的实施例在附图中示出。
图4是根据本发明实施方式的针对一个像素区的用于IPS模式LCD器件的阵列基板的示意性平面图。
在图4中，选通线102沿着第一方向形成在基板100上，数据线126沿着第二方向与选通线102交叉，从而限定像素区“P”。薄膜晶体管“T”形成在选通线102和数据线126的交叉处。具体来讲，薄膜晶体管“T”包括连接到选通线102的栅极104、在栅极104上的有源层112、连接到数据线126的源极116以及与源极116分隔开的漏极118。
此外，公共线105沿着第一方向形成，并与选通线102分隔开。辅助公共电极106从公共线105延伸，并包括具有围绕像素区“P”的四方框形状的第一至第四辅助公共电极图案106a、106b、106c以及106d。在此，第一辅助公共电极图案106a和第二辅助公共电极图案106b与第三辅助公共电极图案106c和第四辅助公共电极图案106d沿着相互交叉的方向设置。即，第一辅助公共电极图案106a平行于第二辅助公共电极图案106b，第三辅助公共电极图案106c平行于第四辅助公共电极图案106d。
公共电极134连接到公共线105，并包括第一公共电极图案134a和沿着第二方向从第一公共电极图案134a延伸的第二公共电极图案134b。像素电极132连接到漏极118，并包括第一像素电极图案132a和沿着第二方向从第一像素电极132a延伸的第二像素电极图案132b。第三辅助公共电极图案106c、第四辅助公共电极图案106d、第二公共电极图案134b以及第二像素电极图案132b在像素区“P”中例如分别具有条状形状。在此，第二公共电极图案134b和第二像素电极图案132b被交替地设置。
此外，辅助像素电极122从漏极118延伸，并包括第一辅助像素电极图案122a、沿着第二方向从第一辅助像素电极图案122a延伸的第二辅助像素电极图案122b以及从第二辅助像素电极图案122b延伸的第三辅助像素电极图案122c。在此，第二辅助像素电极图案122b用作在像素区“P”中与相邻电极形成水平电场的电极。例如，第三辅助公共电极图案106c和第四辅助公共电极图案106d设置在像素区“P”的边上，第二辅助像素电极图案122b设置在像素区“P”的中央位置处。因此，第二公共电极图案134b设置在第三辅助公共电极图案106c与第二辅助像素电极图案122b之间，第二像素电极图案132b设置在第四辅助公共电极图案106d与第二辅助像素电极图案122b之间。
辅助公共电极106还包括第五辅助公共电极图案106e，第五辅助公共电极图案106e与第二公共电极图案134b的端部交叠并且二者互相平行。辅助像素电极122还包括第四辅助像素电极图案122d，第四辅助电极图案122d与第二像素电极图案132b的端部交叠并且二者互相平行。
同样，第一辅助公共电极图案106a与第一辅助像素电极图案122a之间的交叠区域与置于第一辅助公共电极图案106a与第一辅助像素电极图案122a之间的第一绝缘层(未示出)一起用作第一存储电容器“Cst1”。在此，第一辅助公共电极图案106a用作第一电容器电极，第一辅助像素电极图案122a用作第二电容器电极。
此外，第二辅助公共电极图案106b与第三辅助像素电极图案122c之间的另一交叠区域与置于第二辅助公共电极图案106b与第三辅助像素电极图案122c之间的第二绝缘层(未示出)，以及第三辅助像素电极图案122c与第一公共电极图案134a之间的另一交叠区域与置于第三辅助公共电极图案122c与第一公共电极图案134a之间的第三绝缘层(未示出)，用作第二存储电容器“Cst2”。在此，第二辅助公共电极图案106b用作第一电容器电极，第三辅助像素电极图案122c用作第二电容器电极，并且第一公共电极图案134a用作第三电容器电极。虽然未示出，但是第一绝缘层和第二绝缘层可以是同一绝缘层。在此，第二存储电容器“Cst2”对应于并联存储电容器。
根据本发明，在每个像素区“P”的两边都设置了第一存储电容器“Cst1”和第二存储电容器“Cst2”，从而增加了第一存储电容器“Cst1”和第二存储电容器“Cst2”。然而，对于第一存储电容器“Cst1”的情况，在第一电容器电极与第二电容器电极之间仅设置了单层绝缘层。由于存储电容器的绝缘体的厚度与电容量成反比，所以可在不损失电容的情况下，减小第一存储电容器“Cst1”和第二存储电容器“Cst2”的尺寸。
因此，与图2A中所示的现有技术不同，可在不损失电容的情况下，减小与薄膜晶体管“T”相邻并与孔径比相关的第二存储电容器“Cst2”的尺寸。
图5A和图5B是根据本发明实施方式的图4的放大平面图。图5A是针对图4中的区域“Va”的视图，图5B是针对图4中的另一区域“Vb”的视图。
在图5A和图5B中，第五辅助公共电极图案106e连接到公共电极134，并且与第二公共电极图案134b的端部交叠并与第二公共电极图案134b互相平行。因此，可通过第五辅助公共电极图案106e去除第二公共电极图案134b与第一像素电极图案132a之间的间隙空间，从而能够解决在该间隙空间处的水平电场的畸变。类似的是，第四辅助像素电极图案122d连接到像素电极132，并且与第二像素电极图案132b的端部交叠并与第二像素电极图案132b互相平行。因此，第四辅助像素电极图案122d可去除第二像素电极图案132b与第一公共电极图案134a之间的另一间隙空间，从而可解决在所述另一间隙空间处的水平电场的畸变。
换言之，由于公共电极134和像素电极132由相同的材料通过同一工艺形成，所以应使公共电极134与像素电极132相互分隔开，以防止短路缺陷。因此，在公共电极134和像素电极132的各自的端部处可能发生漏光缺陷。为了在不损失孔径区的情况下解决漏光缺陷，提出在与公共电极134不同的层上辅助公共电极106与像素电极132绝缘，并且在与像素电极132不同的另一层上辅助像素电极122与公共电极134绝缘，从而将异常水平电场变成预期的水平电场。
因此，可减少因异常水平电场造成的漏光缺陷，从而可增大孔径区。即，可获得高孔径比、高亮度以及高分辨率。
图6A和图6B分别是根据本发明实施方式的沿着图4中的“VIa-VIa”线和“VIb-VIb”线截取的示意性截面图。
在图6A和图6B中，在基板100上限定了包括开关区“S”、第一存储区“C1”以及第二存储区“C2”的像素区“P”。
在开关区“S”中，栅极104、在栅极104上的栅绝缘层110、在栅绝缘层110上的有源层112、在有源层112上的欧姆接触层114以及在欧姆接触层114上的源极116和漏极118构成了薄膜晶体管“T”。辅助公共电极图案106设置在像素区“P”中，并且包括第一至第四辅助公共电极图案106a、106b、106c以及106d。辅助像素电极122从漏极118延伸，并且包括第一至第三辅助像素电极图案122a、122b以及122c。钝化层128形成在辅助像素电极122上，并且公共电极134和像素电极132形成在钝化层128上。在此，公共电极134包括第一公共电极图案134a和从第一公共电极图案134a延伸的第二公共电极图案134b。像素电极132包括第一像素电极图案132a和从第一像素电极图案132a延伸的第二像素电极图案132b。
此时，辅助公共电极106还包括第五辅助公共电极图案106e，辅助像素电极122还包括第四辅助像素电极图案122d。第一辅助像素电极图案122a通过栅绝缘层110而与第一辅助公共电极图案106a绝缘，并通过钝化层128而与第一像素电极图案132a绝缘。
第三辅助像素电极图案122c通过栅绝缘层110而与第二辅助公共电极图案106b绝缘，并通过钝化层128而与第一公共电极图案134a绝缘。
实际上，第四辅助像素电极图案122d从第三辅助像素电极图案122c分出，第五辅助公共电极图案106e从第一辅助公共电极图案106a分出。
在第一存储区“C1”中，用作第一电容器电极的第一辅助公共电极图案106a、用作第二电容器电极的第一辅助像素电极图案122a、以及用作第一辅助公共电极图案106a与第一辅助像素电极图案122a之间的绝缘体的栅绝缘层110构成了第一存储电容器“Cst1”。此外，在第二存储区“C2”中，第二辅助公共电极图案106b、第三辅助像素电极图案122c以及第一公共电极图案134a连同栅绝缘层110和钝化层128一起构成了第二存储电容器“Cst2”。
具体来讲，作为第一绝缘体的栅绝缘层110设置在第二辅助公共电极图案106b与第三辅助像素电极图案122c之间，作为第二绝缘体的钝化层128设置在第三辅助像素电极图案122c与第一公共电极图案134a之间。
图7A至图7E和图8A至图8E分别是示出了根据本发明实施方式的沿着“VII-VII”线和“VIII-VIII”线截取的用于IPS模式LCD器件的阵列基板的制造过程的示意性截面图。
在图7A和图8A中，像素区“P”包括开关区“S”、第一存储区“C1”以及第二存储区“C2”。通过在基板100上对包括铝(Al)、铝合金、铬(Cr)、钼(Mo)、铜(Cu)以及钛(Ti)的导电金属材料组中的一种进行淀积和构图，来形成栅极104和包括第一至第五辅助公共电极图案106a、106b、106c、106d以及106e的辅助公共电极106。虽然未示出，但是第一至第四辅助公共电极图案106a、106b、106c以及106d具有四方框形状，第五辅助公共电极图案106e从第一辅助公共电极106a延伸。在此，第一辅助公共电极图案106a设置在第一存储区“C1”中，第二辅助公共电极图案106b设置在第二存储区“C2”中。虽然未示出，但在这一步骤中，辅助公共电极106通过从公共线(未示出)延伸而连接到所述公共线，栅极104连接到沿着第一方向形成的选通线。在此，公共线也沿着第一方向形成，并与选通线分隔开。
在图7B和图8B中，通过在栅极104和辅助公共电极106上对包括氮化硅(SiNx)和氧化硅(SiOx)的无机绝缘材料组中的一种进行淀积来形成栅绝缘层110。通过在栅绝缘层110上分别淀积本征非晶硅材料(a-Si:H)和掺杂非晶硅材料(n+a-Si:H)，顺序地形成有源层112和欧姆接触层114。
在图7C和图8C中，通过在欧姆接触层114上对上述导电金属材料组中的一种进行淀积和构图，来形成源极116、与源极116分隔开的漏极118以及从漏极118延伸并且包括第一至第三辅助像素电极图案122a、122b以及122c的辅助像素电极122。虽然未示出，但是第四辅助像素电极图案122d从第三辅助像素电极图案122c延伸。此外，虽然未示出，但是数据线连接到源极116，并沿着第二方向与选通线交叉，从而限定像素区“P”。
接下来，去除欧姆接触层114的暴露在源极116与漏极118之间的部分，从而暴露有源层112的与欧姆接触层114的这部分相对应的部分。
在图7D和图8D中，通过在源极116、漏极118以及辅助像素电极122上淀积或涂布无机绝缘材料或有机绝缘材料来形成钝化层128。接下来，通过刻蚀钝化层128来形成暴露第一辅助像素电极图案122a的一部分的第一接触孔(未示出)，通过刻蚀钝化层128和钝化层128下方的栅绝缘层110形成暴露第三辅助公共电极图案106c的一部分的第二接触孔130。
在图7E和图8E中，通过在钝化层128上对包括氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料组中的一种进行淀积和构图，来形成像素电极132和公共电极134。具体地讲，像素电极132包括第一像素电极图案132a和从第一像素电极图案132a延伸的第二像素电极图案132b，公共电极134包括第一公共电极图案134a和从第一公共电极图案134a延伸的第二公共电极图案134b。在此，将第二像素电极图案132b和第二公共电极图案134b设置在像素区“P”中。虽然未示出，但是第二像素电极图案132b和第二公共电极图案134b沿着第二方向形成，并具有条状形状。
像素电极132经由第一接触孔(未示出)连接到辅助像素电极122。公共电极经由第二接触孔130连接到辅助公共电极106(图8D)。换言之，公共电极134通过连接到从公共线延伸的辅助公共电极106，来从公共线接收公共信号。
具体地讲，第二公共电极图案134b的端部与第五辅助公共电极图案106e交叠且彼此平行，并且第二像素电极图案132b的端部与第四辅助像素电极图案106d交叠且彼此平行。在第一存储区“C1”中作为第一电容器电极的第一辅助公共电极图案106a和作为第二电容器电极的第一辅助像素电极图案122a连同它们之间的作为绝缘体的栅绝缘层110一起构成了第一存储电容器“Cst1”。作为第一电容器电极的第二辅助公共电极图案106b、作为第二电容器电极的第三辅助像素电极图案122c以及作为第三电容器电极的第一公共电极图案134a连同作为绝缘体的栅绝缘层110和钝化层128一起构成了第二存储电容器“Cst2”。具体地讲，栅绝缘层110设置在第二辅助公共电极图案106b与第三辅助像素电极图案122c之间，钝化层128设置在第三辅助像素电极图案122c与第一公共电极图案134a之间。
根据本发明的IPS模式LCD器件，可在不损失电容的情况下，通过减小存储电容器的尺寸来增大孔径区，从而提高孔径比、亮度以及分辨率。
本领域的技术人员应当明了，在不脱离本发明的精神或范围的情况下，可对本发明的LCD器件进行各种修改和变化。因此，本发明旨在覆盖本发明的这些修改和变化，只要这些修改和变化落入权利要求及其等同物的范围内即可。
本申请要求2006年10月20日提交的韩国专利申请10-2006-0102237号的优先权，如在此进行全面阐述一样，为了全部目的通过引用将上述申请合并于此。

Claims (19)

1、一种面内切换模式液晶显示器件，所述器件包括：
在基板上的沿着第一方向的选通线；
数据线，其沿着第二方向与所述选通线交叉以限定像素区；
栅极，其连接到所述选通线；
半导体层，其在所述栅极上方；
在所述半导体层上相互分隔开的源极和漏极；
公共线，其与所述选通线分隔开并沿着所述第一方向设置；
公共电极，其连接到所述公共线，所述公共电极具有第一公共电极图案和在所述像素区中的从所述第一公共电极图案延伸的第二公共电极图案；
辅助公共电极，其从所述公共线延伸，所述辅助公共电极具有与所述第二公共电极图案的端部交叠的第一伸出图案，所述第一伸出图案平行于所述第二公共电极图案；
像素电极，其连接到所述漏极，所述像素电极具有第一像素电极图案和在所述像素区中的从所述第一像素电极图案延伸的第二像素电极图案；
辅助像素电极，其从所述漏极延伸，所述辅助像素电极具有与所述第二像素电极图案的端部交叠的第二伸出图案，所述第二伸出图案平行于所述第二像素电极图案。
2、根据权利要求1所述的器件，其中，所述辅助像素电极包括第一辅助像素电极图案、在所述像素区中从所述第一辅助像素电极图案延伸的第二辅助像素电极图案、以及从所述第二辅助像素电极图案延伸的第三辅助像素电极图案。
3、根据权利要求2所述的器件，其中，所述第二伸出图案从所述第三辅助像素电极图案延伸。
4、根据权利要求2所述的器件，其中，所述辅助公共电极包括具有四方框形状的第一至第四辅助公共电极图案。
5、根据权利要求4所述的器件，其中，所述第一辅助公共电极图案和所述第二辅助公共电极图案沿着所述第一方向形成，所述第三辅助公共电极图案和所述第四辅助公共电极图案沿着所述第二方向形成，其中，所述第一辅助公共电极图案与所述第一辅助像素电极图案交叠，并且其中，所述第二辅助公共电极图案、所述第三辅助像素电极图案以及所述第一公共电极图案相互交叠。
6、根据权利要求5所述的器件，其中，所述第一伸出图案从所述第一辅助公共电极图案延伸。
7、根据权利要求5所述的器件，其中，所述第一辅助公共电极图案和所述第一辅助像素电极图案之间的交叠区域连同它们之间的第一绝缘层，一起用作第一存储电容器，所述第二辅助公共电极图案和所述第三辅助像素电极图案之间的另一交叠区域连同它们之间的第二绝缘层，以及所述第三辅助像素电极图案和所述第一公共电极图案之间的另一交叠区域连同它们之间的第三绝缘层，一起用作第二存储电容器。
8、根据权利要求7所述的器件，其中，所述第一绝缘层和所述第二绝缘层是同一绝缘层。
9、根据权利要求1所述的器件，其中，所述公共电极和所述像素电极形成在同一层上，并包括相同的材料。
10、根据权利要求9所述的器件，其中，所述相同的材料包括透明导电材料。
11、一种制造面内切换模式液晶显示器件的方法，所述方法包括以下步骤：
形成选通线、连接到所述选通线的栅极、公共线、以及从所述公共线延伸并具有第一伸出图案的辅助公共电极，所述选通线和所述公共线相互分隔开并沿着第一方向设置；
在所述选通线、所述栅极、所述公共线以及所述辅助公共电极上形成栅绝缘层；
以位于所述栅极上方的方式在所述栅绝缘层上形成半导体层；
形成在所述半导体层上的相互分隔开的源极和漏极、连接到所述源极并沿着第二方向与所述选通线交叉以限定像素区的数据线，以及从所述漏极延伸并具有第二伸出图案的辅助像素电极；
在所述源极、所述漏极、所述数据线以及所述辅助像素电极上形成钝化层；
在所述钝化层上形成公共电极和像素电极，所述公共电极具有第一公共电极图案和从所述第一公共电极图案延伸的第二公共电极图案，所述像素电极具有第一像素电极图案和从所述第一像素电极图案延伸的第二像素电极图案，所述第二公共电极图案和所述第二像素电极图案交替设置在所述像素区中，
其中，所述第二公共电极图案的端部与所述第一伸出图案交叠，所述第二像素电极的端部与所述第二伸出图案交叠，所述第一伸出图案平行于所述第二公共电极图案，所述第二伸出图案平行于所述第二像素电极图案。
12、根据权利要求11所述的方法，其中，所述形成辅助像素电极的步骤包括：形成第一辅助像素电极图案、在所述像素区中的从所述第一辅助像素电极图案延伸的第二辅助像素电极图案、以及从所述第二辅助像素电极图案延伸的第三辅助像素电极图案。
13、根据权利要求12所述的方法，其中，所述第二伸出图案从所述第三辅助像素电极图案延伸。
14、根据权利要求12所述的方法，其中，所述辅助公共电极包括具有四方框形状的第一至第四辅助公共电极图案。
15、根据权利要求14所述的方法，其中，所述第一辅助公共电极图案和所述第二辅助公共电极图案沿着所述第一方向形成，所述第三辅助公共电极图案和所述第四辅助公共电极图案沿着所述第二方向形成，其中，所述第一辅助公共电极图案与所述第一辅助像素电极图案交叠，并且其中，所述第二辅助公共电极图案、所述第三辅助像素电极图案以及所述第一公共电极图案相互交叠。
16、根据权利要求15所述的方法，其中，所述第一伸出图案从所述第一辅助公共电极图案延伸。
17、根据权利要求15所述的方法，其中，所述第一辅助公共电极图案和所述第一辅助像素电极图案之间的交叠区域连同它们之间的栅绝缘层一起用作第一存储电容器，所述第二辅助公共电极图案和所述第三辅助像素电极图案之间的另一交叠区域连同它们之间的栅绝缘层，以及所述第三辅助像素电极图案和所述第一公共电极图案之间的另一交叠区域连同它们之间的钝化层，一起用作第二存储电容器。
18、根据权利要求11所述的方法，其中，所述形成钝化层的步骤包括：通过刻蚀所述钝化层来形成暴露所述辅助像素电极的一部分的第一接触孔，并通过刻蚀所述钝化层和所述钝化层下方的栅绝缘层来形成暴露第三辅助公共电极图案的一部分的第二接触孔。
19、根据权利要求18所述的方法，其中，所述像素电极经由所述第一接触孔连接到所述辅助像素电极，并且所述公共电极经由所述第二接触孔连接到所述辅助公共电极。
CNB2007101808932A 2006-10-20 2007-10-19 面内切换模式液晶显示器件及其制造方法 Expired - Fee Related CN100538488C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060102237A KR101311337B1 (ko) 2006-10-20 2006-10-20 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR1020060102237 2006-10-20

Publications (2)

Publication Number Publication Date
CN101165581A CN101165581A (zh) 2008-04-23
CN100538488C true CN100538488C (zh) 2009-09-09

Family

ID=39317556

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101808932A Expired - Fee Related CN100538488C (zh) 2006-10-20 2007-10-19 面内切换模式液晶显示器件及其制造方法

Country Status (3)

Country Link
US (1) US7551257B2 (zh)
KR (1) KR101311337B1 (zh)
CN (1) CN100538488C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090129805A (ko) * 2008-06-13 2009-12-17 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101237790B1 (ko) * 2008-06-13 2013-03-04 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101308250B1 (ko) * 2008-12-03 2013-09-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101950364B1 (ko) * 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101739801B1 (ko) 2010-05-28 2017-05-26 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
US9244329B2 (en) * 2012-06-07 2016-01-26 Panasonic Intellectual Property Management Co., Ltd. Light deflector, method of manufacturing light deflector, and liquid crystal display
CN103543562B (zh) * 2012-07-12 2016-02-03 瀚宇彩晶股份有限公司 水平电场液晶显示器的像素结构
CN103296030B (zh) * 2012-07-25 2015-12-09 上海天马微电子有限公司 Tft-lcd阵列基板
CN103913904A (zh) * 2013-05-09 2014-07-09 上海中航光电子有限公司 像素结构、tft阵列基板、液晶显示面板和液晶显示装置
US9184182B2 (en) * 2013-07-19 2015-11-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and display panel
KR102198111B1 (ko) 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104280963A (zh) * 2014-10-29 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6758844B2 (ja) * 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP4047586B2 (ja) * 2002-01-10 2008-02-13 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
KR100961695B1 (ko) * 2003-06-12 2010-06-10 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
CN101165581A (zh) 2008-04-23
US7551257B2 (en) 2009-06-23
KR20080035773A (ko) 2008-04-24
US20080094559A1 (en) 2008-04-24
KR101311337B1 (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
CN100538488C (zh) 面内切换模式液晶显示器件及其制造方法
US8698154B2 (en) Array substrate for fringe field switching mode liquid crystal display device
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7139058B2 (en) In-plane switching liquid crystal display device comprising unequal sub-pixel regions each controlled by individual switching elements and method of fabricating the same
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
CN102540604B (zh) 用于ffs模式液晶显示器件的阵列基板及其制造方法
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
CN101308294A (zh) 面内切换模式液晶显示装置及其制造方法
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
CN100498486C (zh) 用于液晶显示装置的阵列基板及其制造方法
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20130015737A (ko) 액정표시장치
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
TW201327830A (zh) 薄膜電晶體及含有該薄膜電晶體的陣列基板
US7180563B2 (en) Array substrate and fabrication method for in-plane switching mode liquid crystal display device having pixel electrode overlapping common line and adjacent gate line
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20130064262A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20060112279A (ko) 횡전계 방식 액정표시장치와 그 제조방법
CN105204251A (zh) 一种显示基板及其制作方法和显示装置
JP2002365656A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20201019