CN100524556C - 薄膜电容器、薄膜电容器阵列及电子部件 - Google Patents
薄膜电容器、薄膜电容器阵列及电子部件 Download PDFInfo
- Publication number
- CN100524556C CN100524556C CNB2004100119801A CN200410011980A CN100524556C CN 100524556 C CN100524556 C CN 100524556C CN B2004100119801 A CNB2004100119801 A CN B2004100119801A CN 200410011980 A CN200410011980 A CN 200410011980A CN 100524556 C CN100524556 C CN 100524556C
- Authority
- CN
- China
- Prior art keywords
- film capacitor
- electrode
- lead
- input terminal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 139
- 239000010409 thin film Substances 0.000 claims abstract description 96
- 238000000605 extraction Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims description 148
- 230000008054 signal transmission Effects 0.000 claims description 48
- 239000003989 dielectric material Substances 0.000 claims description 45
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- 238000005476 soldering Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 12
- 238000012360 testing method Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000002615 epidermis Anatomy 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Abstract
本发明是电极电阻小、Q值大、依次形成的薄膜的层数少的薄膜电容器。有益于元件的小型集成化,能够抑制特性不良及可靠性下降。在支承基板(1)上,将多个下部电极(2)朝高频信号传输方向(P)隔开间隔设置,在所述多个下部电极(2)中的1个下部电极(2)上,夹着薄膜介质层(4)朝高频信号传输方向P隔开间隔设置2个上部电极(5),从而形成2个电容元件。用引出电极(8)连接所述上部电极(5),以便使这2个电容元件串联。在所述2个上部电极(5)之间的沿高频信号传输方向(P)的最大间隔(L1),小于所述上部电极(5)的对高频信号传输方向而言,在俯视图中正交方向的最小长度(W1)。
Description
技术领域
本发明涉及薄膜电容器、将其并联成多列的薄膜电容器阵列及使用它们的电子部件。作为电子部件,可举出使用承受电力能力优异的薄膜电容器的高频用电压控制型共振器、电压控制型高频滤波器、电压控制型匹配电路元件、电压控制型天线共用器等。
背景技术
在薄膜电容器中,具有在电绝缘性的支承基板上,按照薄膜的下部电极层、薄膜介质层及薄膜的上部电极层的顺序依次层叠而成的结构的薄膜电容器,已广为人知。在这种薄膜电容器中,下部电极层及上部电极层分别采用溅射法、真空镀敷等方法形成,薄膜介质层采用溅射法、溶胶凝胶等方法形成。另外,通常采用下述光刻蚀术。
首先,在电绝缘性的支承基板上全面形成成为下部电极层的导体层,然后用光致抗蚀剂覆盖必要的部分,再通过干腐蚀或湿腐蚀去掉不要的部分,在所定形状的下部电极层上布图形成下部电极。接着,在支承基板上全面形成薄膜介质层,和下部电极层一样,去掉不要的部分,布图形成所定的形状。最后,全面形成成为上部电极层的导体层,去掉不要的部分,在所定形状的上部电极层上布图形成。另外,通过形成保护层及突起端子部,从而可以表面安装。
作为所述薄膜介质层的材料,使用由(BaxSr1-x)yTi1-y03-z构成的介质材料,通过在上部电极层和下部电极层之间,给予所定的偏置电位,从而使薄膜介质层的介电常数变化后,使电容变化,这种所谓“可变电容薄膜电容器”也已广为人知。
在这种可变电容薄膜电容器中,外加直流偏置电压后,介电常数变化,其结果,电容变化,这种电容变化,还会波及高频区域,在高频区域也可以作为可变电容薄膜电容器加以利用。利用这种在高频中的可变电容薄膜电容器的电容变化,可以获得能够通过外加直流偏置电压使频率特性变化的有用的电子部件。
例如,在将上述可变电容薄膜电容器和薄膜电容器组合而成的电压控制型薄膜共振器中,通过外加直流偏置电压,可以使共振频率变化。另外,在可变电容薄膜电容器或者电压控制型共振器和薄膜电感器、薄膜电容器组合而成的电压控制型带通滤波器,能够通过外加直流偏置电压,使通过频带变化。另外,可变电容薄膜电容器还可以在微波用的电压控制型电子部件中得到利用。
将薄膜电容器作为电子部件使用时,要求抑制高频电路时插入损失。为了设计插入损失小的高频电路,需要Q值高的薄膜电容器。电容器的Q值,可用下述公式(a)表示:
Q=1/(2πfRC+tanδ)…(a)
式中:f是频率(Hz),R是电极电阻(Ω),C是电容值(F),tanδ是介质的介电损失。介质的介电损失tan δ,是取决于介质材料的材料常数;频率f(Hz)及电容值C(F),取决于高频电路的设计值,所以根据公式(a),在电极电阻R较大时,存在着薄膜电容器的Q值减小的问题。
另外,为了将薄膜电容器作为电子部件使用,还必须同时满足部件尺寸的小型化。
另外,在制造薄膜电容器之际,通常除了下部电极层、薄膜介质层和上部电极层之外,还要依次形成保护层及钎焊料扩散防止层等担负其它功能的层。可是,层的数目越多,除了要产生光刻蚀的错位问题、腐蚀时对下一层的损伤问题之外,层的数量增多后还会使应力增大,其结果,膜上容易产生裂纹等,造成特性不良、可靠性下降的问题。
进而,不改变下部电极层及上部电极层的形状,扩大薄膜介质层的俯视图中的面积、增加电容值C后,尽管电容值增加,但由于电极电阻R未减少,所以根据公式(a)可知:存在使薄膜电容器的Q值减少的问题。
发明内容
本发明的目的,在于提供电极电阻小、Q值大,而且通过节省空间的设计,可以在电子部件中使用,进而减少依次粘附形成的薄膜的层数,有利于元件的小型集成化,此外还能抑制特性不良及可靠性下降的薄膜电容器。
本发明的另一个目的,是要在通过外加偏置电压改变电容的可变电容薄膜电容器中,和上述一样,提供电极电阻小、Q值大,而且通过节省空间的设计,可以在电子部件中使用的薄膜电容器。
本发明的又一个目的,是要提供使用上述的薄膜电容器,以便使相互调制失真减少、电力承受能力优异、温度持性良好的高频用电压控制型薄膜共振器、电压控制型薄膜高频滤波器、电压控制型匹配电路元件、电压控制型薄膜天线共用器。
本发明的薄膜电容器,是在输入端子和输出端子之间,连接多个电容元件的薄膜电容器。本发明的薄膜电容器包括:在支承基板上隔开间隔设置的多个下部电极;在所述各下部电极上,夹着薄膜介质形成的上部电极;以及连接所述上部电极的引出电极。本发明的薄膜电容器,具有如下(1)(2)(3)中的某一个或两个以上的特征。
(1)、在所述下部电极上形成的2个所述上部电极之间的、沿着高频信号传输方向的间隔L1,比所述上部电极和所述引出电极在俯视图中互相重合的区域的、沿着与高频信号传输方向正交的方向的长度W1短。
(2)、连续的在2个下部电极上分别设置的上部电极之间的、沿着高频信号传输方向的间隔L2,比所述上部电极和所述引出电极在俯视图中互相重合的区域的、沿着与高频信号传输方向正交的方向的长度W2短。
(3)、在沿着设置在下部电极上的上部电极的高频信号传输方向的长度L3,比所述上部电极和所述引出电极在俯视图中互相重合的区域的、沿着与高频信号传输方向正交的方向的长度W3短。
采用所述(1)~(3)中的某一种构造后,与电容元件的数量相同的未采用所述(1)~(3)的构造的薄膜电容器相比,能够缩小输入端子和输出端子之间的距离,可以制作能在基板上高密度安装的,小型化的薄膜电容器。进而,由于能够降低将电容元件彼此连接的电极的电阻值,所以可以减少薄膜电容器的插入损失,提高其Q值。
特别是利用(1)后,如果设成为高频信号传输路线的下部电极的厚度为t1,下部电极的高频信号传输方向的电阻值,可以用下式表示(式中:ρ1是下部电极的电阻率(Ω·m),t1是下部电极的膜厚(m))
R=ρ1·L1/(W1·t1)…(a)
假如令α=W1/L1、则上式(a)就成为R=αρ1/t1。α越小,电阻R就越小。所以,通过使W1<L1,就能实现电阻损失小、Q值大的可变电容薄膜电容器。
特别是利用(2)后,如果设成为高频信号传输路线的引出电极的厚度为t2,引出电极的高频信号传输方向的电阻值,可以用下式表示(式中:ρ2是引出电极的电阻率(Ω·m),t2是引出电极的膜厚(m))
R=ρ2·L2/(W2·t2)…(b)
假如令β=W2/L2,则上式(b)就成为R=βρ2/t2。β越小,电阻R就越小。所以,通过使W2<L2,就能实现电阻损失小、Q值大的可变电容薄膜电容器。
特别是采用(3)后,通过使从上部电极的输入电极侧端边到输出电阻侧端边的距离L3,比在俯视图中与高频信号传输方向正交的方向的最小长度W3短,从而可以将输入端子和输出端子之间的距离设计得很短,能够减小可变电容薄膜电容器的尺寸。
另外,所述薄膜电容器,使用介电常数随外加电压而变的薄膜介质,可以作为通过在输入端子和输出端子之间外加直流偏置电压,从而使其电容变化的可变电容薄膜电容器使用。能够使各电容元件的电容,随着外加直流偏置电压而变化。这时,所述输入端子,可以被高频信号的输入端子和直流偏置供给端子共用,从而使元件的结构趋于简单。
这种可变电容薄膜电容器,可以采用下述结构实现:在所述输入端子和从所述输入端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输入端子侧偏置线;在所述输出端子和从所述输出端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输出端子侧偏置线。
所述偏置线,可以是具有薄膜电阻的部件。
所述偏置线,最好用氮化硅及氧化硅中至少1种构成的保护膜覆盖。这样,由于能够防止偏置线及/或薄膜电阻被氧化,所以能使偏置线的电阻值,经常保持一定,提高可靠性。进而,还能确保耐湿性。
另外,本发明的薄膜电容器阵列,具有准备所述薄膜电容器的多列,在所述输入端子和输出端子之间并联的结构。因此,可以通过简单的制造工序(只并列配置所需的电容值的数量、切断)就能实现电容值大、具有和薄膜电容器同等的Q值的薄膜电容器阵列。
另外,本发明的薄膜电容器阵列,还可以采用在所述多列的可变薄膜电容器之间,使所述下部电极共同的结构。这样,可以进一步小型化,实现具有大电容值的薄膜电容器。
将电容形成部的面积向与高频信号传输方向正交的方向伸长的形状,在任意的下部电极及引出电极中,具有下述倾向:不能缓和分别在与高频信号传输方向并排的2个电容形成部间流动的电流的集中,使电极电阻增加,Q值减少。通过将上部电极朝着与高频信号传输方向正交的方向隔开一定的间隔配置,就可以获得下述效果:缓和该电流的集中,使电极电阻减少,维持和并联之前同等的Q值。
另外,在任意的下部电极及引出电极中,作为分别在与高频信号传输方向并排的2个电容形成部间流动的局部的电流线路,有流入下部电极及引出电极的端部的线路。通过使与高频信号传输方向正交的方向中的从下部电极的端部到最近的上部电极的端部的距离变短,可以缩短该电流线路,减少电极电阻,维持和并联之前同等的Q值。
本发明的电子部件,是具有将所述薄膜电容器作为共振元件使用的共振电路的电子部件。这样,可以用较少的部件获得所需的电容值,而且由于损失小、Q值高,所以可以制造具有优异的共振特性、滤波特性的电子部件。
进而,采用可变电容型的薄膜电容器后,可以利用电压控制电容值,能够进行共振频率的调制。更具体地说,通过采用高频性地串联、直流性地并联的可变电容薄膜电容器或可变电容薄膜电容器阵列,可以实现波形失真、相互调制失真小、承受电力的能力优异的高频用电压控制型共振器的电子部件。另外,在具有共振电路的电压控制型高频滤波器及电压控制型天线共用器中,也同样能够通过采用高频性地串联、直流性地并联的可变电容薄膜电容器或薄膜电容器阵列,实现波形失真、相互调制失真小、承受电力的能力优异的电压控制型高频滤波器及天线共用器。
另外,本发明的电子部件,是将所述薄膜电容器作为多个电路的结合元件利用的电子部件。这样,可以用较少的部件获得所需的电容值。特别是使用高频性地串联、直流性地并联的可变电容薄膜电容器或可变电容薄膜电容器阵列,可以制作共振器,加大共振电路的Q值,减少损失。
在以上的某种结构中,最好用(BaxSr1-x)yTi1-yO3-z形成所述薄膜介质。这样,就能制作可变电容元件的电容变化率大、损失小的可变电容电容器。化学式中,0<x<1,0<y<1,z是略大于0、远小于1的值。
附图说明
图1是表示本发明涉及的薄膜电容器的实施方式的一例的透视状态的平面图。
图2是为了讲述本发明涉及的薄膜电容器的偏置线的连接状态而绘制的俯视图。
图3是图1的A—A’线剖面图。
图4是图1的主要部位的放大图。
图5是图3的主要部位的放大图。
图6是本发明涉及的可变电容型的薄膜电容器的电路图。
图7是本发明涉及的可变电容型的薄膜电容器的在高频区域的等效电路图。
图8是本发明涉及的可变电容型的薄膜电容器的在低频(包含直流)区域的等效电路图。
图9是本发明涉及的薄膜电容器的电阻值及Q值的频率特性图。
图10是表示本发明涉及的薄膜电容器的模拟模型的图形。
图11是图10的主要部位的放大图。
图12是表示本发明涉及的薄膜电容器阵列的实施方式的透视状态的平面图。
图13是表示本发明涉及的薄膜电容器阵列的其它实施方式的透视状态的平面图。
具体实施方式
下面,参阅附图,详细讲述本发明的实施方式。
在本发明的实施方式中,讲述可变电容元件是的数量是7个时的薄膜电容器的情况,但毫无疑问,可变电容元件是的数量只要是多个就行,并不限于7个。
在图1~图3中,1是薄膜电容器的支承基板,2是在支承基板1上的高频信号传输方向P(称作将高频信号从输入端子11向输出端子12输送的方向)中,隔开所定间隔并列设置的下部电极。31、32分别是输入端子偏置线,输出端子偏置线33、34、35是辅助导线。4是在所述下部电极2上形成的薄膜介质,5是在所述薄膜介质4上形成的上部电极。61、62、63分别是与输入端子偏置线31连接的薄膜电阻,64、65、66分别是与输出端子偏置线32连接的薄膜电阻。7是绝缘层,设置在高频信号传输方向P中相邻的下部电极2之间、相邻的薄膜介质4之间及相邻的上部电极5之间。8是引出电极,是为了将由下部电极2、薄膜介质4及上部电极5构成的可变电容元件C1~C7彼此串联而设置的。9是覆盖支承基板1的一部分及除输出入端子11、12之外的区域的保护膜,10是钎焊料扩散防止层,111、112分别是钎焊端子部。将钎焊端子111及钎焊料扩散防止层10统称“输入端子11”,将钎焊端子112及钎焊料扩散防止层10统称“输出端子12”。
图1中的C1~C7,分别表示电容随着外加给元件的直流偏置电压而变化的可变电容元件。
下面,往往将薄膜介质4、上部电极5及可变电容元件C1~C7的沿高频信号传输方向P配置的顺序,用编号“j”(j=1、2、…,7)表示。
支承基板1是氧化铝等陶瓷基板,可以使用蓝宝石之类的单晶基板等。在支承基板1上,将为了制作下部电极2、薄膜介质4、上部电极5的层,依次对支承基板1的上面而言全面成膜。然后,在上部电极5上涂敷光致抗蚀剂,布图成所定的形状,进行干腐蚀。加工后剥离抗蚀剂,接着同样在薄膜介质4上涂敷光致抗蚀剂,同样进行布图、加工,在下部电极2上也同样进行布图、加工。这样,通过将上部电极5、薄膜介质4及下部电极2腐蚀成所定的形状,从而形成可变电容元件C1~C7。
在这里,由于形成薄膜介质4时需要高温溅射,所以必须用高熔点的材料构成下部电极2。具体地说,可以使用Pt、Pd。此外,下部电极2的溅射结束后,下部电极2被加热到薄膜介质4的溅射温度——700~900℃,保持一定的时间,直到薄膜介质4的溅射开始,从而成为平坦的膜。另外,为了降低可变电容元件C1~C7及布线的电阻值,在下部电极2上不产生不连续的裂纹,所以下部电极2最好厚一些。但为了提高与支承基板1的粘和性,则最好相对薄一些,要廉顾两者后决定。具体地说,下部电极2的厚度,以0.1μm~10μm为宜。因为如果比0.1μm薄,除了使电极本身的电阻变大之外,还有可能无法确保电极的连续性;而如果比10μm厚,则会使与支承基板1的粘和性下降,厚厚的下部电极2产生的应力还有可能使支承基板1出现弯曲。
下面,讲述的下部电极2及上部电极5的平面形状。
如图4及图5所示,将下部电极2和上部电极5在俯视图中的重叠部分的上部电极5j(j为1~6)的输出端子侧的端边到上部电极5j+1的输入端子侧的端边的距离,作为L1。间隔L1,通常有离差,编号j不同,就会取不同的值。换言之,间隔L1具有以编号j为变量的分布。下面,将该分布中间隔L1的最大值称作“最大间隔L1”或简称“间隔L1”。
接着,在引出电极8和上部电极5在俯视图中的重叠部分的与高频信号传输方向P正交的方向上的最小长度,作为W1。由于引出电极8通常完全覆盖上部电极5,所以该最小长度,成为上部电极5的与高频信号传输方向P正交的方向的长度。该长度W1也通常有离差,编号j不同,就会取不同的值。换言之,长度W1具有以编号j为变量的分布。下面,将该分布中长度W1的最小值称作“最小长度W1”或简称“长度W1”。
在本发明中,通过使最大间隔L1短于最小长度W1,可以减小可变电容薄膜电容器的电阻。此外,在这里,之所以加上“下部电极2和上部电极5在俯视图中的重叠部分”、“引出电极8和上部电极5在俯视图中的重叠部分”这样的限定,是为了将电极的实质上不参与形成静电电容量的部分除外,将不参与电传导的部分除外。
薄膜介质4,宜采用由至少含有Ba、Sr、Ti的钙钛矿型氧化物结晶粒子构成的高介电常数的薄膜介质层。但其它的高介电常数的薄膜介质层也行。该薄膜介质4,在上述的下部电极2的表面形成。形成方法,例如,将钙钛矿型氧化物结晶粒子得到的介质作为靶子,进行溅射,直到所需的厚度为止。提高基板温度,例如通过在约800℃中进行溅射,可以不进行溅射后的热处理,用高介电常数获得电容变化率大、损失低的薄膜介质4。
为了降低电极的电极,作为上部电极5的材料,最好使用电阻率小的Au。而为了提高与薄膜介质4的粘合性,最好将Pt等作为粘附合层,夹在薄膜介质4和上部电极5之间的部位。该上部电极5的厚度定为0.1μm~10μm。关于该厚度的下限,和下部电极2的情况一样,是考虑到电极本身的电阻后设定的。另外,关于该厚度的上限,则是考虑到与薄膜介质4的粘合性后设定的。
另外,如图4及图5所示,将从某个上部电极5的输入端子端边侧到输出端子端边侧的最大长度,定为L3。在这里,长度L3通常有离差,编号j不同,就会取不同的值。换言之,长度L3具有以编号j为变量的分布。下面,将该分布中长度L3的最大值称作“最大长度L3”或简称“长度L3”。另外,在引出电极8和上部电极5在俯视图中的重叠部分的与高频信号传输方向P正交的方向上的最小长度,作为W3。由于引出电极8通常完全覆盖上部电极5,所以该最小长度W3,成为上部电极5(在图中用5j+2表示(这时,j为1~5))的、与高频信号传输方向P正交的方向的长度。该长度W3也通常有离差,编号j不同,就会取不同的值。换言之,长度W3具有以编号j为变量的分布。下面,将该分布中长度W3的最小值称作“最小长度W3”或简称“长度W3”。通过将最大长度L3设计成比最小长度W3短,可以减小可变电容薄膜电容器的芯片尺寸。
另一方面,如图2所示,旨在给可变电容元件C1~C7外加直流偏置电压的偏置线31、32,分别设置在输入端子侧及输出端子侧。
输入端子侧偏置线31,是用从可变电容元件C1的输入端子部——输入端子11伸出的导线构成。
输入端子侧偏置线31,通过薄膜电阻61,与可变电容元件C2和可变电容元件C3的接点、即与连接可变电容元件C2的上部电极5和可变电容元件C3的上部电极5的引出电极8连接。同样,输入端子侧偏置线31,通过薄膜电阻62,与可变电容元件C4和可变电容元件C5的接点连接。输入端子侧偏置线31,通过薄膜电阻63,设置在可变电容元件C6和可变电容元件C7的接点为止的之间。
另外,输出端子侧偏置线32,通过辅助导线33和薄膜电阻64,与可变电容元件C1和可变电容元件C2的接点、即与可变电容元件C1及可变电容元件C2的共同的下部电极2连接。同样,输出端子侧偏置线32,通过辅助导线34和薄膜电阻65,与可变电容元件C3和可变电容元件C4的接点连接。另外,输出端子侧偏置线32,通过辅助导线35和薄膜电阻65,与可变电容元件C5和可变电容元件C6的接点连接。
图6示出由以上的可变电容元件C1~C7、偏置线31、32和薄膜电阻61~66构成的可变电容薄膜电容器的电路图。正如该电路结构所示,电容随着外加电压值而变的可变电容元件C1~C7,被依次串联在输入端子11和输出端子12之间,在所述输入端子11和第偶数个可变电容元件及其次的第奇数个可变电容元件的接点之间,分别设置着薄膜电阻61~63;在所述输出端子12和第偶数个可变电容元件及其次的第奇数个可变电容元件的接点之间,分别设置着薄膜电阻64~66。此外,图6的电路构成中,为了简化而省略了辅助导体线33、34、35。
将本发明的可变电容薄膜电容器在高频区域使用时,由于与薄膜电阻的阻抗相比可变电容元件C1~C7的阻抗非常低,所以薄膜电阻可视为开路状态,这样,可变电容薄膜电容器的等效电路,如图7所示,成为将可变电容元件C1~C7串联的电路。
另外,将本发明的可变电容薄膜电容器在低频区域使用时,由于与薄膜电阻的电阻抗相比可变电容元件C1~C7的阻抗非常高,所以薄膜电阻可视为短路状态,这样,可变电容薄膜电容器的等效电路,如图8所示,成为将可变电容元件C1~C7并联的电路。
所述输入端子侧偏置线31、输出端子侧偏置线32及辅助导线33、34、35,在分别形成上述的下部电极2、薄膜介质4、上部电极5后,可以在其上形成新膜后获得。这时,为了防止已经加工、形成的下部电极2、薄膜介质4、上部电极5受到导线31~35的成膜、加工带来的影响,最好使用提拉法(lift-off法)。进而,在下部电极2的布图之际,还可以通过进行具有导线31~35的形状的布图,从而形成下部电极2。这样,可以缩短导线31~35的成膜、加工造成的工序的离差和时间。
为了抑制偏置线的电阻值的离差,作为这些导线31~35的材料,最好使用低电阻的Au。Au之外也可以使用Pt。
接着,薄膜电阻61~66的材料,最好是含钽的材料。其电阻率最好在10-3Ωcm以上。因为如果是这种程度的高电阻率,就可以不加大元件形状,也能形成可以实现的小形状的薄膜电阻。
作为薄膜电阻61~66的具体的材料,可以例示氮化钽、TaSiN、Ta—Si—O系。
例如,使用氮化钽时,通过将Ta作为靶子、添加氮进行溅射的反应溅射法,可以形成所需成分电阻率的薄膜。通过适当选择溅射条件,能够制作膜厚40nm以上、电阻率10-3Ωcm以上的膜,所以十分理想。进而,溅射结束后,涂敷光致抗蚀剂,将其布图成为所定的形状后,采用反应性离子腐蚀(RIE)等腐蚀工艺后,就可以简便地布图。
下面,举出数值的例子进行讲述。例如,将本发明的可变电容薄膜电容器在频率2GHz中使用。使各可变电容元件C1~C7的电容为7pF时,为了使它们在高频区域(1MHz)以上,能如图7所示,成为串联,在低频区域(从直流到1MHz)则如图8所示,成为并联,各薄膜电阻61~66的电阻值,约1KΩ以上即可。
例如:在薄膜电阻61~66的材料的电阻率为10-3Ωcm、膜厚为50nm时,为了使每个薄膜电阻的电阻值为10KΩ,只要使薄膜电阻的纵横比(长度/宽度)在50以下即可。这是可以实现的纵横比。所以不必加大元件形状,就能很容易地制造出具有所需电阻值的薄膜电阻。
这些薄膜电阻61~66、输入端子侧偏置线31、输入端子侧偏置线32及辅助导线33~35,在支承基板1上直接形成。这样,在元件上形成之际,为了确保与下部电极2、上部电极5、引出电极8的绝缘而必需的绝缘层,就成为不需要,可以减少形成元件的层,省去绝缘层的制造工艺,进而简化整体的制造工艺。这样,就能迅速进行可变电容薄膜电容器的制作。进一步,通过使用高电阻的薄膜电阻,可以不加大薄膜电阻的形状,制作小型的元件。
接着,绝缘层7,为了确保在其上形成的引出电极8和下部电极2的绝缘,绝缘层7是必要的。进而,该绝缘层7覆盖各偏置线及薄膜电阻,能够极力防止各偏置线及薄膜电阻被氧化。因此,各偏置线及薄膜电阻的电阻值,即使时间流逝也能基本保持一定,提高了元件的可靠性。绝缘层7的材料,为了提高它的耐湿性,采用由氮化硅及氧化硅中至少一种构成。为了提高它们的覆盖性,最好采用化学镀敷堆积法(CVD)等成膜。
绝缘层7可以采用通常的使用光致抗蚀剂的干腐蚀法等,形成所需的形状。但为了确保薄膜电阻61~66和引出电极8的结合,需要使输入端子侧偏置线31、输出端子侧偏置线32及辅助导线33~35的一部分露出,使钎焊端子部在上部电极5上露出。
引出电极8使上部电极5彼此连接,将可变电容元件C1和可变电容元件C2、可变电容元件C3和可变电容元件C4及可变电容元件C5和可变电容元件C6的每一个都串联起来。
进一步,如图1所示,引出电极8在绝缘层7的外侧,分别与辅助导线33~35结合。作为引出电极8的材料,最好使用Au、Cu等低电阻的金属。另外,考虑到引出电极8和绝缘层7的粘合性,可以将Ti、Ni等粘合层夹在引出电极8和绝缘层7之间。
另外,如图4及图5所示,将和引出电极8在俯视图中重叠的上部电极5j+1的输出端子侧的端边到上部电极5j+2的输入端子侧的端边的距离(最大间隔),作为L2。在这里,间隔L2,通常有离差,编号j不同,就取不同的值。换言之,间隔L2具有以编号j为变量的分布。下面,将该分布中间隔L2的最大值称作“最大间隔L2”或简称“间隔L2”。另外,将在引出电极8和上部电极5在俯视图中的重叠部分的与高频信号传输方向P正交的方向上的最小长度,作为W2。由于引出电极8通常完全覆盖上部电极5,所以该最小长度W2,成为上部电极5的与高频信号传输方向P正交的方向的长度。该长度W2也通常有离差,编号j不同,就取不同的值。换言之,长度W2具有以编号j为变量的分布。下面,将该分布中长度W2的最小值称作“最小长度W2”或简称“长度W2”。通过使最大间隔L2小于最小长度W2,可以减小引出电极8的电极电阻。
以上讲述的最小长度W1、W2、W3,是引出电极8和上部电极5在俯视图中的重叠部分的与高频信号传输方向P正交的方向上的最小长度。它们都是用相同的语言定义的。所以,W1=W2=W3的关系式成立。
接着,用光刻蚀术形成保护层9。保护层9除了从外部机械性地保护各可变电容元件C1~C7外,还能化学性地保护它们不受药品等的污染。另外,在形成保护层9时,要使钎焊端子部111、112露出。作为保护层9的材料,可以使用耐热性高、对于错边的覆盖性优异的物质。具体地说,可以使用聚酰亚胺树脂及BCB(苯并环丁烯)树脂等。
钎焊扩散防止层10,是为了在形成钎焊端子之际的回流及安装之际,防止钎焊扩散到电极上而通过溅射形成的。作为其材料,由于与钎焊的反应速度缓慢,所以宜采用Ni。另外,为了提高钎焊润湿性,在钎焊扩散防止层10的表面,可以将钎焊润湿性高的Au、Cu等形成0.1μm左右的厚度。
最后,形成钎焊端子部111、112。它们一般是在印刷钎焊膏后,通过回流而形成。
在以上讲述的实施方式的可变电容薄膜电容器中,通过用主要具有由薄膜电阻61~67设定的电阻值的偏置线连接各可变电容元件C1~C7,从而在高频区域,如图7所示,使可变电容元件C1~C7串联;在包含直流的低频区域,则如图8所示,使可变电容元件C1~C7并联。
另外,通过使用含有氮化钽、而且电阻率在10-3Ωcm以上的薄膜电阻61~66,从而减小薄膜电阻61~66的纵横比,实现元件的小型化。进而,通过在支承基板1上直接形成输入端子侧偏置线31、输出端子侧偏置线32及辅助导线33~35,从而实现了减少构成元件的层数。
上述的可变电容薄膜电容器,可以作为高频部件的共振电路的一部分(LC共振电路的电容成分)使用,或者作为结合该共振电路的电容结合电容器使用。另外,利用可变电容薄膜电容器的下部电极2、上部电极5或引出电极8,同时形成电感器,或在支承基板1的空余区域(未形成可变电容薄膜电容器的区域)形成其它共振电路,将可变电容薄膜电容器用作电压控制型高频滤波器的部件,进而还可以在所述共振电路的复合部件——电压控制型高频滤波器、电压控制型匹配电路元件、电压控制型薄膜天线共用器等高频部件中应用可变电容薄膜电容器。
这样,采用本发明的可变电容薄膜电容器后,在串联的可变电容薄膜电容器中,通过使与下部电极2重叠的上部电极5j的输出电极侧端边到上部电极5j+1的输入电极侧端边的最大间隔L1,小于和上部电极5在俯视图中重叠的部分中与高频信号传输方向P在俯视图中正交方向的最小长度W1,从而可以将最大间隔L1的长度设计得很短,降低电阻。这样,可以实现Q值大的可变电容薄膜电容器及使用它的电子部件。
另外,通过使与引出电极8在俯视图中重叠的上部电极5j+1的输出电极侧端边到上部电极5j+2的输入电极侧端边的最大间隔L2,小于引出电极8和上部电极5在俯视图中重叠的部分中与高频信号传输方向P在俯视图中正交方向的最小长度W2,从而可以将引出电极8的长度设计得很短,降低电阻。这样,可以实现Q值大的可变电容薄膜电容器及使用它的电子部件。
进而,通过使从某个上部电极5的输入电极侧端边到输出电极侧端边的最大长度L3,小于与高频信号传输方向P在俯视图中正交方向的最小间隔W3,从而可以将输入端子11和输出端子12之间的距离设计得很短,减少可变电容薄膜电容器的尺寸,提供小型的可变电容薄膜电容器及使用它的电子部件。
另外,如果用(BaxSr1-x)yTi1-yO3-z形成所述薄膜介质4,就能制造出可变电容元件的电容变化率大、损失小的可变电容电容器。
另外,输入端子11,被高频信号的输入端子和直流偏置线供给端子共用,这样一来就简化了元件结构。
另外,本发明的可变电容薄膜电容器,具有至少覆盖所述偏置线、而且由氮化硅及氧化硅中至少一种构成的保护层9,这样就能防止偏置线及薄膜电阻被氧化,可以使偏置线及薄膜电阻的电阻值长期保持一定。进而还能提供确保耐湿性、提高可靠性的可变电容薄膜电容器及使用它的电子部件。
进而,作为高频用电压控制型共振器的共振电路的一部分,或作为将共振电路彼此结合起来的单元,使用所述可变电容薄膜电容器,从而可以制作共振器。这样,就能实现波形失真、相互调制失真噪声小,承受电力能力优异的高频用电压控制型共振器。另外,在具备共振电路的电压控制型高频滤波器、电压控制型天线共用器中也同样可以通过使用高频性地串联、直流性地并联的可变电容薄膜电容器,从而能够制造波形失真、相互调制失真噪声小,承受电力能力优异的电压控制型高频滤波器、天线共用器。
上述的可变电容薄膜电容器,如图12所示,可以采用将可变电容薄膜电容器的多列的输入端子彼此之间、输出端子彼此之间,对高频信号传输方向P而言,在俯视图中向正交方向并联后,构成薄膜电容器阵列。进而,还可以如图13所示,在所述多列的薄膜电容器之间,将下部电极2及引出电极8做成共同。
在图12、图13的薄膜电容器阵列中,作为使上部电极5在俯视与高频信号传输方向P正交的方向上离开的距离,最好在50μm以上250μm以下。因为该距离如果小于50μm,在任意的下部电极2及引出电极8中,分别在朝高频信号传输方向P并排的2个电容形成部间流动的电流就要集中,电极电阻就要增加,Q值就要减小。而该距离超过250μm后,除了电极电阻要增大之外,薄膜电容器阵列的芯片尺寸也要变大。另外,在与高频信号传输方向P在俯视图中正交的方向中,从下部电极2的端部到最近的上部电极5的端部的距离,最好小于50μm。因为在任意的下部电极2及引出电极8中,作为分别在朝高频信号传输方向P并排的2个电容形成部间流动的一部分的电流线路,有流入下部电极2及引出电极8的端部的线路,而在与高频信号传输方向P在俯视图中正交的方向中,从下部电极2的端部到最近的上部电极5的端部的距离大于50μm时,该电流线路就要变长,表皮电极电阻就要增大,Q值就要减小。
这样,通过将薄膜电容器的多列在对高频信号传输方向P来说,在俯视图中正交的方向并联,从而可以降低电极的电阻值,增大电容值,得到高Q值的薄膜电容器阵列。另外,特别在图13所示的薄膜电容器阵列中,在所述多列薄膜电容器之间,使下部电极2及引出电极8成为共同,从而能够实现进一步的小型化。由于使下部电极2及引出电极8成为共同,所以能缓和电流的集中,可望获得更加低电阻的薄膜电容器阵列。
[实施示例]
下面,讲述将本发明更具体化的实施示例。
首先,作为支承基板1,使用蓝宝石R基板,在该支承基板1上,作为下部电极2的材料,将基板加热到约500℃后,采用溅射法,将Pt成膜。另外,在薄膜介质4的成膜开始前,通过约800℃、保持15分钟,进行旨在使Pt的下部电极2平坦化的退火。使用由(BaSr0.5)TiO3构成的靶子,将基板加热到约800℃,成膜时间为15分钟进行薄膜介质4的成膜。在薄膜介质4上,形成由下部为Pt电极层、上部为Au电极层的双层结构构成的上部电极5。以上作业是在同一个密闭腔内,在不向大气开放的状态下依次成膜。
接着,涂敷光致抗蚀剂,采用光刻蚀术,将形成光致抗蚀剂的层布图、加工成所定的形状后,利用ECR(Electron Cyclotron Resonance)装置,将上部电极5腐蚀成所定形状。再同样将薄膜介质4、下部电极2腐蚀成所定形状。在这里,下部电极2的形状,包含导线31~35。
接着,作为薄膜电阻61~66,采用溅射法,在约100℃中将氮化钽成膜。在该溅射后,采用光刻蚀术,将光致抗蚀剂层做成所定形状后,使用RIE装置,进行腐蚀,除去光致抗蚀剂层。将薄膜电阻61~66的纵横比全部做成20。
接着,作为绝缘层7,采用将TEOS(四乙氧基硅烷)气体作为原料的CVD装置,形成SiO2膜。加工光致抗蚀剂层后,用RIN进行腐蚀,使其成为所定的形状。
接着,作为引出电极8,用溅射法依次层叠Ni及Au后成膜,布图加工成所定的形状。
最后,依次形成保护层9、钎焊扩散防止层10、钎焊端子111、112。在保护层9中使用聚酰亚胺树脂,在钎焊扩散防止层10中使用Ni。
在这里,在下部电极2中的上部电极5j的输出电极侧端边到上部电极5j+1的输入电极侧端边的最大间隔L1是40μm。引出电极8和上部电极5在俯视图中重合部分的、对高频信号传输方向P而言在俯视图中正交的方向中的最小长度W1是50μm。在引出电极8中的上部电极5j的输出电极侧端边到上部电极5j+1的输入电极侧端边的最大间隔L2是40μm,引出电极8和上部电极5在俯视图中重合部分的、对高频信号传输方向P而言在俯视图中正交的方向中的最小长度W2是50μm。另外,从1个上部电极5的输入电极侧端边到输出电极侧端边的距离L3是10μm,与高频信号传输方向在俯视图中正交的方向中的最小长度W3是50μm。
使用电阻分析器(AJIRENTO公司制造,型号HP4991A)对这样制造的可变电容薄膜电容器进行了测量,结果如图9所示。在图9中,横轴表示频率,纵轴表示电阻值及Q值,在测量频率2GHz中,电极电阻是0.73Ω,Q值是113。另外,芯片尺寸在俯视图中是1.0nm×0.5nm。
接着,使用电磁场模拟器HFSS(High—Frequency Structure Simulator:ANSOFT公司制造Ver8.5),显示进行模拟的结果。图10是使用本发明的设计的模型,图11是其放大图。在支承基板101上配置下部电极102,在其上配置薄膜介质104、引出电极(兼作上部电极)108、空气层100。在这里,之所以配置空气层100,省略薄膜电阻、保护层、钎焊扩散防止层、钎焊端子,是为了使保护膜模拟模式单纯化。
表1示出模拟使用的模式的设计值和测量结果。在这里,试件No.1是L1=20μm、W1=40μm、L2=20μm、W2=40μm的模型。试件No.2是将L1变更成60μm的模型,试件No.3是使L1=20μm、L2=60μm的模型。
【表1】
No. | L1(μm) | W1(μm) | L2(μm) | W2(μm) | R(Ω) | Q |
1 | 20 | 40 | 20 | 40 | 0.42 | 184 |
2<sup>*</sup> | 60 | 40 | 20 | 40 | 0.55 | 142 |
3<sup>*</sup> | 20 | 40 | 60 | 40 | 0.51 | 155 |
※表示比较例。
计算使用的频率是2GHz。表1示出由计算结果比较电阻R和Q值的结果。L1>W1的试件No.2,与试件No.1相比,电阻R增大0.12Ω、Q值减少42。另外,比较No.1和No.3后,L2>W2的试件No.3,与试件No.1相比,电阻R增加0.09Ω、Q值减少29。
表2示出L3、W3的关系和芯片尺寸的关系。试件No.4是L3=10μm、W3=50μm的模型。试件No.5是将L3变更成50μm、W3变更成10μm的模型,。
L3>W3的试件No.5,与L3<W3的试件No.4相比,芯片尺寸的面积比成为1.3倍。就是说,使L3<W3后,可以使芯片尺寸小型化。
【表2】
No. | L3(μm) | W3(μm) | 芯片尺寸(μm<sup>2</sup>) | 面积比 |
4 | 10 | 50 | 1.00×0.50 | 1 |
5<sup>*</sup> | 50 | 10 | 1.44×0.46 | 1.3 |
※表示比较例
另外,如图13所示,用HFSS对向与高频信号传输方向P在俯视图中正交的方向并联2个电容形成部、将下部电极2做为共同的模型,进行模拟的结果是:在本发明中,将上部电极5的间隔配置成离开150μm后,电容值为2.0pF、电极电阻是0.44Ω、Q值是89。
另一方面,作为比较例,在不并联的模型中,电容值是1.0pF、电极电阻是0.93Ω、Q值是90。另外,如果将该比较例的模型的上部电极5的平面形状,向与高频信号传输方向P在俯视图中正交的方向扩大2倍后,电容值是2.0pF、电极电阻是0.64Ω、Q值是54。
所以,使上部电极5的形状向与高频信号传输方向P在俯视图中正交的方向扩大2倍、将电容值从1.0pF增加到2.0pF后,电极电阻就成为0.64Ω、Q值则从89减少到54。这样,可以使电极电阻改善0.2Ω,成为0.44Ω,Q值增加35,成为89,可以获得和1.0pF同样程度的Q值。
由以上的模拟结果和实际制作的本发明的实施示例可知:能够使电极电阻降低,Q值增加,同时还能够制造芯片尺寸可以小型化的可变电容薄膜电容器。
Claims (21)
1、一种薄膜电容器,在输入端子和输出端子之间,多个电容元件被连接,其特征在于,包括:
在支承基板上隔开间隔设置的多个下部电极;
在所述下部电极中的至少1个下部电极上,介有薄膜介质层地形成的2个上部电极;以及
分别连接所述2个上部电极的引出电极,
在所述下部电极上形成的2个所述上部电极之间的、沿着高频信号传输方向的间隔,小于所述上部电极与所述引出电极在垂直于所述薄膜介质层的层面的方向观察时互相重合的区域的、沿着与所述高频信号传输方向正交的方向的长度。
2、如权利要求1所述的薄膜电容器,其特征在于:通过在输入端子和输出端子之间施加直流偏置电压,从而使其电容变化。
3、如权利要求2所述的薄膜电容器,其特征在于:在所述输入端子、与从所述输入端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输入端子侧偏置线;
在所述输出端子、与从所述输出端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输出端子侧偏置线。
4、一种薄膜电容器阵列,其特征在于:将所述权利要求1记述的薄膜电容器的多列,在所述输入端子与输出端子之间并联连接。
5、如权利要求4所述的薄膜电容器阵列,其特征在于:在所述多列的薄膜电容器之间,共用所述下部电极。
6、一种电子部件,其特征在于:具有将所述权利要求1记述的薄膜电容器作为共振元件使用的共振电路。
7、一种电子部件,其特征在于:将所述权利要求1记述的薄膜电容器作为多个电路的结合元件利用。
8、一种薄膜电容器,在输入端子和输出端子之间,多个电容元件被连接,其特征在于,包括:
在支承基板上隔开间隔设置的多个下部电极;
在所述多个下部电极中的相邻下部电极上,介有薄膜介质层地分别形成的上部电极;以及
分别设置在所述相邻的下部电极上的、将上部电极彼此连接的引出电极,
在所述相邻的下部电极上分别设置的上部电极之间的、沿着高频信号传输方向的间隔,小于所述上部电极与所述引出电极在垂直于所述薄膜介质层的层面的方向观察时互相重合的区域的、沿着与所述高频信号传输方向正交的方向的长度。
9、如权利要求8所述的薄膜电容器,其特征在于:通过在输入端子和输出端子之间施加直流偏置电压,从而使其电容变化。
10、如权利要求9所述的薄膜电容器,其特征在于:在所述输入端子、与从所述输入端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输入端子侧偏置线;
在所述输出端子、与从所述输出端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输出端子侧偏置线。
11、一种薄膜电容器阵列,其特征在于:将所述权利要求8记述的薄膜电容器的多列,在所述输入端子和输出端子之间并联连接。
12、如权利要求11所述的薄膜电容器阵列,其特征在于:在所述多列的薄膜电容器之间,共用所述下部电极。
13、一种电子部件,其特征在于:具有将所述权利要求8记述的薄膜电容器作为共振元件使用的共振电路。
14、一种电子部件,其特征在于:将所述权利要求8记述的薄膜电容器作为多个电路的结合元件利用。
15、一种薄膜电容器,在输入端子和输出端子之间,多个电容元件被连接,其特征在于,包括:
在支承基板上隔开间隔设置的多个下部电极;
在所述多个下部电极中的至少1个下部电极上,介有薄膜介质层地形成的上部电极;以及
连接所述上部电极的引出电极,
所述上部电极的沿着高频信号传输方向的长度,小于所述上部电极与所述引出电极在垂直于所述薄膜介质层的层面的方向观察时互相重合的区域的、沿着与所述高频信号传输方向正交的方向的长度。
16、如权利要求15所述的薄膜电容器,其特征在于:通过在输入端子和输出端子之间施加直流偏置电压,从而使其电容变化。
17、如权利要求16所述的薄膜电容器,其特征在于:在所述输入端子、与从所述输入端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输入端子侧偏置线;
在所述输出端子、与从所述输出端子数起的第偶数个电容元件和其次的第奇数个电容元件的接点之间,连接输出端子侧偏置线。
18、一种薄膜电容器阵列,其特征在于:将所述权利要求15记述的薄膜电容器的多列,在所述输入端子和输出端子之间并联连接。
19、如权利要求18所述的薄膜电容器阵列,其特征在于:在所述多列的薄膜电容器之间,共用所述下部电极。
20、一种电子部件,其特征在于:具有将所述权利要求15记述的薄膜电容器作为共振元件使用的共振电路。
21、一种电子部件,其特征在于:将所述权利要求15记述的薄膜电容器作为多个电路的结合元件利用。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336272 | 2003-09-26 | ||
JP2003336272 | 2003-09-26 | ||
JP2003425770 | 2003-12-22 | ||
JP2003425770 | 2003-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1601674A CN1601674A (zh) | 2005-03-30 |
CN100524556C true CN100524556C (zh) | 2009-08-05 |
Family
ID=34525381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100119801A Expired - Fee Related CN100524556C (zh) | 2003-09-26 | 2004-09-27 | 薄膜电容器、薄膜电容器阵列及电子部件 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7009276B2 (zh) |
CN (1) | CN100524556C (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4953877B2 (ja) * | 2006-08-30 | 2012-06-13 | 京セラ株式会社 | コンデンサ及び高周波部品 |
US20130148259A1 (en) * | 2010-06-30 | 2013-06-13 | Taiyo Yuden Co., Ltd. | Capacitor and method of manufacturing same |
JP2014035626A (ja) * | 2012-08-08 | 2014-02-24 | Wacom Co Ltd | 電子回路及び位置指示器 |
CN103779079B (zh) * | 2014-01-20 | 2016-08-17 | 电子科技大学 | 采用指爪式电极的平板型薄膜可调电容器 |
JP6284859B2 (ja) * | 2014-08-29 | 2018-02-28 | 太陽誘電株式会社 | 可変容量デバイス及びアンテナ装置 |
US9484471B2 (en) * | 2014-09-12 | 2016-11-01 | Qorvo Us, Inc. | Compound varactor |
JP6402143B2 (ja) | 2016-06-30 | 2018-10-10 | 太陽誘電株式会社 | 可変容量コンデンサおよび電子装置 |
CN112701878B (zh) * | 2020-12-08 | 2022-07-08 | 日立电梯(中国)有限公司 | 母线电容结构和电梯变频器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870541A (en) * | 1987-12-16 | 1989-09-26 | Ford Micro Electronics | Shielded bar-cap |
US5472935A (en) | 1992-12-01 | 1995-12-05 | Yandrofski; Robert M. | Tuneable microwave devices incorporating high temperature superconducting and ferroelectric films |
KR960700533A (ko) | 1992-12-01 | 1996-01-20 | 스티븐 에이취 앤드레이드 | 고온 초전도 및 강유전막을 통합한 동조식 마이크로파 기구(TUNABLE MICROWAVE DEVICES INCORPORATING HIFH RWMPWEruew SUPERCONDUCTING AND FERROELECTRIC FILMS) |
JP3182079B2 (ja) * | 1996-05-30 | 2001-07-03 | 住友金属工業株式会社 | 半導体装置の容量素子の配線構造 |
JP3599558B2 (ja) | 1998-03-10 | 2004-12-08 | シャープ株式会社 | 高周波用容量可変素子の製造方法及び高周波用容量可変素子 |
US7002435B2 (en) * | 2002-09-27 | 2006-02-21 | Kyocera Corporation | Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device |
-
2004
- 2004-09-24 US US10/950,360 patent/US7009276B2/en active Active
- 2004-09-27 CN CNB2004100119801A patent/CN100524556C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1601674A (zh) | 2005-03-30 |
US20050088799A1 (en) | 2005-04-28 |
US7009276B2 (en) | 2006-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6806553B2 (en) | Tunable thin film capacitor | |
US6407441B1 (en) | Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications | |
US8259431B2 (en) | Variable capacitor array, variable capacitor array device and circuit module | |
US20040227176A1 (en) | Voltage-variable capacitor with increased current conducting perimeter | |
US6177716B1 (en) | Low loss capacitor structure | |
US7557426B2 (en) | Integrated capacitor structure | |
CN113574735B (zh) | 可表面安装的耦合器以及用于形成该耦合器的方法 | |
US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
CN109802216B (zh) | 基于薄膜集成无源器件工艺的宽带小型化威尔金森功分器及其制备方法 | |
JP2006196871A (ja) | 薄膜コンデンサおよび可変容量コンデンサならびに電子部品 | |
CN100524556C (zh) | 薄膜电容器、薄膜电容器阵列及电子部件 | |
CN111540712A (zh) | 集成器件制造方法及相关产品 | |
US20060125048A1 (en) | Integrated semiconductor device and method of manufacturing the same | |
JP4322985B2 (ja) | 集積回路マザーボード | |
KR100314610B1 (ko) | 산화막다공성실리콘기판을이용한초고주파소자 | |
JP3898638B2 (ja) | 容量可変薄膜コンデンサ及び高周波部品 | |
JP5093946B2 (ja) | 可変容量コンデンサおよび製造方法 | |
JP3898637B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 | |
JP4535817B2 (ja) | 薄膜コンデンサ、薄膜コンデンサアレイおよび電子部品 | |
US10790567B2 (en) | Enhanced air core transmission lines and transformers | |
US6387753B1 (en) | Low loss capacitor structure | |
Fardin et al. | Frequency agile 90° hybrid coupler using barium strontium titanate varactors | |
JP3600734B2 (ja) | 薄膜コンデンサおよび基板 | |
CN117459021B (zh) | 一种集成无源器件的体声波单片混合滤波器及其制备方法 | |
JP4307141B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20200927 |
|
CF01 | Termination of patent right due to non-payment of annual fee |