CN100521098C - 重复利用衬底的方法 - Google Patents

重复利用衬底的方法 Download PDF

Info

Publication number
CN100521098C
CN100521098C CNB2005101128431A CN200510112843A CN100521098C CN 100521098 C CN100521098 C CN 100521098C CN B2005101128431 A CNB2005101128431 A CN B2005101128431A CN 200510112843 A CN200510112843 A CN 200510112843A CN 100521098 C CN100521098 C CN 100521098C
Authority
CN
China
Prior art keywords
residue
substrate
wafer
flange
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101128431A
Other languages
English (en)
Other versions
CN1783435A (zh
Inventor
法布里斯·勒泰特
克里斯托夫·马勒维尔
蒂博·莫里斯
卡洛斯·马祖拉
弗雷德里克·梅特拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1783435A publication Critical patent/CN1783435A/zh
Application granted granted Critical
Publication of CN100521098C publication Critical patent/CN100521098C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B26HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26FPERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00Severing by means other than cutting; Apparatus therefor
    • B26F3/004Severing by means other than cutting; Apparatus therefor by means of a fluid jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明涉及一种用于重复利用由于注入处理而在表面具有残留物并具有剥离形貌的衬底的方法。该方法包括从衬底上将残留物切断到基本等于剥离形貌的水平高度,以在衬底上获得基本均匀的平坦表面;以及抛光衬底的整个表面,以消除缺陷并制备能与另一个衬底进行分子焊接的表面。

Description

重复利用衬底的方法
本申请是申请日为2003年12月5日,申请号为200310116991.1,发明名称为“重复利用衬底的方法”的发明专利申请的分案申请。
技术领域
本发明涉及重复利用衬底的方法,尤其涉及由于注入处理而表面具有残留物并具有剥离形貌的晶片。该方法包括从衬底上把残留物去除到基本等于剥离形貌的水平高度,从而在衬底上获得基本均匀的平坦表面,然后抛光衬底的整个表面以消除缺陷。
背景技术
在半导体技术中,衬底(尤其是半导体技术中的半导体晶片)的重复利用或再加工在新材料成本方面提供了节省大量金钱的机会。晶片重复利用工艺本质上包括三个主要步骤:去除不需要的材料、抛光和清洗。
如图1a到1f中示意性所示,晶片重复利用在
Figure C200510112843D0004170625QIETU
工艺中起着特别重要的作用。在该示例中,氧化第一硅晶片1以形成氧化层3,然后注入气态物质,诸如氢离子或气体离子4(图1c)。这种注入产生了含有微孔、片晶和/或微气泡的埋在表面之下的弱化层。把注入处理后的晶片粘结到第二硅晶片2上(图1d),然后在对应于注入物质的渗透深度5的深度劈开而剥离该晶片(图1e)。结果产生了SOI(绝缘体上硅,siliconon insulator)晶片,其包括最初的第二晶片2和S0I层7以及剩下的剥离晶片1’,该剥离晶片1’是第一硅晶片1的一小部分。
剥离晶片1’不能直接再利用,因为它含有受损而且粗糙的表面8,该表面8被凸缘9以位于晶片1’外围部分的台阶的形式包围。凸缘9是在
Figure C200510112843D0004170625QIETU
工艺中的粘结过程中形成的,其中,晶片1和2两者的表面除了晶片不平坦的边缘部分之外都被粘结在一起。具体而言,当把第一晶片从第二晶片剥离时,与第二晶片2粘结在一起的第一晶片1的部分表面转移到第二晶片2上。被排除在外的没有粘结的边缘部分没有转移,它形成了剥离晶片1’的凸缘9。在含有初始晶片2和从第一晶片1分离的SOI层7的正晶片的边缘也发生了材料损失。
为了再利用剥离的剥离晶片1’,必须使图1f中所示的不均匀剥离形貌变得平坦。通常使用化学和/或机械抛光(CMP)来从晶片表面的不平坦表面形貌上去除残留材料,以在整个晶片上获得均匀平面化。把晶片搁在抛光垫(未显示)上,将载荷力施加给包括晶片1’的凸缘9的整个表面8。然后,当含有研磨剂和反应化学制剂的研浆从下方通过时,使抛光垫和晶片反向旋转。这种重复利用方法需要从晶片上去除太多的材料,并且使所重复利用的剥离晶片的全域厚度差(total thicknessiriation,TTV)达到合理的可接受的值所需的处理时间太长。这限制了晶片再生的次数。此外,晶片在平坦化处理期间有破裂的危险,尤其是在反复再生晶片的时候。
美国专利No.6284628描述了一种用于重复利用上述类型的剥离晶片的方法,其中,对剥离晶片表面进行抛光,从表面去除大约1μm材料,然后在1000℃到晶片材料熔点之间的温度下的还原介质中热处理几个小时。这种热处理给所处理的晶片施加了很大的应力并需要很多能量和处理时间。
如果可以利用一种不包括热处理的方法,这将是有利的,该方法使衬底可以更频繁地再利用,并且可以生产具有低全域厚度差的再生衬底,从而可以获得良好的平坦表面质量。
发明内容
本发明涉及重复利用衬底的方法。该衬底由于离子注入处理而具有表面残留物和剥离形貌。该方法包括下述步骤:从衬底上把残留物去除到基本等于剥离形貌的水平高度,以在衬底上获得基本均匀的平坦表面;以及抛光衬底的整个表面以消除缺陷并制备能与另一个衬底进行分子焊接(molecular bonding)的表面。
可用多种方法中的任意一种来去除残留物。可使用局部抛光来去除残留物。在这种情形下,为获得最佳效果,抛光处理要相对于衬底表面成特定角度而施加机械压力。此外,这种方法还包括使用机械式轮廓曲线仪来控制残留物的去除以精确地获得最终表面。
也可以使用化学浸蚀来去除残留物。在这样做之前,最好在去除残留物前使用保护层覆盖表面上的区域。该保护层可由光刻法形成。一般而言,保护层是抗侵蚀材料并在化学去除残留物之前使用。
也可以使用局部离子轰击(ion attack)来去除残留物。可使用离子和离子束中的至少一种来轰击残留物以切断残留物。例如,可把离子束大致垂直地导向衬底表面,以去除残留物。氩离子束适合于这种用途。激光束也可用来切断残留物。通常将激光束至少聚焦在界面上,例如调整为平行于衬底的表面。如果需要,可以使用具有缝隙的屏蔽板将激光束聚焦到残留物上。
残留物也可由机械方法去除。例如,可通过将水射流、空气射流和流体射流中的至少一种对准残留物以切断残留物。这时,射流最好相对于表面成锐角来对准残留物,以使射流至少冲击在界面上。
除去残留物的另一种途径是在衬底的背面施加冲击波以切断残留物。旋转衬底有助于去除或切断残留物。如果需要,可以逐片地去除或切断残留物。
从衬底上切断残留物的目的在于在衬底上更好地获得基本均匀的平坦表面。如果需要,在去除残留物后,可以平面化衬底的整个表面,以使得该表面能与另一个半导体衬底粘结。一般而言,表面在平面化过程中大约变薄0.1~0.3μm,最好为0.2μm,这个量对应于由注入处理所导致的损伤的大概深度。此外,无需热处理而使衬底得到了总体的平面化。
因此,本发明提供了重复利用晶片的改进方法,其使得能够更频繁地再利用再生晶片,并使得能够以很小的全域厚度差制造再生晶片,其中可以获得良好的平坦表面质量。
附图说明
在下述说明中参考附图描述本发明的实施例,其中:
图1a到1f显示了传统的
Figure C200510112843D0004170625QIETU
工艺;
图2显示了根据本发明第一实施例的把水射流或空气射流施加给残留物或凸缘;
图3显示了根据本发明第二实施例的把激光束施加给残留物或凸缘;
图4显示了根据本发明第三实施例的把冲击波施加给衬底背面;
图5显示了根据本发明第四实施例的在晶片边缘处的局部抛光;
图6显示了根据本发明第五实施例的在晶片边缘处的选择性化学浸蚀;
图7显示了根据本发明第六实施例的以离子和/或离子束轰击凸缘或残留物;以及
图8显示了根据本发明第七实施例的在晶片边缘处的局部离子轰击。
具体实施方式
本技术选择性地从晶片上去除凸缘或残留物,以获得平坦表面。可通过局部处理而逐片地切断残留物,从而在整个衬底上产生平滑表面。由于仅去除了残留材料,所以只发生非常小的材料损失。因此,与使用传统再生技术相比,可以更加频繁地再利用或再生衬底。另一个优点在于当使用本方法时所再生的衬底仅产生非常小的全域厚度差。由于减少了所去除的材料,所再生的衬底可在更多再生步骤中使用,因而更加稳定。因此,该方法减少了衬底破裂的危险。另外,用来切断凸缘的方法使衬底的处理过程缩短,提高了再生的生产率。
这种方法对于界面材料已经由于注入步骤而弱化的衬底的再生尤其有利。这种衬底的已经弱化的材料用作为预定断裂点,在该预定断裂点处去除凸缘。
在一个实施例中,水和/或空气和/或流体的射流通过冲洗和/或喷射而有效去除凸缘或残留物。最好以残留物去除后不影响衬底表面的方式瞄准射流。可以把射流的能量集中在界面上以快速去除残留物。
在另一个实施例中,可以使用激光束来去除凸缘。激光束可至少照射在表面和凸缘之间的界面上,该界面可用作为断裂点。以这种方式去除凸缘可以提供特别光滑的平坦表面。激光束也可以调整为平行于晶片表面的方向并且瞄准界面以有效去除材料。
也可以在衬底的背面施加冲击波。该冲击波引起凸缘边缘之间尤其是界面处的摩擦力。
在另一个实施例中,这种方法包括通过连续使残留材料变薄而只对残留物或靠近衬底边缘的表面区域进行平面化处理。该技术获得了光滑表面,并可以精确控制,使得来自上方或侧面的连续轰击以及去除表面非均匀性或靠近边缘区域的残留物的处理只去除了所需量的材料。因为材料的去除受到限制,所以仅去除了很少量的材料,并且所产生的再生衬底较厚,因而更加稳定,同时减少了在再生处理中破裂的危险。因此,这种方法使得衬底可以更加频繁地重新利用或再生。此外,该再生衬底具有很小的全域厚度差。
在本发明的另外一个实施例中,向衬底边缘施加机械压力,其中,该压力相对于衬底表面成一定角度。该机械压力加快了衬底边缘处表面上的材料的去除。所施压力的角度方向有助于把去除的材料推到一边。在本发明的一个有利的变型中,由机械式轮廓曲线仪控制从表面上去除材料。该测量仪器提供了所去除材料的精确测量。
本发明的另一个优选实施例使用了选择性化学浸蚀来去除残留物。在执行中,仅处理衬底边缘而不浸蚀衬底的其它部分。化学浸蚀提供了有效的材料磨蚀。
在本发明的另一个示例中,由保护层覆盖被边缘区域包围的表面区域。该层保护了边缘之间的区域免受靠近边缘的材料的去除的影响。在执行中,该保护层是耐腐蚀材料。该耐腐蚀材料特别保护边缘之间的表面免受物理和/或化学腐蚀剂的腐蚀。在本发明的另一个有利的变型中,该保护层由光刻法形成,这使得可以高精度地沉积和/或硬化保护层,尤其是边缘之间的表面区域内的保护层。
也可以通过使用离子和/或离子束轰击凸缘的方法来去除凸缘。在执行中,在界面处轰击凸缘。界面非常适合这种轰击,因为它是预定断裂点,并且在切断残留物后可以提供良好的均匀表面。
在另一种实施方式中,通过把离子(最好是离子束)引导到衬底边缘处,从而进行局部离子轰击。可以精确地将离子轰击局限在衬底的边缘,以有效去除材料。在本发明的另一个优选实施例中,通过大致垂直于衬底表面导入离子束来进行离子轰击。离子束的大致垂直方向使得可以选择性地并有效地去除材料。在本发明的又一个优选实施例中,通过将氩离子束导向靠近衬底边缘的区域来进行离子轰击。氩离子可容易地加速并引导到该区域,因此方便了材料的去除。
在本发明的另一个优选实施例中,在残留物的削去或去除过程中旋转衬底。旋转使得去除剂的施加更为稳定,并且通过旋转衬底可以处理环绕衬底的整个边缘。
根据本发明的又一个优选变体,在去除凸缘后,对包括边缘区域的整个表面进行平面化,以提供非常光滑的表面,尤其是位于原先凸缘所在处之间的过渡区域。这种方法能进一步改善再生衬底的全域厚度差。
在本发明的另一个优选实施例中,包括边缘的表面在平面化步骤中减薄了大约0.1~0.3μm,通常是0.2μm,以去除注入步骤所引起的任何损伤。在本发明的另一个示例中,可以使衬底平面化而不用进行热处理。因此,不仅衬底上的热应力非常低,而且避免了热处理所需的长处理时间和高能量消耗。
图2到图8显示了可与图1所示晶片1’相比的硅晶片1’,图1所示的晶片1’是根据参考图1a到1e所示的
Figure C200510112843D0004170625QIETU
技术进行处理而产生的。但是,不需要使用
Figure C200510112843D0004170625QIETU
技术预处理晶片或衬底。可以使用不同的技术来预处理晶片或衬底。一般而言,可使用本方法来再生所有至少在表面不均匀的衬底。典型的材料是各种形式的硅,例如CZ硅、NPC硅、EPI硅、FZ硅,锗、蓝宝石、碳化硅(SiC),AIIIBV化合物,诸如砷化镓(GaAs)、氮化镓(GaN)、磷化铟(InP)、以及它们的合金,或锗硅(SiGe)及其氧化物。这些材料可以是掺杂或不掺杂、绝缘体、半绝缘体或Epi材料。另外,所处理的衬底并不限于晶片。衬底可以具有可用于半导体技术领域的任何形式或尺寸。
众所周知,图2到8所示的硅晶片1’具有薄圆盘形状。图2到图8显示了具有旋转对称形状的衬底的垂直截面图。晶片1’具有残余物或靠近晶片的边缘27的凸缘9,该晶片在图1c所示
Figure C200510112843D0004170625QIETU
技术的注入步骤经氢离子处理。若从上方观察,凸缘9沿着与晶片的圆盘形状相似的边缘27在圆周方向延伸。在硅晶片的情况下,残余物9含有硅和/或氧化硅。在晶片1’的上侧具有由残留物9围绕的平坦表面8。表面8和残留物9形成了由上述
Figure C200510112843D0010172446QIETU
技术的方法处理而产生的衬底形貌。表面8的最外部分形成了表面8与凸缘或残留物9之间的界面20。该界面20由于注入处理而具有弱的材料稳定性。
凸缘9具有约1~5mm之间的宽度以及从界面20开始测量的大约10nm到2mm之间的厚度。凸缘9环绕内部部分24,而凸缘9之外的区域是外部区域25。界面20的假想平面26扩展到晶片1’之外。除形貌外,衬底由边缘27和图2到8所示衬底的底侧的背面28限定。凸缘9和表面8可由薄氧化膜覆盖,可在进一步处理以使晶片表面8平坦之前去除该薄氧化膜。
图2显示了本发明的第一实施例,其中,将水射流10和/或空气射流11导向凸缘9。从表面8的内部部分25向外以锐角将该射流导向残留物9。射流10和11可单独、或一个接一个地或彼此同时施加。射流可分别从上侧以锐角并且向外导向凸缘9,其中,这些射流至少可以冲击在表面8和凸缘9之间的界面20上。使用流体射流是有利的,因为它不会损伤表面8。除了水或空气之外,可以使用任何合适的流体。例如,可使用超纯水或惰性气体,例如氮或氩离子。在执行中,流体源靠近凸缘9,射流的大小为大约1mm或更小的直径。可以施加机械压力,以帮助切断在界面20的弱化区的凸缘。
椭圆形箭头17描述了晶片1’绕垂直于晶片的盘状表面的中心轴的旋转。旋转晶片使射流源的位置可以保持不变,优选位于内部部分24的上方的位置,以使射流固定不变地指向界面20上的特定点。随着晶片旋转,沿晶片1’的圆周逐片地切断凸缘9。在该凸缘去除操作过程中,位于凸缘9底部的弱化或预弱化区域承受机械压力。
在去除凸缘后,可以使用传统CMP工艺对包括边缘在内的整个表面8进行短时间的最终接触抛光。在该步骤中,最多去除约0.2μm的材料,这个量大致对应于由于在制造分离晶片1’的
Figure C200510112843D0004170625QIETU
技术中使用注入步骤而受损的区域的上限。该最终抛光消除了图1a到1f所示的注入步骤导致的缺陷,并提供了抛光表面8的良好TTV。
图3显示了本发明的第二实施例,其中,使用激光束12、13来切断凸缘9。如上对图2所述,图3描述了带有凸缘9的晶片。箭头12和13描述了激光束,其中,从晶片1’的外部施加激光束12,从晶片1’的内部部分24施加激光束13。这些激光束被调整为平行于表面8,并照射在界面20上。激光源可以是受激准分子激光器(Excimer laser),其通过UF光子释放出切除能量。也可以使用YAG(含钕或二氧化碳的钇铝石榴石激光器),其中频率可以加强。所使用的激光的种类取决于将要去除的材料的类型。
可以使用瞄准系统来对激光束12、13进行定向,以聚焦在界面20的局部弱化区域上。带有缝隙16的屏蔽板15可设置在晶片1’的边缘27一侧。激光束12由缝隙16直接聚焦在界面20上。激光束12、13可通过光纤聚焦在残留物或凸缘9上。另一种实施方式使用了反射镜14。该反射镜可位于表面8的中心并与其垂直。该反射镜把激光束13从其内部位置平行于表面8反射到界面20上。椭圆箭头17仍然表示在切断操作过程中可以使用的晶片1’的旋转方向。
若晶片1’已由
Figure C200510112843D0004170625QIETU
技术制造出来,则界面20是局部弱化或预弱化区域。激光束12、13中的一者或两者可以直接聚焦在界面20上。激光束逐片地从表面上切断凸缘9,并且可以通过适当的方式另外施加机械压力,以帮助从表面8上剥离预切断的凸缘9。然后与第一实施例相似,对该表面进行最终抛光处理。
图4显示了本发明的第三实施例,其中,在硅晶片1’的背面28上施加冲击波19。带有凸缘9的硅晶片1’具有与上面图2和图3相关的说明相同的结构。相同的标号指代如前面相应描述所示的相同的部分。可以通过能量脉冲施加冲击波19,该能量脉冲所产生的冲击波19的振幅适合于使凸缘9在界面20处从晶片1’上剥离。冲击波19可以是单个脉冲或多个重复脉冲。若界面20已被弱化,例如通过
Figure C200510112843D0004170625QIETU
技术中所用的原子物质的注入而弱化,则这种方法尤其有利。
施加冲击波19的目的仅在于把凸缘9从晶片1’分离成小片,最好在界面20处分离。即使已通过从另一个晶片剥离而产生表面8(例如WO01/80308A2中所述)也可以应用本方法去除凸缘9。最后,使用与上面参考第一实施例所描述的相同的CMP工艺对整个表面8进行抛光处理。
图5显示了第四实施例,该实施例在晶片边缘使用局部抛光,以去除残留物或凸缘。如图5中的箭头30和31所示,化学和/或机械部件32、33相对于表面8成一定角度,从而仅抛光凸缘9。在本实施例中使用一个或多个抛光垫32来进行化学/机械抛光,例如带有胶质二氧化硅的聚亚安酯垫,该抛光垫相对于表面8成角度α,并在凸缘9上施加机械压力。该抛光垫可以注入含有诸如KOH的化学成分的抛光膏33,抛光膏33在机械压力的帮助下与残留物或凸缘9和边缘的材料连续进行反应。除了如箭头30和31所示的角度之外,可以选择针对凸缘9或界面20的所有方向进行化学/机械抛光。虽然没有显示,但可以预料晶片在化学/机械抛光过程中可以旋转。
估测在晶片1’的边缘27处与晶片1’的内部一点上的晶片厚度差异,当该差异接近或等于接近于0的预定值时,抛光处理结束。因此,可通过机械式轮廓曲线仪(未显示)来控制凸缘材料的去除。确切地说,当轮廓曲线仪所确定的值显示出凸缘9已经从表面8上去除、并导致靠近边缘27区域的表面水平高度与表面8的其它区域相同时,结束去除处理。最后,使用与上面参考第一实施例所描述的相同的传统短时间CMP工艺对整个表面8进行抛光。
图6显示了第五实施例,其中,通过靠近晶片1’边缘的表面区域的选择性化学浸蚀去除晶片表面8边缘处的残留物或凸缘9。凸缘9之间的表面8上的区域在光刻步骤中被保护起来,其中,把光致抗蚀剂层34沉积在包含靠近边缘27的区域的表面8上。光刻掩膜层38用来覆盖靠近晶片1’的边缘27的区域中的残留物或凸缘,光束或电子束35通过掩膜38照射在表面8上,使得只有凸缘9之间的表面区域曝露在光束或离子束35下。然后,去除掩膜38,并且光致抗蚀剂34进入下一步。通过蚀刻去除光致抗蚀剂34的非曝光区域,使得只有凸缘9的边缘之间的表面8由硬化的光致抗蚀剂层34保护起来。
再次参考图6,然后,通过把晶片1’曝露在诸如KOH、TMAH、NH4OH或NaOH等化学物质中来蚀刻凸缘9,这些化学物质至少与由箭头36和37所示的凸缘9上的浸蚀点进行反应。这些化学物质与凸缘材料进行反应并将其去除。在化学浸蚀过程中,晶片1’可以旋转。
通过蚀刻处理的持续时间和温度来控制残留物或凸缘9的去除,并且在蚀刻之后,还可以使用上面参考图5所描述的机械式轮廓曲线仪进一步控制。例如,在一定蚀刻时间后,把靠近边缘27区域的晶片1’的厚度与晶片1’的内部24中的晶片1’的厚度进行比较,若厚度差异小于预定值,则停止蚀刻处理,并清除晶片表面的光致抗蚀剂层34。由于该表面还可通过使用与第一实施例相同的最终抛光进行进一步处理,所以保护层34可以在分离步骤中从表面8上去除,也可以与该表面上的最终抛光步骤一起去除。
图7显示了第六实施例,其中,使用离子和/或离子束23轰击凸缘9。将离子和/或离子束23导入到凸缘9和表面8之间的界面20上。离子束23被调整为平行于晶片1’的表面8,并可以通过设置在靠近晶片1’的边缘27处的具有缝隙22的屏蔽板21来聚焦。离子和/或离子束23逐片地切断凸缘9,以将其从晶片1’上切断。晶片1’可以以旋转方向17所描述的方向旋转,这可以绕晶片1’的表面8的中心的垂直轴来进行。因此,晶片可以旋转,由聚焦在界面20上的静止离子束23切削凸缘9。
图8显示了本方法的第七实施例,其中,通过在晶片1’的边缘27进行局部离子轰击来连续减薄,使晶片1’的靠近边缘27的表面8的区域平面化。在该方法中,如图8中的箭头18所示,在本实施例中把包括氩离子的离子束以大致垂直于表面8的方向引导到残留物或凸缘9上。除了氩离子之外,氩离子束也可用于局部离子蚀刻。诸如EPION Corporation,Billerica MA开发的气态聚束离子束(gas cluster ion beam,GCIB)技术可用来把离子束17引导到凸缘9上,或者也可以使用传统的离子束注入器。
在离子轰击期间,如箭头17所示,晶片1’旋转,使得离子束18可以作用在晶片1’的整个边缘上。通过这种方式,离子从上方轰击凸缘9,并把凸缘连续减薄到表面8的水平高度。如参考图5和图6所描述的,凸缘9的磨蚀可以通过机械式轮廓曲线仪来控制,该轮廓曲线仪测量靠近边缘27处的晶片区域与晶片1’的内部区域24之间的厚度差异。

Claims (16)

1、一种重复利用由于离子注入处理而在表面具有残留物并具有剥离形貌的衬底的方法,包括:
从衬底上将残留物切断到基本等于剥离形貌的水平高度,以在衬底上获得基本均匀的平坦表面;以及
抛光衬底的整个表面,以消除缺陷并制备能与另一个衬底进行分子焊接的表面。
2.根据权利要求1所述的方法,进一步包括利用激光束来切断残留物。
3.根据权利要求2所述的方法,其中至少将所述激光束聚焦在界面上。
4.根据权利要求2所述的方法,其中所述激光束被调整为平行于衬底的表面。
5.根据权利要求4所述的方法,进一步包括通过带有缝隙的屏蔽板把激光束聚焦到残留物上。
6.根据权利要求1所述的方法,其中,通过把水射流、空气射流和流体射流中的至少一种导向残留物来切断残留物。
7.根据权利要求6所述的方法,其中,射流以与表面成锐角的角度导向残留物。
8.根据权利要求6所述的方法,其中,射流至少冲击界面。
9.根据权利要求1所述的方法,进一步包括旋转衬底以切断残留物。
10.根据权利要求1所述的方法,进一步包括在衬底背面施加冲击波以切断残留物。
11.根据权利要求1所述的方法,进一步包括用离子和离子束中的至少一种来轰击残留物以切断残留物。
12.根据权利要求11所述的方法,进一步包括使用离子或离子束在界面处轰击残留物。
13.根据权利要求1所述的方法,其中,逐片地切断残留物。
14、根据权利要求13所述的方法,还包括在抛光处理过程中把表面减薄0.1~0.3μm。
15、根据权利要求1所述的方法,其中,不进行热处理而对衬底进行抛光处理。
16.根据权利要求1所述的方法,其中所述衬底是碳化硅或氮化镓。
CNB2005101128431A 2002-12-06 2003-12-05 重复利用衬底的方法 Expired - Fee Related CN100521098C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP02293043.2 2002-12-06
EP02293044.0 2002-12-06
EP02293044.0A EP1427002B1 (en) 2002-12-06 2002-12-06 A method for recycling a substrate using local cutting
US60/467,242 2003-04-30
US60/472,469 2003-05-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101169911A Division CN1260781C (zh) 2002-12-06 2003-12-05 重复利用衬底的方法

Publications (2)

Publication Number Publication Date
CN1783435A CN1783435A (zh) 2006-06-07
CN100521098C true CN100521098C (zh) 2009-07-29

Family

ID=32309499

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101128431A Expired - Fee Related CN100521098C (zh) 2002-12-06 2003-12-05 重复利用衬底的方法

Country Status (2)

Country Link
EP (1) EP1427002B1 (zh)
CN (1) CN100521098C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
KR20120032487A (ko) 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 soi 기판의 제작 방법
SG178061A1 (en) 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2950733B1 (fr) * 2009-09-25 2012-10-26 Commissariat Energie Atomique Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
FR2971365B1 (fr) 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
CN109300787B (zh) * 2018-09-21 2019-07-12 苏州汉骅半导体有限公司 回收碳面极性碳化硅衬底的方法
FR3120159B1 (fr) 2021-02-23 2023-06-23 Soitec Silicon On Insulator Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination
CN113458609A (zh) * 2021-05-27 2021-10-01 上海传芯半导体有限公司 再生掩模透光基板的处理方法及掩模基版的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil

Also Published As

Publication number Publication date
EP1427002B1 (en) 2017-04-12
EP1427002A1 (en) 2004-06-09
CN1783435A (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
CN1260781C (zh) 重复利用衬底的方法
US7045878B2 (en) Selectively bonded thin film layer and substrate layer for processing of useful devices
US6632724B2 (en) Controlled cleaving process
EP1433195B1 (en) Method and apparatus for machining substrates
CN100521098C (zh) 重复利用衬底的方法
US4390392A (en) Method for removal of minute physical damage to silicon wafers by employing laser annealing
US20200381303A1 (en) Method of processing a workpiece and system for processing a workpiece
WO2004107424A1 (ja) シリコンウェーハの加工方法
US5972234A (en) Debris-free wafer marking method
US20120199956A1 (en) Method for recycling a source substrate
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
CN110520968B (zh) 加工对象物切断方法和半导体芯片
US9159605B2 (en) Controlled process and resulting device
WO2018193970A1 (ja) 加工対象物切断方法
WO2018193972A1 (ja) 加工対象物切断方法
US20240030060A1 (en) Method for preparing a thin layer
JP2000031115A (ja) ウェハからチップを形成する方法
WO2018193971A1 (ja) 加工対象物切断方法
WO2018193962A1 (ja) 加工対象物切断方法
JP2006032486A (ja) 半導体ウエハのチップ化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20181205

CF01 Termination of patent right due to non-payment of annual fee