CN100517161C - 电磁干扰抑制装置 - Google Patents
电磁干扰抑制装置 Download PDFInfo
- Publication number
- CN100517161C CN100517161C CNB2004100517870A CN200410051787A CN100517161C CN 100517161 C CN100517161 C CN 100517161C CN B2004100517870 A CNB2004100517870 A CN B2004100517870A CN 200410051787 A CN200410051787 A CN 200410051787A CN 100517161 C CN100517161 C CN 100517161C
- Authority
- CN
- China
- Prior art keywords
- filtering circuit
- input
- motherboard
- socket
- output interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种电磁干扰抑制装置，是一主机板通过排线连接有一滤波电路，滤波电路设有一托架，并通过此托架装置于电脑机壳上，则主机板输出的信号经排线传输至滤波电路，并通过滤波电路将信号中的电磁波杂讯过滤出后，再由托架将电磁波杂讯传导至电脑机壳接地。
Description
技术领域
本发明为一种电磁干扰抑制装置，用以抑制主机板于运作时所产生的电磁波杂讯。
背景技朮
已知，主机板为符合电脑各式各样的扩充要求通常设有许多的输入/输出接口(I/O)，如游戏摇杆控制接口、通用串行接口、打印机并列接口…等，而这些输入/输出接口是通过一设于主机板上的输入/输出芯片(I/O CHIP)来控制，由于此输入/输出芯片须同时对许多的输入/输出接口进行信号传输，所以输入/输出芯片内部的速度及能量均较强，也由于输入/输出芯片内部的高频能量太强，在耦合到低速的输入/输出接口时，会产生所谓的电磁干扰。
所谓的电磁干扰(Electromagnetic Interfering，EMI)是指含有电子电机零件的仪器、装置，运作时产生的一种电磁波杂讯，或装置本身不需要的信号，经由辐射或传导方式影响其它装置，造成其它装置不正常或失真。
传统上，一般会在主机板上加上一滤波电路以过滤信号中的电磁波杂讯，并将杂讯导入一接地面(Chassis Ground)，但是主机板中所划分出来的接地面由于电路布局的限制，通常不足以将I/O所带出的高频能量加以宣泄，再者，将滤波电路设置于主机板上，对于主机板的Layout不啻是一种限制。
有鉴于此，若能提供一种可有效抑制电磁干扰且不致影响主机板电路布局的装置，便有迫切的需求。
发明内容
本发明的主要目的即为提供一种电磁干扰抑制装置，通過主机板外接滤波电路以过滤电磁波杂讯，从而达到节省主机板LAYOUT的空间及增加接地面积的目的。
为达上述之目的，本发明之电磁干扰抑制装置，包括有一主机板及一滤波电路，此主机板设有一输入/输出芯片及至少一连接至输入/输出芯片之输入/输出接口；此滤波电路是通过排线连接至主机板，且此滤波电路对应排线连接处之另一侧设有一托架及至少一输入/输出插座，滤波电路通过此托架设于一电脑机壳上，此输入/输出插座用以插接一外接装置并通過滤波电路及排线电性连接至输入/输出接口。
则主机板上之输入/输出芯片输出信号至输入/输出接口，然后再由输入/输出接口经排线将信号传输至滤波电路，再通過滤波电路将信号中之电磁波杂讯过滤出后，经输入/输出插座将信号传输至外接装置，而滤波电路所过滤出之电磁波杂讯则经托架传导至电脑机壳接地。
附图说明
为使对本发明的目的、构造特征及其功能有进一步的了解，兹配合附图详细说明如下：
图1为本发明的电路方块示意图。
具体实施方式
请参考图1所示，为本发明的电路方块示意图，如图所示：此电磁干扰抑制装置，设置于一电脑机壳(图中未示)内，包括有一主机板11及一滤波电路21，此滤波电路21是通过排线15、16连接至主机板11，则主机板11输出的信号经排线15、16传输到滤波电路21，通过滤波电路21将信号中的电磁波杂讯过滤出后，再传输至外接装置(图中未示)，以达抑制电磁干扰(EMI)的目的。
此主机板11，包括有一输入/输出芯片(I/O CHIP)12，此输入/输出芯片12则分别连接有一并列接口(PIO)13及一串行接口(SIO)14。附带一提，本发明的输入/输出芯片12可连接有任意个并列接口13及任意个串行接口14，本说明书以一并列接口13及一串行接口14为例，仅为方便技术揭露，不以之限定本发明的技术内容。
此滤波电路21，是通过排线15、16分别连接至主机板11上的并列接口13及串行接口14，且此滤波电路21对应排线15、16连接处的另一侧设有一托架22、一并列接口插座23及一串行接口插座24，则滤波电路21通过此托架22设于电脑机壳上，并将滤波电路21所过滤出的电磁波杂讯经托架22传导至电脑机壳接地，即以电脑机壳作为主机板11的接地面(Chassis Ground)。
此并列接口插座23是通过滤波电路21及排线15电性连接至主机板11上的并列接口13，用以插接并列传输资料的外接装置，则由主机板11发出的信号经滤波电路21过滤杂讯后，即可通过此并列接口插座23传输至外接装置。
此串行接口插座24亦通过滤波电路21与另一排线16电性连接至主机板11上的串行接口14，用以插接串行传输资料的外接装置，则由主机板11发出的信号则经滤波电路21过滤杂讯后，即可通过此串行接口插座24传输至外接装置。
是故，当主机板11进行并列数据传输时，于主机板11上的输入/输出芯片12以并列传输的方式将信号传输至并列接口13，然后再由并列接口13经排线15将信号传输至滤波电路21，再由滤波电路21将信号中的电磁波杂讯过滤出后，经并列接口插座23将信号传输至外接装置，而滤波电路21所过滤出的电磁波杂讯则经托架22传导至电脑机壳接地。
而当主机板11进行串行数据传输时，于主机板11上之输入/输出芯片12以串行传输的方式将信号传输至串行接口14，然后再由串行接口14经排线16将信号传输至滤波电路21，再由滤波电路21将信号中的电磁波杂讯过滤出后，经串行接口插座24将信号传输至外接装置，而滤波电路21所过滤出的电磁波杂讯则经托架22传导至电脑机壳接地。
综上所述，本发明的电磁干扰抑制装置实具有下列优点：
(一)、本发明的滤波电路结合托架后，通过托架与电脑机壳大面积的接触，可减少电磁波杂讯对接地面的阻抗，进而提供一更有效的宣泄路径。
(二)、本发明的滤波电路通过排线连接至主机板，取代传统将滤波电路设于主机板上的设计，不仅可以节省主机板Layout的空间，也可用于弥补主机板对I/O的电磁干扰(EMI)抑制不足时，提供另一简单又可行的补救方案。
虽然本发明以前述较佳实施例揭露如上，然其并非用以限定本发明的实施范围，任何熟习相像技术者，在不脱离本发明的精神内所作的均等变化与修饰，皆为本发明专利范围所涵盖，因此本发明的专利保护范围须视本说明书所附权利要求书所界定者为准。
Claims (3)
1.一种电磁干扰抑制装置，其特征在于包括有：
一主机板，设有一输入/输出芯片(I/O CHIP)及至少一输入/输出接口(I/O)，该输入/输出接口连接至该输入/输出芯片；以及
一滤波电路，通过一排线连接至该主机板上的输入/输出接口，且该滤波电路对应排线连接处的另一侧设有至少一输入/输出插座，并且在该侧还设有一托架，该滤波电路通过该托架设于一电脑机壳上，该输入/输出插座用以插接一外接装置，并通过该滤波电路及该排线电性连接至该输入/输出接口，则该输入/输出芯片输出信号至该输入/输出接口后，经由该排线将信号传输至该滤波电路，再通过该滤波电路将信号中的电磁波杂讯过滤出并经该托架传导至该电脑机壳接地，经该输入/输出插座将信号传输至该外接装置。
2.如权利要求1所述的电磁干扰抑制装置，其特征在于：该输入/输出接口为一并列接口，而该电性连接至该输入/输出接口的输入/输出插座则为一并列接口插座。
3.如权利要求1所述的电磁干扰抑制装置，其特征在于：该输入/输出接口为一串行接口，而该电性连接至该输入/输出接口的输入/输出插座则为一串行接口插座。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100517870A CN100517161C (zh) | 2004-10-11 | 2004-10-11 | 电磁干扰抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100517870A CN100517161C (zh) | 2004-10-11 | 2004-10-11 | 电磁干扰抑制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1760783A CN1760783A (zh) | 2006-04-19 |
| CN100517161C true CN100517161C (zh) | 2009-07-22 |
Family
ID=36706888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100517870A Expired - Fee Related CN100517161C (zh) | 2004-10-11 | 2004-10-11 | 电磁干扰抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517161C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9204581B2 (en) | 2011-11-14 | 2015-12-01 | Mediatek Inc. | Method for performing chip level electromagnetic interference reduction, and associated apparatus |
| CN105811180A (zh) * | 2014-12-30 | 2016-07-27 | 联想（上海）信息技术有限公司 | 抑制堆叠式接口的电磁杂讯的结构和电子设备 |
| CN104619158A (zh) * | 2015-02-06 | 2015-05-13 | 山东超越数控电子有限公司 | 一种标准接口实现emc的方法 |
-
2004
- 2004-10-11 CN CNB2004100517870A patent/CN100517161C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1760783A (zh) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239216B2 (en) | Semiconductor memory device with data bus scheme for reducing high frequency noise | |
| US6600364B1 (en) | Active interposer technology for high performance CMOS packaging application | |
| CN101932192A (zh) | 印刷电路板 | |
| CN110799007B (zh) | 一种工控机和工控机通信防护方法 | |
| US6058022A (en) | Upgradeable PCB with adaptable RFI suppression structures | |
| KR20120011430A (ko) | 무선 통신 장치를 위한 유에스비 연결장치 | |
| US11687129B1 (en) | Compute device housing with layers of electromagnetic interference shields, and devices and systems for the same | |
| JP2013030722A (ja) | 接続構造および接続方法 | |
| JP5084153B2 (ja) | プリント基板 | |
| CN100517161C (zh) | 电磁干扰抑制装置 | |
| US7140919B2 (en) | Structure of USB connector with power and signal filter modules | |
| US8180945B2 (en) | USB add-on module | |
| US6384346B1 (en) | Trace layout of a printed circuit board with AGP and PCI slots | |
| JP7308821B2 (ja) | 電子装置および電子装置が搭載された電動パワーステアリング装置 | |
| JP7221091B2 (ja) | 光モジュール | |
| JP3847578B2 (ja) | プリント配線板 | |
| TWM250536U (en) | EMI suppression device | |
| US8130052B2 (en) | Semiconductor circuit board and semiconductor circuit | |
| CN210864715U (zh) | 一种集成硬件加密的arm核心板 | |
| CN216600242U (zh) | 电子元器件布局结构及虚拟设备 | |
| CN206946531U (zh) | 一种新型的u盘装置 | |
| CN218446656U (zh) | 一种PCIe多功能转接卡 | |
| JP4387338B2 (ja) | 半導体集積回路の設計方法 | |
| CN215221171U (zh) | Usim卡接口电路及使用该电路的驱动电路板 | |
| CN212933365U (zh) | 主板结构、计算机主机以及计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 Termination date: 20161011 |