CN100511651C - 薄膜晶体管阵列基板及其制作方法 - Google Patents

Abstract

一种薄膜晶体管阵列基板及其制作方法，该基板上依次包括有，图样化的第一金属层，连续成膜并形成晶体管有源层区域的绝缘层、非晶硅层及欧姆接触层；溅射沉积并图样化的第二金属层，且以第二金属的图层进行蚀刻，定义晶体管的后通道；沉积覆盖该基板表面的保护层，且蚀刻形成该保护层图样；最后形成金属氧化物层的图样。其中在蚀刻该保护层时，透过灰阶掩模将该像素电极区域的该绝缘层进行过蚀刻，去除在该绝缘层上微粒残余，达到提高成品率的目的。

Description

薄膜晶体管阵列基板及其制作方法

技术领域

本发明涉及一种薄膜晶体管阵列基板，更特别为有效消除像素电极区域微粒残余的薄膜晶体管阵列及其制作方法。

背景技术

薄膜晶体管液晶显示器(TFT LCD)比较于扭转向列(TN)、超扭转向列(STN)等液晶显示器(LCD)，因TFT LCD为有源式矩阵驱动，所以具有省电、画质佳、反应速度快等优点，故逐渐成为液晶显示器中的主流。其中，该有源式矩阵驱动技术又以非晶硅薄膜晶体管元件(a-Si TFT)为主流。

非晶硅薄膜晶体管的构造以栅极电极在上层或栅极电极在下层来区分，其中每种构造又依照每层结构而有交错型(staggered)构造和共平面型(coplanar)构造，分别为(a)共平面结构、(b)逆共平面(inverted coplanar)结构、(c)交错型结构、(d)逆交错型(inverted staggered)结构。每种结构都有其应用与设计，然而，其中逆交错型结构则广泛地被非晶硅TFT制造业者所采用。以下相关工艺及设计说明，皆以逆交错型结构为说明例。

薄膜晶体管阵列基板工艺，主要依电路设计需求，将不同性质的薄膜材料反复进行薄膜沉积、黄光、蚀刻等，完成LCD的下玻璃基板，再配合另一片上面有彩色滤光片的上玻璃，将两片玻璃间进行液晶的注入，由此完成该TFT LCD面板。再将该TFT LCD面板贴附偏光片、装上驱动IC及电路板和背光源，再进行机壳模组组装及包装过程始完成成品。

薄膜晶体管的工艺包括：首先以薄膜工艺将玻璃表面镀上一层金属后，接着利用黄光及蚀刻工艺形成薄膜晶体管的栅极，随后再以连续化学气相沉积(Chemical Vapor Deposition；CVD)以形成保护栅极区域的硅化合物、有源区域的非晶硅(a-Si)、n型非晶硅(n+a-Si)。接着利用黄光及蚀刻工艺分别形成绝缘层、非晶硅层及欧姆接触层，其中该绝缘层为硅化合物如氧化硅、氮化硅等。随后再利用薄膜工艺以溅射镀上一层金属后，接着利用黄光及蚀刻工艺形成薄膜晶体管的源极及漏极，然后再进行蚀刻以确定薄膜晶体管的后通道，随后再以化学气相沉积形成薄膜晶体管的保护层，并形成一接触孔，最后再以薄膜工艺溅射上一层氧化铟锡(indium tinoxide；ITO)层后，接着利用黄光及蚀刻工艺形成薄膜晶体管像素电极。

其中制作有源区域的非晶硅层过程中，容易产生a-Si微粒残余(particle residue)于像素电极区域，而该微粒残余是一般薄膜晶体管的缺陷之一。也由于此工艺所产生的a-Si微粒残余比一般的微粒残余更难以测试，特别是当a-Si微粒残余发生的位置在像素电极区域时，该微粒残余将与像素电极产生弱电容耦合效应，降低该薄膜晶体管的成品率。

发明内容

本发明的主要目的是在一般的薄膜晶体管工艺中，在不改变工艺的情况下，可以有效的消除薄膜晶体管阵列基板中像素电极下的a-Si微粒残余，提高薄膜晶体管阵列基板的成品率，并且降低在像素电极区域的绝缘层的厚度，增加该区域的穿透度。

本发明涉及薄膜晶体管结构及其制作方法，针对一种非晶硅的薄膜晶体管矩阵玻璃基板及其工艺，可有效消除非晶硅微粒残余。对于该薄膜晶体管的工艺，首先以薄膜工艺将玻璃表面镀上一层金属后，利用黄光及蚀刻工艺形成薄膜晶体管的栅极，随后再以连续化学气相沉积以形成保护栅极区域的硅化合物、有源区域的非晶硅(a-Si)、n型非晶硅(n+a-Si)，接着利用黄光及蚀刻工艺分别形成绝缘层、非晶硅层及欧姆接触层，其中该绝缘层为硅化合物如氧化硅、氮化硅等。随后再利用薄膜工艺以溅射镀上一层金属后，接着利用黄光及蚀刻工艺形成薄膜晶体管的源极及漏极区域的图样，然后再进行蚀刻以定义薄膜晶体管的后通道，随后再以化学气相沉积形成薄膜晶体管的保护层。

然后透过一掩模限定该保护层表面上的光刻胶层厚度，该薄光刻胶层是通过该掩模的多个可透光的狭缝，利用狭缝掩模的光学绕射原理来控制曝光量，可控制该光刻胶层经显影后在该保护层表面上不同厚度，使阵列基板中该像素电极区域上的光刻胶层比未显影区域厚度薄。

随后进行蚀刻工艺，通过光刻胶层不同的厚度，达到选择性蚀刻的效果。没有光刻胶层覆盖的区域将直接蚀刻到金属层，而薄光刻胶的像素电极区域则在光刻胶层被蚀刻后，继续蚀刻该保护层，最后蚀刻该绝缘层，使该区域的绝缘层形成第一绝缘层，该第一绝缘层的厚度较该绝缘层的厚度薄，此时该绝缘层上有非晶硅微粒残余也将在此蚀刻工艺阶段一起被蚀刻完全。最后再以薄膜工艺溅射上一层金属氧化物，接着利用黄光及蚀刻工艺形成像素区域的图样，完成该薄膜晶体管阵列基板。

附图说明

图1是本发明基板上形成该第一金属层图案的示意图。

图2是本发明形成晶体管有源层区域的示意图。

图3是本发明形成第二金属层图案的示意图。

图4是本发明沉积保护层的示意图。

图5是在保护层上涂布光刻胶层的示意图。

图6是该光刻胶层被限定后的示意图。

图7是本发明蚀刻该保护层的示意图。

图8是本发明蚀刻至该绝缘层的示意图。

图9是本发明形成金属氧化物图案的示意图。

图10是本发明的掩模形态的示意图。

图11是本发明的另一掩模形态的示意图。

具体实施方式

有关本发明的详细内容及技术说明，现结合附图说明如下：

本发明是针对一薄膜晶体管阵列基板及其制作方法，可有效消除薄膜晶体管阵列基板的非晶硅微粒残余。以应用于逆交错型结构为例，本发明的薄膜晶体管阵列基板及制作方法说明如下：

(a)请参考图1，先在一基板11表面上沉积第一金属层，并接着利用黄光及蚀刻工艺形成该第一金属层的图样，其中该第一金属层图样包含有晶体管的栅极电极121、储存电容的下电极122及连接垫的垫电极123。

(b)请参考图2，随后再以化学气相沉积在该基板11上依次连续成膜一硅化合物的绝缘层131、晶体管的有源层区域30的非晶硅层132，及n型非晶硅(n+a-Si)所形成的欧姆接触层133，并利用黄光及蚀刻工艺形成该有源层区域30的图样。其中该绝缘层为硅化合物如氧化硅、氮化硅等。

(c)请参考图3，再以溅射沉积第二金属层14，接着利用黄光及蚀刻工艺形成该形成该第二金属层14的图样。其中该第二金属层14的图样包含有晶体管的漏极及源极电极，及储存电容的上电极。再利用蚀刻方法，利用第二金属层14的图样当掩模蚀刻该a-Si半导体膜，形成该晶体管的后通道。

(d)请参考图4，在该基板11上全面沉积硅化合物形成保护层15。其中该保护层15为硅化合物如氧化硅、氮化硅等。

(e)请参考图5，再在该基板11上全面形成光刻胶层40，经曝光显影后，使该像素电极区域31上的光刻胶层40比未显影区域的光刻胶层薄，形成薄光刻胶层41(如图6所示)。请参考图10，是本发明的掩模形态的示意图。该薄光刻胶层41是通过掩模20的像素电极区21上多个可透光的狭缝211，利用该狭缝211形成一狭缝掩模(slit mask)，利用光学绕射原理来控制曝光量，如此可以在特定区域曝出不同厚度的光刻胶，控制该像素电极区域31上薄光刻胶层41的厚度。而该薄光刻胶层41的厚度受控于后续工艺该绝缘层的保留厚度。

参考图11，本发明的另一掩模形态的示意图。该掩模20的像素电极区21也可以是一灰阶图案212，利用该区域的灰阶程度控制曝光量，使该像素电极区域31的光刻胶层40成为薄光刻胶层41。而该掩模20上的接触孔区域22与连接垫开孔区23也定义出该储存电容的接触孔32，及连接垫电极123的接触窗33。

(f)请参考图7，随后进行第一蚀刻阶段的蚀刻工艺，对无光刻胶层区域去除该处的保护层15，形成接触区域的图样，所以该储存电容的接触孔32处的保护层15已被蚀刻，且该处的第二金属层14露在外面；且该连接垫电极123的接触窗33处的保护层15亦被蚀刻，且该处的第一金属层露在外面。同时第一蚀刻阶段蚀刻该薄光刻胶层41，使该像素电极区域31的保护层15外露。

(g)接着进行第二蚀刻阶段，此阶段该像素电极区域31的保护层15将被蚀刻，且过蚀刻至该绝缘层131。此时因为选择性蚀刻，该接触孔32与接触窗33处因为已接触到金属层，所以将不再被继续蚀刻。由此，本步骤的蚀刻工艺完成后，可除去该像素电极区域31的保护层15，但却又不会消除该区域的绝缘层131，同时该绝缘层131上因为前工艺所产生的a-Si微粒残余也将被一并蚀刻去除，如图8所示，使该像素电极区域31的绝缘层131形成第一绝缘层1311，且该第一绝缘层1311的厚度比该绝缘层131的厚度薄。

(h)再溅射沉积一金属氧化物层16，如图9所示。其中该金属氧化物层16的材质是选自铟锡氧化物(ITO)、铟锌氧化物(IZO)及铝锌氧化物(AZO)至少其中之一。并接着利用黄光及蚀刻工艺形成该金属氧化物层16的图案。其中该金属氧化物层16在该像素电极区域31形成像素电极，也透过该接触孔32与接触窗33分别与该储存电容的上电极及连接垫电极123电性连接，完成该薄膜晶体管阵列基板。

所以，本发明在一般的a-Si薄膜晶体管工艺中，在不改变工艺的情况下，可以有效地消除a-Si薄膜晶体管阵列基板中像素电极下的a-Si微粒残余，解决该a-Si微粒与像素电极产生弱电容耦合效应的情形，提高薄膜晶体管阵列基板的成品率。

且该薄膜晶体管阵列基板中，该像素电极区域31的绝缘层131厚度变薄形成该第一绝缘层1311，且该像素电极区域31无该保护层15，所以可以增加该像素电极区域31的穿透度。

上述仅为本发明的优选实施例，并非用来限定本发明实施的范围。即凡依照本发明申请专利范围所做的均等变化与修改，皆为本发明专利范围所涵盖。

Claims (15)

1.一种薄膜晶体管阵列基板的制作方法，是非晶硅的薄膜晶体管矩阵玻璃基板形成的工艺，所述制作方法包括有下列步骤：

(a)在基板(11)表面上沉积第一金属层，并形成所述第一金属层的图样；

(b)在所述基板(11)上依次连续成膜一绝缘层(131)、一非晶硅层(132)、一欧姆接触层(133)，并形成晶体管的有源层区域(30)图样；

(c)再以溅射沉积第二金属层(14)，并形成所述第二金属层(14)的图样；再以第二金属图层进行蚀刻，定义晶体管的后通道；

(d)在所述基板(11)上全面沉积一保护层(15)；

(e)在所述基板(11)上涂布光刻胶层(40)，经曝光显影后，使像素电极区域(31)上的光刻胶层(40)比未显影区域的光刻胶层薄，形成一薄光刻胶层(41)；

(f)进行第一蚀刻阶段，在无光刻胶层区域去除所述保护层(15)，形成接触区域，同时将所述薄光刻胶层(41)蚀刻去除；

(g)进行第二蚀刻阶段，将所述保护层(15)及所述绝缘层(131)部分蚀刻；

(h)再以溅射沉积一金属氧化物层(16)，并形成所述金属氧化物层(16)的图样。

2.根据权利要求1所述的制作方法，其中所述第一金属层的图样包含有晶体管的栅极电极(121)，储存电容的下电极(122)，及连接垫的垫电极(123)。

3.根据权利要求1所述的制作方法，其中所述欧姆接触层(133)是一n型非晶硅。

4.根据权利要求1所述的制作方法，其中所述绝缘层(131)及所述保护层(15)是氮化硅。

5.根据权利要求1所述的制作方法，其中所述第二金属层(14)的图样包含有晶体管的漏极及源极电极，及储存电容的上电极。

6.根据权利要求1所述的制作方法，其中所述薄光刻胶层(41)的厚度控制后续所述绝缘层(131)的厚度。

7.根据权利要求1所述的制作方法，其中所述像素电极区域(31)是通过掩模(20)的像素电极区(21)上多个可透光的狭缝(211)控制曝光量，使该处的光刻胶层(40)成为所述薄光刻胶层(41)。

8.根据权利要求1所述的制作方法，其中所述像素电极区域(31)是通过掩模(20)的像素电极区(21)的灰阶图案(212)控制曝光量，使该处的光刻胶层(40)成为所述薄光刻胶层(41)。

9.根据权利要求1所述的制作方法，其中所述金属氧化物层(16)的材质是选自铟锡氧化物、铟锌氧化物及铝锌氧化物至少其中之一。

10.一种薄膜晶体管阵列基板，是非晶硅的薄膜晶体管矩阵玻璃基板，包括有：

基板(11)；

第一金属层，其设置在所述基板(11)表面上，并图样化；

绝缘层(131)、非晶硅层(132)、欧姆接触层(133)在所述基板(11)上依次连续成膜，并形成晶体管的有源层区域(30)图样；

第二金属层(14)，其溅射沉积于所述基板(11)上，并形成所述第二金属层(14)的图样；并且以所述第二金属层(14)的图层进行蚀刻定义晶体管的后通道；

保护层(15)，其沉积覆盖所述基板(11)表面；并且蚀刻形成所述保护层(15)图样，其中像素电极区域(31)的保护层(15)被蚀刻，并且蚀刻部分的所述绝缘层(131)；

金属氧化物层(16)，并形成所述金属氧化物层(16)的图样。

11.根据权利要求10所述的薄膜晶体管阵列基板，其中所述第一金属层的图样包含有晶体管的栅极电极(121)，储存电容的下电极(122)，及连接垫的垫电极(123)。

12.根据权利要求10所述的薄膜晶体管阵列基板，其中所述欧姆接触层(133)是n型非晶硅。

13.根据权利要求10所述的薄膜晶体管阵列基板，其中所述绝缘层(131)及所述保护层(15)是硅化合物。

14.根据权利要求10所述的薄膜晶体管阵列基板，其中所述第二金属层(14)的图样包含有晶体管的漏极电极及源极电极，及储存电容的上电极。

15.根据权利要求10所述的薄膜晶体管阵列基板，其中所述金属氧化物(16)的材质是选自铟锡氧化物、铟锌氧化物及铝锌氧化物至少其中之一。

Images