CN100511476C - 静态随机存取存储器及其操作方法 - Google Patents
静态随机存取存储器及其操作方法 Download PDFInfo
- Publication number
- CN100511476C CN100511476C CNB2005100920527A CN200510092052A CN100511476C CN 100511476 C CN100511476 C CN 100511476C CN B2005100920527 A CNB2005100920527 A CN B2005100920527A CN 200510092052 A CN200510092052 A CN 200510092052A CN 100511476 C CN100511476 C CN 100511476C
- Authority
- CN
- China
- Prior art keywords
- access transistor
- static ram
- voltage
- phase inverter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims description 22
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 abstract 2
- 101150110971 CIN7 gene Proteins 0.000 description 16
- 101150110298 INV1 gene Proteins 0.000 description 16
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 16
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 13
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Abstract
一种静态随机存取存储器，至少包括第一存取晶体管及第二存取晶体管、第一反相器以及第二反相器。第一存取晶体管至少是包括底介电层、电荷阻挡层、顶介电层与栅极。第一存取晶体管中的电荷阻挡层可以存储静态随机存取存储器中的数据，使数据不会因电源的中断而消失。第一反相器响应于第二存取晶体管的操作而选择性启动，第二反相器响应于第一存取晶体管的操作而选择性启动。
Description
技术领域
本发明有关于一种半导体元件，且特别是有关于一种静态随机存取存储器及其操作方法。
背景技术
随机存取存储器元件主要可以分为动态随机存取存储器(dynamicrandom access memory，DRAM)及静态随机存取存储器(static random accessmemory，SRAM)。静态随机存取存储器的优点在于快速操作及低耗电，且相较于动态随机存取存储器，静态随机存取存储器不须进行周期性充电更新，在设计及制造上较为简单。因此，静态随机存取存储器被广泛的应用于信息电子产品中。
由于静态随机存取存储器为一种易失性(volatile)存储器，其是以存储单元内的晶体管导电状态来存储数据。因此，当至存储器的供电消除后，在静态随机存取存储器中所存储的数据将完全消失。
另一方面，可电抹除且可编程只读存储器(E2PROM)由于具有可多次进行数据的存入、读取、抹除等操作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非易失性存储器元件。
然而，随着科技不断地进步，集成电路技术一日千里，信息电子产品(如计算机、移动电话、数字相机或个人数字助理(personal digital assistant，PDA))的发展十分快速，其所需要处理、存储的数据日益增加，同时又需兼顾轻薄短小、方便携带等特性。因此，为了避免电源关断时，静态随机存取存储器中数据会消失的缺点，发展一种能够兼具静态随机存取存储器的快速操作与快闪存储器的存储数据两者的优点的半导体元件，是相当有必要的。
发明内容
本发明的目的就是在提供一种静态随机存取存储器，于电源关断时，仍然能够保留所存储的数据，除了拥有操作快速的优点，同时兼具非易失性存储器存储数据的功能。
本发明的再一目的是提供一种静态随机存取存储器的操作方法，将静态随机存取存储器中的数据存储于存取晶体管中，使存储器中的数据不会因电源关断而消失。
本发明提出一种静态随机存取存储器，由衬底起依序至少包括第一存取晶体管及第二存取晶体管、第一反相器以及第二反相器。第一存取晶体管至少由底介电层、电荷阻挡层(trapping layer)、顶介电层及栅极所构成，第一存取晶体管中的电荷阻挡层可以存储静态随机存取存储器中的数据，使数据不会因电源提供的中断而消失。第一反相器响应于第二存取晶体管的操作而选择性启动，第二反相器响应于第一存取晶体管的操作而选择性启动。
依照本发明的较佳实施例所述的静态随机存取存储器，所述底介电层的材料包括氧化硅、电荷阻挡层的材料包括氮化硅、顶介电层的材料包括氧化硅。且所述的第二存取晶体管与第一存取晶体管同样具有底介电层、电荷阻挡层、顶介电层与栅极。
依照本发明的较佳实施例所述的静态随机存取存储器，所述第一反相器的输出端连接到第一存取晶体管的漏极，且第二反相器的输出端连接到第二存取晶体管的漏极。
依照本发明的较佳实施例所述的静态随机存取存储器，所述第一反相器至少包括第一负载晶体管与第一驱动晶体管，第二反相器至少包括第二负载晶体管与第二驱动晶体管。
依照本发明的较佳实施例所述的静态随机存取存储器，所述第一存取晶体管与第二存取晶体管可以是加强型N型半导体晶体管，第一驱动晶体管与第二驱动晶体管可以是加强型N型金属氧化物半导体晶体管，配合第一负载晶体管与第二负载晶体管为耗尽型N型金属氧化物半导体晶体管。此外，
第一负载晶体管与第二负载晶体管还可以是P型金属氧化物半导体晶体管。
依照本发明的较佳实施例所述的静态随机存取存储器，所述第一负载晶体管与第二负载晶体管的源极连接到第一电压端。第一驱动晶体管与第二驱动晶体管的源极连接到一第二电压端。
所述的静态随机存取存储器，由于存取晶体管采用氧化硅/氮化硅/氧化硅(ONO)的结构，因此，存取晶体管也可以如同非易失性存储器一般，将电荷存储于氮化硅层中。故而，即便外接电源关断，本发明提出的静态随机存取存储器仍然能够保留先前所存入的数据，不会因供电中断使得数据流失，而必须重新进行数据的写入。
本发明提出一种静态随机存取存储器的操作方法，此静态随机存取存储器至少包括第一反相器，以及与第一反相器反向串连的第二反相器；第一存取晶体管，第一存取晶体管的漏极连接到第一反相器的输出端，且第一存取晶体管包括电荷阻挡层；第二存取晶体管，第二存取晶体管的漏极连接到第二反相器的输出端；字线，连接第一存取晶体管与第二存取晶体管的栅极；位线，连接第一存取晶体管的源极；反位线，连接第二存取晶体管的源极；第一反相器的输出端输出第一电压，第二反相器的输出端输出第二电压，且第一电压大于第二电压；对第一存取晶体管进行操作，操作方法例如是于进行编程操作时，在字线施加第三电压，位线施加第四电压，反位线施加第四电压，以将空穴注入第一存取晶体管中，存储对应数据的位。进行再存储操作时，于字线施加第五电压，位线施加第六电压，反位线施加第六电压，以便使静态随机存取存储器重新恢复原数据状态；以及于进行抹除操作时，在字线施加第七电压，位线施加第八电压，反位线施加第八电压，以将电子注入第一存取晶体管中，抹除先前存入的位。
依照本发明的较佳实施例所述的静态随机存取存储器的操作方法，所述第二存取晶体管与第一存取晶体管同样具有电荷阻挡层。
依照本发明的较佳实施例所述的静态随机存取存储器的操作方法，所述第一电压为5伏特，第三电压为-3伏特、第四电压为0伏特、第五电压为2伏特、第六电压为3伏特、第七电压为5伏特，而第八电压为-3伏特。
所述静态随机存取存储器中，由于其存取晶体管的栅介电层采用底介电层、电荷阻挡层与顶介电层(例如是氧化硅/氮化硅/氧化硅)的结构，能够将数据存储于电荷阻挡层中。故而即使于电源关断时，仍然能够保留原先存储于存储器中的数据。其不但拥有静态随机存取存储器操作快速的优点，同时又能够兼具非易失性存储器存储数据的功能。此外，本发明并不会增加整个存储器的尺寸，而能够在相同尺寸大小的存储器中，增加数据存储的功用，亦有利于元件的集成度。
为让本发明的所述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1表示依照本发明的较佳实施例的一种静态随机存取存储器的电路简图。
图2表示图1中的存取晶体管的结构剖面图。
图3A表示本发明一较佳实施例的一种静态随机存取存储器已写入数据的电路简图。
图3B表示图3A中的存取晶体管的编程操作示意图。
图3C表示图3A中的存取晶体管编程操作后，切断电源时静态随机存取存储器的电路简图。
图3D表示图3A中的静态随机存取存储器再存储数据的操作示意图。
图3E表示图3A中的存取晶体管的抹除操作示意图。
图3F表示图3A中的存取晶体管抹除操作完成后，静态随机存取存储器恢复已写入数据的电路简图。
主要元件符号说明
100：衬底
103：底介电层
105：电荷阻挡层
107：顶介电层
110：栅介电层
120：栅极
AT1、AT2：存取晶体管
LT1、LT2：负载晶体管
DT1、DT2：驱动晶体管
INV1、INV2：反相器
VDD、VSS：电压端
BL：位线
BLB：反位线
WL：字线
OUT1、OUT2：输出端
V1、V2：电压
具体实施方式
图1表示依照本发明的较佳实施例的一种静态随机存取存储器的电路简图。图2表示图1中的存取晶体管的结构剖面图。
请参照图1与图2。静态随机存取存储器至少包括存取晶体管AT1及存取晶体管AT2、反相器INV1以及反相器INV2。其中存取晶体管AT1由衬底100表面起，至少例如是由底介电层103、电荷阻挡层105、顶介电层107，以及栅极120所构成的(如图2所示)。由于电荷阻挡层105可以用来存储电荷，因此存取晶体管AT1得以存储静态随机存取存储器中的数据，使数据不会因电源的中断而消失。底介电层103、顶介电层107的材料例如是氧化硅，电荷阻挡层105的材料例如是氮化硅。当然，底介电层103及顶介电层107也可以是其他类似的材料。电荷阻挡层105的材料并不限于氮化硅，也可以是其他能够使电荷阻挡于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。栅极120的材料例如是掺杂多晶硅或其他合适的导电材料。存取晶体管AT2可以是与存取晶体管AT1具有相同的结构。
请参照图1，其中，反相器INV1至少包括负载晶体管LT1与驱动晶体管DT1，此反相器INV1响应于存取晶体管AT2的操作而选择性启动。反相器INV2至少包括负载晶体管LT2与驱动晶体管DT2，其响应于存取晶体管AT1的操作而选择性启动。
其中，存取晶体管AT1与存取晶体管AT2可以是N型半导体晶体管，例如是加强型N型半导体晶体管，而驱动晶体管DT1与驱动晶体管DT2可以是N型金属氧化物半导体晶体管，例如是加强型N型金属氧化物半导体晶体管，配合P型金属氧化物半导体晶体管的负载晶体管LT1与负载晶体管LT2。其中，P型金属氧化物半导体晶体管例如是加强型P型金属氧化物半导体晶体管。也就是说反相器INV1与反相器INV2可以是互补式金属氧化物半导体晶体管，如图1所示。
当然，存取晶体管AT1与存取晶体管AT2还可以是加强型N型半导体晶体管，驱动晶体管DT1与驱动晶体管DT2还可以是加强型N型金属氧化物半导体晶体管，配合耗尽型N型金属氧化物半导体晶体管的负载晶体管LT1与负载晶体管LT2。晶体管的导电型，端视元件的设计而定。
负载晶体管LT1与负载晶体管LT2的源极连接到电压端VDD。驱动晶体管DT1与驱动晶体管DT2的源极连接到电压端VSS。反相器INV1的输出端OUT1连接到存取晶体管AT1的漏极，且反相器INV2的输出端OUT2连接到存取晶体管AT2的漏极。
所述的静态随机存取存储器，由于存取晶体管采用底介电层103、电荷阻挡层105与顶介电层107的氧化硅/氮化硅/氧化硅(ONO)的结构，因此，存取晶体管AT1也可以如同非易失性存储器一样存储电荷。故而，即使外接电源关断，本发明提出的静态随机存取存储器仍然能够由可存储数据的存取晶体管AT1，保留先前存入存储器中的数据，不会因电源中断使得数据流失，而必须重新进行数据的写入。
以下说明本发明一较佳实施例的静态随机存取存储器的操作方法。图3A表示本发明一较佳实施例的一种静态随机存取存储器已写入数据的电路简图。图3B表示图3A中的存取晶体管的编程操作示意图。图3C表示图3A中的存取晶体管编程操作后，切断电源时静态随机存取存储器的电路简图。图3D表示图3A中的静态随机存取存储器的再存储的操作示意图。图3E表示图3A中的存取晶体管的抹除操作示意图。图3F表示图3A中的存取晶体管抹除操作完成后，静态随机存取存储器恢复已写入数据的电路简图。
请参照图3A，此静态随机存取存储器至少包括反相器INV1、反相器INV2、存取晶体管AT1、存取晶体管AT2、字线WL、位线BL，以及反位线BLB。反相器INV1与反相器INV2反向串连。存取晶体管AT1的漏极连接到反相器INV1的输出端OUT1，存取晶体管AT2的漏极连接到反相器INV2的输出端OUT2，且存取晶体管AT1与存取晶体管AT2包括电荷阻挡层。存取晶体管AT1与存取晶体管AT2的栅极连接到字线WL。存取晶体管AT1的源极连接到位线BL，存取晶体管AT2的源极连接到反位线BLB。
请参照图3A，此静态随机存取存储器已经经过操作而写入数据(如写入数据1)，此操作例如是于图1中的电压端VDD、电压端VSS、字线WL、位线BL与反位线BLB施加适当的电压。此存储器已写入数据的状态下，电压端VDD所施加的电压会经由沟道，于反相器INV1的输出端OUT1输出电压V1，由于沟道阻值的缘故，电压V1会略低于电压端VDD所施加的电压。电压端VSS所施加的电压会经由沟道，于反相器INV2的输出端OUT2输出电压V2。一般而言，电压端VDD的电压约为5伏特左右，电压端VSS的电压多半为接地电压(GND)。亦即，反相器INV1的输出端OUT1输出的电压V1(电压端VDD)会高于反相器INV2输出端OUT2所输出的电压V2(电压端VSS)。
继续参照图3B，对于静态随机存取存储器中的存取晶体管AT1进行编程操作，于字线WL施加电压VPG，其例如是-3伏特。于位线BL施加VP1，其例如是0伏特，于位线BLB施加VP2，其例如是0伏特。使得反相器INV1的输出端OUT1(电压V1)与存取晶体管AT1的栅极(字线WL的电压VPG)间存在一电压差，而将空穴注入存取晶体管AT1，完成存取晶体管AT1的编程操作。如此一来，存储器中的数据即得以存储于存取晶体管AT1之中。
请参照图3C，当电源关断的时，由于存取晶体管AT1中的结构包括了底介电层、电荷阻挡层与顶介电层，例如是氧化硅/氮化硅/氧化硅的ONO层。以氮化硅为材料的电荷阻挡层层能够将电荷存储于其中，因此，即使提供电源中断，存储器中的数据仍然能够保存在存取晶体管AT1中，不会因为电力消失即流失数据。
请参照图3D，对静态随机存取存储器进行重新存储的操作，于位线BL施加电压VR1，其例如是3伏特，于位线BLB施加电压VR2，其例如是3伏特，于字线WL施加电压VRG，其例如是2伏特。此时，由于存取晶体管AT1的源极电压(位线BL电压VR1)大于栅极电压(字线电压VRG)，两者的电压差使得反相器INV1与反相器INV2中原本因电力中断而消失的数据，藉由存取晶体管AT1中所保留的数据重新存入。亦即能够还原电源关断前，静态随机存取存储器已写入数据的状态，而使得反相器INV1的输出端OUT1输出的电压V1高于反相器INV2输出端OUT2所输出的电压V2。也就是说，此静态随机存取存储器可以透过存取晶体管AT1存储数据的特性，得以呈现电源关断前的数据状态，而兼有非易失性存储器的功能。
请参照图3E，对于存取晶体管AT1进行抹除操作，于位线BL施加电压VE1，其例如是-3伏特；位线BLB施加电压VE2，其例如是-3伏特；字线WL施加电压VEG、其例如是5伏特。由于存取晶体管AT1的栅极(字线WL电压VEG)与反相器INV1的输出端OUT1(电压V1)的间存在有足够的电压差，藉由沟道FN隧道效应(Fowler-Nordheim tunneling)，可以将电子注入存取晶体管AT1中，进行抹除操作。请参照图3F，抹除操作完成后，则存取晶体管AT1的状态即恢复其原始状态，与图3A相同，因而得以进行下一次的操作。
所述静态随机存取存储器的操作方法系以存取晶体管AT1的操作为例作说明。惟倘若是在静态随机存取存储器中写入另一数据(如写入数据0)，使得反相器INV2的输出端OUT2输出的电压V2高于反相器INV1输出端OUT1所输出的电压V1，则所述操作方法即系对存取晶体管AT2来进行。其端视静态随机存取存储器写入的数据为何而定。
综上所述，本发明的静态随机存取存储器中，由于存取晶体管采用了底介电层、电荷阻挡层与顶介电层(例如是氧化硅/氮化硅/氧化硅)的结构，能够将数据存储于电荷阻挡层中。故而即使于电源关断时，仍然可以保留原先存储于存储器中的数据，并且于电源开启后，将数据重新存入。不但拥有静态随机存取存储器操作快速的优点，同时又能够兼具非易失性存储器存储数据的功能。此外，由于静态随机存取存储器中原本就有存取晶体管的设置，因此，本发明并不会增加整个存储器的尺寸，而能够在相同尺寸大小的存储器中，增加了数据存储的功效，亦有利于元件的积集度。
本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。
Claims (24)
1.一种静态随机存取存储器，包括：
一第一存取晶体管及一第二存取晶体管，该第一存取晶体管由衬底起依序至少包括一底介电层、一电荷阻挡层、一顶介电层，以及一栅极，该第一存取晶体管中的该电荷阻挡层可以存储该静态随机存取存储器中的数据，使数据不会因电源提供的中断而消失；
一第一反相器，该第一反相器响应于该第二存取晶体管的操作而选择性启动；以及
一第二反相器，该第二反相器响应于该第一存取晶体管的操作而选择性启动。
2.如权利要求1所述的静态随机存取存储器，其中该底介电层的材料包括氧化硅。
3.如权利要求1所述的静态随机存取存储器，其中该电荷阻挡层的材料包括氮化硅。
4.如权利要求1所述的静态随机存取存储器，其中该顶介电层的材料包括氧化硅。
5.如权利要求1所述的静态随机存取存储器，其中该第二存取晶体管与该第一存取晶体管同样具有该底介电层、该电荷阻挡层、该顶介电层与该栅极。
6.如权利要求1所述的静态随机存取存储器，其中该第一反相器的输出端连接到该第一存取晶体管的漏极。
7.如权利要求1所述的静态随机存取存储器，其中该第二反相器的输出端连接到该第二存取晶体管的漏极。
8.如权利要求1所述的静态随机存取存储器，其中该第一反相器包括一第一负载晶体管与一第一驱动晶体管。
9.如权利要求8所述的静态随机存取存储器，其中该第二反相器包括一第二负载晶体管与一第二驱动晶体管。
10.如权利要求9所述的静态随机存取存储器，其中该第一存取晶体管与该第二存取晶体管包括加强型N型半导体晶体管。
11.如权利要求10所述的静态随机存取存储器，其中该第一驱动晶体管与该第二驱动晶体管包括加强型N型金属氧化物半导体晶体管。
12.如权利要求11所述的静态随机存取存储器，其中该第一负载晶体管与该第二负载晶体管包括耗尽型N型金属氧化物半导体晶体管。
13.如权利要求11所述的静态随机存取存储器，其中该第一负载晶体管与该第二负载晶体管包括P型金属氧化物半导体晶体管。
14.如权利要求9所述的静态随机存取存储器，其中该第一负载晶体管与该第二负载晶体管的源极连接到一第一电压端。
15.如权利要求9所述的静态随机存取存储器，其中该第一驱动晶体管与该第二驱动晶体管的源极连接到一第二电压端。
16.一种静态随机存取存储器的操作方法，该静态随机存取存储器至少包括一第一反相器，以及与该第一反相器反向串连的一第二反相器；一第一存取晶体管，该第一存取晶体管的漏极连接到该第一反相器的输出端，且该第一存取晶体管包括一电荷阻挡层；一第二存取晶体管，该第二存取晶体管的漏极连接到该第二反相器的输出端；一字线，连接该第一存取晶体管与该第二存取晶体管的栅极；一位线，连接该第一存取晶体管的源极；一反位线，连接该第二存取晶体管的源极；该第一反相器的输出端输出一第一电压，该第二反相器的输出端输出一第二电压，且该第一电压大于该第二电压；对该第一存取晶体管进行操作，该操作方法包括：
进行编程操作时，于该字线施加一第三电压，该位线施加一第四电压，该反位线施加该第四电压，以将空穴注入该第一存取晶体管中，存入一位；
进行再存储操作时，于该字线施加一第五电压，该位线施加一第六电压，该反位线施加该第六电压，以便使该静态随机存取存储器重新恢复原数据状态；以及
进行抹除操作时，于该字线施加一第七电压，该位线施加一第八电压，该反位线施加该第八电压，以将电子注入该第一存取晶体管中，抹除先前存入的该位。
17.如权利要求16所述的静态随机存取存储器的操作方法，其中该第二存取晶体管与该第一存取晶体管同样具有该电荷阻挡层。
18.如权利要求16所述的静态随机存取存储器的操作方法，其中该第一电压为5伏特。
19.如权利要求16所述的静态随机存取存储器的操作方法，其中该第三电压为-3伏特。
20.如权利要求16所述的静态随机存取存储器的操作方法，其中该第四电压为0伏特。
21.如权利要求16所述的静态随机存取存储器的操作方法，其中该第五电压为2伏特。
22.如权利要求16所述的静态随机存取存储器的操作方法，其中该第六电压为3伏特。
23.如权利要求16所述的静态随机存取存储器的操作方法，其中该第七电压为5伏特。
24.如权利要求16所述的静态随机存取存储器的操作方法，其中该第八电压为-3伏特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920527A CN100511476C (zh) | 2005-08-16 | 2005-08-16 | 静态随机存取存储器及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920527A CN100511476C (zh) | 2005-08-16 | 2005-08-16 | 静态随机存取存储器及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917085A CN1917085A (zh) | 2007-02-21 |
| CN100511476C true CN100511476C (zh) | 2009-07-08 |
Family
ID=37738050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100920527A Expired - Fee Related CN100511476C (zh) | 2005-08-16 | 2005-08-16 | 静态随机存取存储器及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100511476C (zh) |
-
2005
- 2005-08-16 CN CNB2005100920527A patent/CN100511476C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917085A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515479B2 (en) | Nonvolatile semiconductor storage device and method for writing therein | |
| US7759715B2 (en) | Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle | |
| JP2596695B2 (ja) | Ｅｅｐｒｏｍ | |
| CN103811053B (zh) | 非挥发性动态随机存取存储器装置、方法及单元阵列 | |
| EP0557581A2 (en) | Non-volatile DRAM cell | |
| EP0083386A2 (en) | Memory cell | |
| JP2008234821A (ja) | 不揮発性半導体記憶装置 | |
| US6798008B2 (en) | Non-volatile dynamic random access memory | |
| US9997237B2 (en) | 10-transistor non-volatile static random-access memory using a single non-volatile memory element and method of operation thereof | |
| US6965145B2 (en) | Non-volatile memory device | |
| KR20130018588A (ko) | 비휘발성 정적 랜덤 억세스 메모리 장치들 및 동작 방법 | |
| JP2007088216A (ja) | 半導体装置とその駆動方法 | |
| CN101996677B (zh) | 非易失性静态随机存取存储器元件 | |
| JPS608559B2 (ja) | 不揮発性半導体記憶装置 | |
| CN100511476C (zh) | 静态随机存取存储器及其操作方法 | |
| JP3978062B2 (ja) | 半導体記憶素子への電圧印加方法及び半導体記憶装置 | |
| US7778076B2 (en) | Memory unit | |
| US7512000B2 (en) | Memory unit | |
| KR20010070261A (ko) | 반도체저장장치의 저장방법 | |
| TWI450385B (zh) | 邏輯多次寫入記憶體單元 | |
| CN100438038C (zh) | 非易失性存储器及其制造方法与操作方法 | |
| JPWO2010067407A1 (ja) | 半導体記憶デバイスおよびその製造方法 | |
| CN101364435B (zh) | 存储器单元 | |
| JP4916785B2 (ja) | 半導体記憶装置及びこれを備えた電子機器 | |
| TWI533306B (zh) | 非揮發性動態隨機存取記憶體裝置之結構及操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 |