CN100505232C - 晶片承载器及其晶片封装体 - Google Patents
晶片承载器及其晶片封装体 Download PDFInfo
- Publication number
- CN100505232C CN100505232C CNB200610104251XA CN200610104251A CN100505232C CN 100505232 C CN100505232 C CN 100505232C CN B200610104251X A CNB200610104251X A CN B200610104251XA CN 200610104251 A CN200610104251 A CN 200610104251A CN 100505232 C CN100505232 C CN 100505232C
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- application region
- wafer
- glue application
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005538 encapsulation Methods 0.000 title claims description 31
- 239000000084 colloidal system Substances 0.000 claims abstract description 25
- 239000003292 glue Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 65
- 238000012856 packing Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- LCJRHAPPMIUHLH-UHFFFAOYSA-N 1-$l^{1}-azanylhexan-1-one Chemical compound [CH]CCCCC([N])=O LCJRHAPPMIUHLH-UHFFFAOYSA-N 0.000 description 2
- 229920002292 Nylon 6 Polymers 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229950001919 policapram Drugs 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种晶片承载器,其包括一可挠性基材、一线路层以及一组点胶对位标记。可挠性基材具有一矩形点胶区,其中此矩形点胶区具有一对长边以及一对短边。线路层配置于可挠性基材上,其中线路层具有多个位于矩形点胶区内的内引脚,且这些内引脚适于与晶片电性连接。点胶对位标记配置于可挠性基材上,且分布于矩形点胶区的两侧。点胶对位标记沿着一参考线排列,而参考线与这对长边平行,且位于这对长边之间。当晶片与晶片承载器电性连接后,这组点胶对位标记可以用来辨识出可挠性基材与晶片之间的相对位置。
Description
技术领域
本发明是有关于一种晶片承载器(chip carrier)以及采用此晶片承载器的晶片封装体(chip package structure),且特别是有关于一种可挠曲的晶片承载器(flexible chip carrier)以及采用此晶片承载器的晶片封装体。
背景技术
在目前的封装技术中,晶片主要是经由打线接合(wire bonding)技术、覆晶接合(flip chip)技术或是卷带自动接合(tape automatedbonding,TAB)技术,来与晶片承载器电性连接。在这些接合技术中,由于卷带自动接合技术具有:能在可挠性基材上直接进行电性的测试、能够利用可挠性基材来完成电子元件的立体组装以及能够制作出薄型且小型的晶片封装体等等优点,因此经由卷带自动接合技术所制作的晶片封装体已被广泛地应用于个人电脑、液晶电视、助听器以及记忆卡等等电子产品中。
图1A至图1C是现有的经由卷带自动接合技术来制作晶片封装体的流程示意图。请参照图1A,首先提供一可挠性基材110,而可挠性基材110的材料为聚乙酰胺(polyimide)。接着,在可挠性基材110的一表面112上贴附一层铜箔,并且经由微影/蚀刻制程将此铜箔图案化以形成一线路层120,其中线路层120具有多条内引脚(inner lead)122。
接着提供一晶片130以及多个凸块140,而这些凸块140是配置于晶片130的主动表面132上。接着,以这些内引脚122中的一根或数根引脚作为晶片130与可挠性基材110之间的对位标记,并且经由影像辨识系统来将每一个凸块140配置于与的对应的内引脚122上。
请参照图1B,将晶片130放置于一承载平台200上。之后,经由一热压机的热压头210对可挠性基材110施加热量以及压力,以将这些凸块140压合于内引脚122上,并且完成内引脚122与晶片130之间的电性连接。
请参照图1C,经由点胶机(dispensing tool)将封装胶体150配置于可挠性基材110上并且将晶片130密封(potting)于其内,以形成一晶片封装体100,其中封装胶体150是用来避免外界环境的水气渗透到晶片130,进而影响到晶片130的电性特性。
值得注意的是,在现有技术将晶片130电性连接于内引脚122之后,内引脚122会被晶片130所覆盖,所以,当在可挠性基材110上涂布封装胶体150时,现有技术无法再以内引脚122作为辨识晶片130与可挠性基材110之间相对位置的对位标记。如此一来,在形成封装胶体150之前,现有技术就缺乏适当的对位标记来辨识晶片130与可挠性基材110之间的相对位置。
除此之外,由于热压头210对可挠性基材110所施加的热量以及压力会造成可挠性基材110的塑性变形(如图1B与图1C所示),是以在这样的情况下要辨识晶片130与可挠性基材110之间的相对位置就更加的困难。
基于上述,由于现有技术缺乏适当的对位标记,并且由于可挠性基材110在热压后产生了塑性变形,是以在形成封装胶体150的过程中,点胶机就容易碰撞到晶片130而造成晶片130的损坏。如此一来,晶片封装体100的可靠度(reliability)较低。
发明内容
本发明的目的就是在提供一种晶片承载器,以避免晶片被点胶机碰伤的问题。
本发明的再一目的是提供一种晶片封装体,其中封装胶体具有良好的可靠度。
本发明提出一种晶片承载器,适于承载一晶片,并与晶片电性连接。此晶片承载器包括一可挠性基材、一线路层以及一组点胶对位标记。可挠性基材具有一矩形点胶区,其中此矩形点胶区具有一对长边以及一对短边。线路层配置于可挠性基材上,其中线路层具有多个位于矩形点胶区内的内引脚,且这些内引脚适于与晶片电性连接。点胶对位标记配置于可挠性基材上,且分布于矩形点胶区的两侧。点胶对位标记沿着一参考线排列,而参考线与这对长边平行,且位于这对长边之间。
依照本发明一实施例所述的晶片承载器,可挠性基材具有多个传动孔,位于可挠性基材的两侧,且这些传动孔的排列方向与这些短边平行。
依照本发明一实施例所述的晶片承载器,参考线与任一长边的距离相等。
依照本发明一实施例所述的晶片承载器,这组点胶对位标记包括一第一对位标记以及一第二对位标记。第一对位标记配置于矩形点胶区的一侧,并且第二对位标记配置于矩形点胶区的另一侧。此外,第一对位标记与矩形点胶区的短边的最短距离更可以与第二对位标记与矩形点胶区的短边的最短距离相等。
依照本发明一实施例所述的晶片承载器,线路层具有多条由矩形点胶区内延伸至矩形点胶区外的迹线以及多个位于矩形点胶区外的外引脚。这些内引脚是经由这些迹线而连接至这些外引脚。此外,矩形点胶区、这些内引脚、这些迹线以及这些外引脚是在该切割区域内,这些传动孔是位于切割区域外,而这组点胶对位标记可以位于切割区域之内或是切割区域之外。
依照本发明一实施例所述的晶片承载器,更包括多个外引脚接合对位标记。这些外引脚接合对位标记是配置于可挠性基材上。
依照本发明一实施例所述的晶片承载器,还包括一焊罩层,配置于可挠性基材上,以覆盖住部分的线路层,且这组点胶对位标记不被焊罩层所覆盖。
本发明提出一种晶片封装体,其包括一可挠性基材、一线路层、一晶片以及一组点胶对位标记。可挠性基材具有一矩形点胶区,其中矩形点胶区具有一对长边以及一对短边。线路层配置于可挠性基材上,其中线路层具有多个位于矩形点胶区内的内引脚。晶片,配置于线路层上,并对应于矩形点胶区,且与这些内引脚电性连接。这组点胶对位标记配置于可挠性基材上,且分布于矩形点胶区的两侧。这组点胶对位标记沿着一参考线排列,而参考线与对长边平行,且位于对长边之间。
依照本发明一实施例所述的晶片封装体,参考线与任一长边的距离相等。
依照本发明一实施例所述的晶片封装体,这组点胶对位标记包括一第一对位标记以及一第二对位标记。第一对位标记配置于矩形点胶区的一侧,并且第二对位标记配置于矩形点胶区的另一侧。此外,第一对位标记与矩形点胶区的短边的最短距离更可以与第二对位标记与矩形点胶区的短边的最短距离相等。
依照本发明一实施例所述的晶片封装体,线路层还包括多条由矩形点胶区内延伸至矩形点胶区外的迹线以及多个位于矩形点胶区外的外引脚,这些内引脚经由这些迹线而连接至这些外引脚。
依照本发明一实施例所述的晶片封装体,更包括一封装胶体,配置于可挠性基材上,并且将晶片包覆于其内。此外,封装胶体更可以具有一开口,暴露出晶片的相对于主动表面的一背面。
由于本发明的这组点胶对位标记是位于参考线上,并由于这组点胶对位标记是位于矩形点胶区的相对两侧,因此当本发明经由热压机将晶片压合于线路层的内引脚后,这组点胶对位标记不会被晶片所遮蔽,并且不容易因为可挠性基材的变形而导致其对位功能的降低。如此一来,本发明可以经由这组点胶对位标记确定晶片与可挠性基材之间的相对位置。是以,当本发明经由点胶机将封装胶体形成于可挠性基材上的预定位置时,点胶机不会碰撞到晶片,并且封装胶体与晶片之间不容易产生缝隙。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1A至图1C是现有的经由卷带自动接合技术来制作晶片封装体的流程示意图。
图2是本发明一实施例的晶片承载器的示意图。
图3是本发明一实施例的晶片封装体的示意图。
100:晶片封装体 110:可挠性基材
112:表面 120:线路层
122:内引脚 130:晶片
132:主动表面 140:凸块
150:封装胶体 200:承载平台
210:热压头 300:晶片承载器
310:可挠性基材 312:矩形点胶区
312a:长边 312b:短边
314:传动孔 320:线路层
322:内引脚 324:迹线
326:外引脚 330:点胶对位标记
332:第一对位标记 334:第二对位标记
340:切割区域 350:焊罩层
360:外引脚接合对位标记 400:晶片
402:背面 410:封装胶体
412:开口 500:晶片封装体
Ref:参考线 X:方向
Y:方向
具体实施方式
图2是本发明一实施例的晶片承载器的示意图。请参照图2,晶片承载器300主要包括一可挠性基材310、一线路层320以及一组点胶对位标记330。在本实施例中,形成可挠性基材310的材料可以为聚乙酰胺、玻璃环氧树脂、双顺丁烯二酸酰亚胺-三氮杂苯(bismaleimide-taiazine,BT)树脂、聚酯软片或是其他具可挠性的材料。由图2可知,可挠性基材310具有一矩形点胶区312,其中矩形点胶区312具有一对长边312a以及一对短边312b。此外,可挠性基材310更可以具有多个传动孔314,而这些传动孔314是位于可挠性基材310的两侧,并且这些传动孔314的排列方向与这些短边312b平行。
线路层320的形成例如是先将铜箔直接压合于可挠性基材310上,或是经由粘着层来将铜箔贴附于可挠性基材310上,之后图案化此铜箔以形成并且线路层320。线路层320主要包括多个内引脚322、多条迹线324以及多个外引脚326。这些内引脚322是位于矩形点胶区312内。这些外引脚326是位于矩形点胶区312外。这些迹线324是自矩形点胶区312向外延伸,而这些迹线324的一端是与这些内引脚322电性连接,且这些迹线324的另一端是与这些外引脚326电性连接。此外,本实施例更可以经由电镀的方式在内引脚322与外引脚326上形成一层锡层、金层或是焊锡层,以增加后续的封装制程中凸块或焊球(未绘示)与引脚322、326之间电性连接的效果。
这组点胶对位标记330配置于可挠性基材310上,其中这组点胶对位标记330是沿着一条参考线Ref排列,并且配置于矩形点胶区312的两侧。参考线Ref是一条虚拟的假想线,其与这对长边312a平行并且位于这对长边312a之间。较佳的是,参考线Ref更可以如本实施例所示,与任一条长边312a的距离皆相等。
另外,在本实施例中这对点胶对位标记330包括一第一对位标记332以及一第二对位标记334,其中第一对位标记332与第二对位标记334的外型为十字形。第一对位标记332配置于矩形点胶区312的一侧,并且第二对位标记334配置于矩形点胶区312的另一侧。值得注意的是,本实施例并非用以限定本发明,在本发明的其他实施例中这对点胶对位标记330可具有多个第一对位标记332以及多个第二对位标记334,且这些对位标记332、334的外型更可以为圆形、方形、L行或是其他种形状的对位标记。
承上述,第一对位标记332与这对短边312b的最短距离与第二对位标记334与这对短边312b的最短距离相等。换言之,第一对位标记332和最靠近第二对位标记334短边312b的距离是等于第二对位标记334和最靠近第一对位标记332短边312b的距离。当然,在本发明的其他实施例中,更可以视实际上的需要,使得第一对位标记332与这对短边312b的最短距离不等于第二对位标记334与这对短边312b的最短距离。
再者,本实施例还可以在可挠性基材310上规划一切割区域340,以使得本实施例可以在后续的封装制程中,依据切割区域340的轮廓来对晶片承载器300进行裁切,其中矩形点胶区312、这些内引脚322、这些迹线324、这些外引脚326以及这组点胶对位标记330是位于切割区域340内,这些传动孔314是位于切割区域340外。然而,本实施例并非用以限定本发明,在本发明的其他实施例中,这组点胶对位标记330也可以视设计上的需要而配置于切割区域340外。
此外,晶片承载器300更可以包括一焊罩层(solder mask)350,其中焊罩层350是配置于可挠性基材310上,以覆盖住部分的线路层320。值得注意的是,这组点胶对位标记330并不被焊罩层350所覆盖。
另外,晶片承载器300还可以具有多个外引脚接合对位标记360,其中这些外引脚接合对位标记360是配置于可挠性基材310上。
本实施例除了提出上述的晶片承载器300外,更可以将一晶片电性连接于晶片承载器300上以形成一晶片封装体。图3是本发明一实施例的晶片封装体的示意图。请参照图3,首先提供一晶片400。然后以一根或是数根内引脚322(图2)作为可挠性基材310与晶片400之间的对位标记,将晶片400配置于可挠性基材310的矩形点胶区312上,其中晶片400的主动表面是面向矩形点胶区312,并且主动表面的轮廓与矩形点胶区312的轮廓相同。之后经由一热压程序对可挠性基材310施加热量与压力,使得晶片400电性连接于这些内引脚322(图2),以形成一晶片封装体500,其中晶片400例如是经由多个凸块电性连接来电性连接于这些内引脚322。
之后利用这组点胶对位标记330来辨识晶片400与可挠性基材310之间的相对位置。然后经由点胶机(未绘示)将封装胶体410配置于可挠性基材310上并且配置于晶片400的周缘,以将晶片400密封于其内。如此一来,晶片400就可以受到封装胶体410的保护,而免于外界环境的诸如水气或其他外在因素的伤害。更佳的是,在本实施例中封装胶体410具有一开口412,其中开口412暴露出晶片400的相对主动表面的背面402。如此一来,晶片400在运作时所产生的热量就可以直接经由背面402与外界环境的热交换而快速地排除至外界环境。
值得注意的是,当晶片400经由热压程序而与内引脚322电性连接之后,外引脚接合对位标记360会在方向X与方向Y上与晶片400产生相对位移,但是这组点胶对位标记330却只会在方向X上与晶片400产生较少的相对位移。是以,相较于可挠性机材310上其他的对位标记(如外引脚接合对位标记360),这组点胶对位标记330在辨识晶片400与可挠性基材310的相对位置上具有较佳的精准度。
综上所述,由于本发明具有一组配置于参考线上的点胶对位标记,因此当晶片经由热压程序而电性连接于内引脚之后,本发明能够经由这组点胶对位标记来准确地辨识出晶片与挠性基材的相对位置。是以,相较于现有技术而言,本发明可以经由点胶机来准确地将封装胶体配置于可挠性基材上的预定位置上而不会撞伤晶片。如此一来,采用本发明所提出的晶片承载器所制作的片封装体便能够具有较高的良率以及具有较佳的可靠度。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定者为准。
Claims (16)
1.一种晶片承载器,其特征在于适于承载一晶片,并与该晶片电性连接,该晶片承载器包括:
一可挠性基材,具有一矩形点胶区,其中该矩形点胶区具有一对长边以及一对短边;
一线路层,配置于该可挠性基材上,其中该线路层具有多个位于该矩形点胶区内的内引脚,且该些内引脚适于与该晶片电性连接;以及
一组点胶对位标记,配置于该可挠性基材上,且分布于该矩形点胶区两侧,其中该组点胶对位标记沿着一参考线排列,而该参考线与该对长边平行,且位于该对长边之间。
2.根据权利要求1所述的晶片承载器,其特征在于其中该可挠性基材具有多个传动孔,位于该可挠性基材的两侧,且该些传动孔的排列方向与该些短边平行。
3.根据权利要求1所述的晶片承载器,其特征在于其中该参考线与任一长边的距离相等。
4.根据权利要求1所述的晶片承载器,其特征在于其中该组点胶对位标记包括:
一第一对位标记,配置于该矩形点胶区的一侧;以及
一第二对位标记,配置于该矩形点胶区的另一侧。
5.根据权利要求4所述的晶片承载器,其特征在于其中该第一对位标记与该矩形点胶区的短边的最短距离与该第二对位标记与该矩形点胶区的短边的最短距离相等。
6.根据权利要求1所述的晶片承载器,其特征在于其中该线路层具有多条由该矩形点胶区内延伸至该矩形点胶区外的迹线以及多个位于该矩形点胶区外的外引脚,该些内引脚经由该些迹线而连接至该些外引脚。
7.根据权利要求6所述的晶片承载器,其特征在于其中该可挠性基材具有一切割区域,其中该矩形点胶区、该些内引脚、该些迹线以及该些外引脚位于该切割区域内,而该组点胶对位标记以及该些传动孔位于该切割区域外。
8.根据权利要求6所述的晶片承载器,其特征在于其中该可挠性基材具有一切割区域,其中该组点胶对位标记、该矩形点胶区、该些内引脚、该些迹线以及该些外引脚位于该切割区域内,而该些传动孔位于该切割区域外。
9.根据权利要求1所述的晶片承载器,其特征在于其更包括多个外引脚接合对位标记,配置于该可挠性基材上。
10.根据权利要求1所述的晶片承载器,其特征在于其还包括一焊罩层,配置于该可挠性基材上,以覆盖住部分的该线路层,且该组点胶对位标记不被该焊罩层所覆盖。
11.一种晶片封装体,其特征在于包括:
一可挠性基材,具有一矩形点胶区,其中该矩形点胶区具有一对长边以及一对短边;
一线路层,配置于该可挠性基材上,其中该线路层具有多个位于该矩形点胶区内的内引脚;
一晶片,配置于该线路层上,并对应于该矩形点胶区,且与该些内引脚电性连接;以及
一组点胶对位标记,配置于该可挠性基材上,且分布于该矩形点胶区两侧,其中该组点胶对位标记沿着一参考线排列,而该参考线与该对长边平行,且位于该对长边之间。
12.根据权利要求11所述的晶片封装体,其特征在于其中该参考线与任一长边的距离相等。
13.根据权利要求11所述的晶片封装体,其特征在于其中该组点胶对位标记包括一第一对位标记与一第二对位标记,该第一对位标记配置于该矩形点胶区的一侧,而该第二对位标记配置于该矩形点胶区的另一侧,且该第一对位标记与该矩形点胶区的短边的最短距离与该第二对位标记与该矩形点胶区的短边的最短距离相等。
14.根据权利要求11所述的晶片封装体,其特征在于其中该线路层还包括多条由该矩形点胶区内延伸至该矩形点胶区外的迹线以及多个位于该矩形点胶区外的外引脚,该些内引脚经由该些迹线而连接至该些外引脚。
15.根据权利要求11所述的晶片封装体,其特征在于更包括一封装胶体,配置于该可挠性基材上,并且将该晶片包覆于其内。
16.根据权利要求15所述的晶片封装体,其特征在于该封装胶体具有一开口,暴露出该晶片的相对于主动表面的一背面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610104251XA CN100505232C (zh) | 2006-08-07 | 2006-08-07 | 晶片承载器及其晶片封装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610104251XA CN100505232C (zh) | 2006-08-07 | 2006-08-07 | 晶片承载器及其晶片封装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101123239A CN101123239A (zh) | 2008-02-13 |
CN100505232C true CN100505232C (zh) | 2009-06-24 |
Family
ID=39085492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610104251XA Active CN100505232C (zh) | 2006-08-07 | 2006-08-07 | 晶片承载器及其晶片封装体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100505232C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112705435B (zh) * | 2020-12-21 | 2022-06-07 | 深圳市轴心自控技术有限公司 | 一种双mark点抓取点胶方法 |
-
2006
- 2006-08-07 CN CNB200610104251XA patent/CN100505232C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101123239A (zh) | 2008-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7939920B2 (en) | Multiple die integrated circuit package | |
US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
KR100276660B1 (ko) | 무선주파수(rf)태그의제조방법 | |
KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
CN100481414C (zh) | 半导体器件及其制造方法 | |
CN100555614C (zh) | 带自动键合封装装置和将该装置键合到玻璃面板的方法 | |
CN101322231B (zh) | 高密度三维半导体晶片封装 | |
CN103946976A (zh) | 具有翻转式球接合表面的双层级引线框架及装置封装 | |
US6446335B1 (en) | Direct thermal compression bonding through a multiconductor base layer | |
CN107039369A (zh) | 封装、包括该封装的封装堆叠结构及其制造方法 | |
JP3998878B2 (ja) | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 | |
CN100505232C (zh) | 晶片承载器及其晶片封装体 | |
KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
TWI475662B (zh) | 多晶粒積體電路封裝 | |
JPH0548359U (ja) | 半導体装置 | |
JP2000091378A (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
KR20010008815A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20000046803A (ko) | 테이프 캐리어 패키지 및 그 제조방법 | |
JPH03276737A (ja) | 半導体装置 | |
JPH0231436A (ja) | 半導体装置 | |
JP2000269254A (ja) | 半導体パッケージおよびその製造方法 | |
JPH06278392A (ja) | Icモジュールと、その製造方法 | |
KR20030059453A (ko) | 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 | |
KR20030069399A (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |