CN100501978C - 一种堆叠薄膜晶体管非易失性存储器件及其制造方法 - Google Patents
一种堆叠薄膜晶体管非易失性存储器件及其制造方法 Download PDFInfo
- Publication number
- CN100501978C CN100501978C CNB2006101642006A CN200610164200A CN100501978C CN 100501978 C CN100501978 C CN 100501978C CN B2006101642006 A CNB2006101642006 A CN B2006101642006A CN 200610164200 A CN200610164200 A CN 200610164200A CN 100501978 C CN100501978 C CN 100501978C
- Authority
- CN
- China
- Prior art keywords
- layer
- formation
- silicon
- oxide
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000010409 thin film Substances 0.000 title description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 6
- 230000005532 trapping Effects 0.000 claims description 105
- 150000004767 nitrides Chemical class 0.000 claims description 60
- 230000015572 biosynthetic process Effects 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 230000008520 organization Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000002210 silicon-based material Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 27
- 239000011248 coating agent Substances 0.000 description 25
- 238000000576 coating method Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 21
- 239000004020 conductor Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 9
- 239000004744 fabric Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种堆叠非易失性存储器件，其包括多层彼此堆叠的位线层与字线层。位线层包括多条位线，这些位线可以利用先进的制造技术，而有效率地且经济地制造此器件。此器件可结构为适用于与非(NAND)操作中。
Description
相关申请
本申请主张于2005年12月9日申请的美国临时申请的优先权，该申请的申请号为No.60/748,911，发明名称为”The Process of TFTNAND and Nitride Read Only Memory”，该申请为本申请的参考。本申请还有关于在2006年6月22日申请的美国专利申请No.11/425,959，其发明名称为”A Stacked Non-Volatile Memory Deviceand Methods for Fabricating the Same”，该申请也列为本申请的参考。
技术领域
本发明所述的实施例涉及用以制造薄膜晶体管非易失性存储器件的方法，并尤其涉及用以制造薄膜晶体管非易失性存储器件其包括多层存储单元的方法。
背景技术
非易失性存储器件越来越频繁地被使用于产品中。举例而言，闪速存储器件用于MP3播放器、数码相机中，并做为电脑的储存装置。随着这些使用的增加，则越需要在小尺寸中容纳大容量存储装置，进而需要制造高密度的存储装置。因此，研发的方向朝着增加传统非易失性存储器件的密度进行。
一种增加非易失性存储器件的密度的方法，是生成堆叠存储器件，即具有多层存储单元的器件彼此堆叠。不幸的是，至今为止并没有许多研发力量投入生成各种堆叠存储器件。举例而言，堆叠氮化物只读存储器仅有少数几种设计。这种现象可以部分归因于堆叠存储器件并无法完全与最近的工艺兼容，进而使得堆叠存储器件的制造缺乏效率、且成本高昂。
用以增加公知非易失性存储器件的密度仍有其他方式，然而这些方式并不必然适用于所有应用的需求。因此，对于增加公知非易失性存储器件的密度的方法仍有需求。
一种特别的非易失性存储器件为氮化物只读存储器件。图1为公知的氮化物只读存储结构150的示意图。如图所示，氮化物只读存储器150建造于硅衬底152之上。此衬底可为P型硅衬底或N型硅衬底，然而由于多种设计上的理由，通常优选地使用P型硅衬底。源极/漏极区域154，156可接着布植于衬底152之中。陷获结构158接着形成于衬底152之上、介于源极/漏极区域154，156之间。控制栅极160接着形成于陷获结构158之上。
源极/漏极区域154，156为掺杂有与衬底152相反类型掺杂物的硅区域。举例而言，当使用P型硅衬底时，则布植N型源极/漏极区域154，156。
电荷陷获结构158包括氮化物陷获层、以及位于陷获层与衬底152的沟道166之间的绝缘氧化物层。在其他实施例中，陷获结构158可以包括氮化物陷获层，其夹在二绝缘(介质)层之间，例如氧化物层或二氧化硅层。此等结构通常称为氧化物-氮化物-氧化物(ONO)陷获结构。
电荷可在陷获结构158之中、紧邻于源极/漏极区域154，156的位置累积并局域化于此处，因此有效地储存两个分离且独立的电荷162，164。每一电荷162，164可维持于两个状态之一，即编程态或擦除态，此二状态则分别由一局部陷获电子的存在与否来代表。此种结构允许了双位信息的储存，而不需要使用复杂的多级单元技术。
在氮化物只读存储单元150中的每一储存区域，可以独立地进行编程而不影响其他储存区域。氮化物只读存储单元的编程，通过施加电压而使得带负电荷的电子被注入陷获结构158的氮化层中、接近此单元的一端处。擦除则是通过施加电压而使得空穴被注入氮化物层中，使得空穴抵销先前编程时储存在氮化物层中的电子而完成。
氮化物只读存储器件利用制造图1所示的存储单元阵列而建构。阵列将单元以字线与位线连结在一起。
氮化物只读存储器件(例如图1所示的器件)可以配置为将多位储存在单一单元中，因此氮化物只读存储器件的密度可以使用堆叠结构而增加。不幸的是，氮化物只读存储器件堆叠鲜少被实施，即便实施，其工艺并无效率且因此增加制造成本。
发明内容
本发明公开用以制造堆叠非易失性存储器件的方法。所公开的方法使用了有效率的工艺技术，以制造此堆叠器件。因此。本发明所述的实施例可以缩小其尺寸以达到不同级的层的堆叠。
在本发明的目的之一中，堆叠氮化物只读存储器可以利用本发明的方法而制造。
在本发明的另一目的中，堆叠氮化物只读存储器件可以利用绝缘层上覆硅(SOI)工艺技术而制造，例如薄膜晶体管(TFT)工艺技术等。
在本发明的另一目的中，包括在此堆叠非易失性存储器件中的陷获层，可包括多种结构，例如硅-氧化物-氮化物-氧化物-硅(SONOS)、带隙加工的SONOS(BE-SONOS)、硅-氧化物-氮化物-硅(SONS)、高介电值材料等。
在本发明的另一目的中，利用本发明的方法所制造的堆叠存储器件，可构成供与非门(NAND)操作。
根据本发明的第一方面，提供了一种用以制造非易失性存储器件的方法，该存储器件包括交互形成于彼此之上的多层位线层以及多层字线层，该方法包括：
形成这些多层位线层，其中每一该位线层的形成包括：
形成一半导体层于绝缘层之上；
图案化并蚀刻该半导体层以形成多条位线；
形成这些多层字线层于先前的这些多层位线层之上，并形成源极/漏极区域于这些多条位线未被该多条字线所覆盖的区域中，其中每一该字线层的形成包括：
依序形成陷获结构与导电层；以及
图案化并蚀刻该陷获结构与该导电层，以形成多条字线。
根据本发明的第二方面，提供了一种用以制造非易失性存储器件的方法，该器件包括依序形成于彼此之上的多层位线层以及多层字线层，该方法包括：
形成多层位线层，其中每一位线层的形成包括：
形成第一半导体层于绝缘体上；
形成覆盖层于该半导体层之上；
蚀刻该覆盖层与该半导体层以形成位线区域，该位线区域包括该覆盖层与该半导体层的剩余部分；
形成介质层于该经过蚀刻的覆盖层于半导体层之上；
蚀刻该介质层的一部份以在位线区域之间形成介质区域，并在该覆盖层的剩余部分之上形成介质区域；以及
移除该覆盖层的剩余部分，进而移除位于该覆盖层之上的该介质层部分；
形成该多层字线层于先前的该多层位线层之上，并形成源极/漏极区域于这些多条位线未被该多条字线所覆盖的区域中，其中每一字线层的形成包括：
依序形成陷获结构与导电层，该陷获结构包括多层结构，以及
图案化并蚀刻该陷获结构与该导电层，以形成多条字线。
以下详细说明本发明的结构与方法。本发明内容说明部分的目的并非在于限定本发明。本发明由所附权利要求书限定。凡本发明的实施例、特征、目的及优点等将可通过下列说明书、权利要求书及附图获得充分了解。
附图说明
图1为公知氮化物只读存储结构。
图2示出本发明的实施例中的一个堆叠氮化物只读存储结构。
图3—17为根据本发明的实施例，其示出利用示例工艺以制造如图2所示的堆叠氮化物只读存储器。
图18A-18H示出可包括于图2中的器件中的不同陷获结构实施例。
图19A与19B为图18C的陷获结构的带图。
图20根据本发明的实施示例出另一示例堆叠非易失性存储结构。
图21-31根据本发明的实施示例出包括用以制造18A至18H的器件的步骤的示例工艺步骤。
主要元件符号说明
100 氮化物只读存储器
102 绝缘层
103，107 陷获层
104 位线
105 字线导体
106 绝缘区域
110 第一位线层
120 第一字线层
130 第二位线层
140 第二字线层
150 氮化物只读存储结构
152 硅衬底
154，156 源极/漏极区域
158 陷获结构
160 控制栅极
162，164 电荷
166 沟道
202 绝缘层
204 半导体层
206 覆盖层
209 介质层
210，212 介质区域
216 陷获结构
218 字线导体层
219 字线
220 源极与漏极区域
221 P型区域
222 陷获就
224 多晶硅层
226 介质区域
338 陷获结构
230 位线层
231 字线导体层
232 陷获结构
240-256 非易失性存储单元
260-270 额外单元
272，276，278，282，284，288 氧化物层
274，280，286，290 氮化物层
292 介质层
294 ONO结构
302 薄氧化物层
304，308，318 氮化物层
306，310，314，316 氧化物层
321 OSO结构
322，328 薄多晶硅层
324，326，330，334，336，340 薄氧化物层
325 薄OSO结构
328，332，338，342 薄氮化物层
341 ON结构
2402 介质层
2404 单元间介质层
2406 字线层
2408 陷获结构
2410 位线层
2502 绝缘层
2504 多晶硅层
2506 位线区域
2508 覆盖层
2510 覆盖区域
2508 陷获结构层
2510 字线
2512 区域
2514 源极与漏极区域
2516 沟道区域
2518 单位间介质层
2520-2526 存储单元
具体实施方式
应该了解的是，以下所述的任何尺寸、测量、范围、测试结果、数据资料等，近似真实且除非另有叙述，并非用以指称精确数据。所涉及的接近真实程度，将会随着数据的本质、内文、以及特定实施例或应用而变动。
图2根据实施示例出示例薄膜晶体管(TFT)堆叠氮化物只读存储器100。在图2的实施例中，此堆叠氮化物只读存储器100制造于绝缘层102之上。因此，器件100利用绝缘层上硅(SOI)工艺技术而制造。举例而言，器件100可利用薄膜晶体管(TFT)工艺技术而制造。TFT为一种特别的场效应晶体管，通过在绝缘层上沉积薄膜做为金属接触点、半导体活性层、以及介质层而制造。TFT的沟道区域为薄膜，此薄膜沉积于衬底上，而此衬底则经常为玻璃。
连续的位线层与字线层可接着形成于绝缘层102之上。举例而言，在图2中，第一位线层110形成于绝缘层102之上。第一字线层120接着制造于第一位线层110之上。第二位线层130接着制造于第一字线层120之上。最后第二字线层140制造于第二位线层130之上。
额外的位线与字线层，可顺序制造于图2所示的各层之上。因此，为了简洁起见，图中示出二位线层与二字线层，但本发明所描述的方法不应被视为将本发明限制于特定数目的位线层及/或字线层。每一位线层110，130包括了多条位线104，其由绝缘区域106所分隔。每一字线层120，140包括了字线导体105，其夹在陷获层103与107之间。
通过使用图2中的堆叠结构，则可以达到较大的存储密度。此外，如下所解释，可使用有效率的工艺方式以制造结构100。
图3-17示出示例工艺步骤顺序，以制造本发明实施例的结构100。如图3所示，半导体层204可形成于绝缘层202之上。举例而言，在某些实施例中，绝缘层202可包括氧化物材料。半导体层204可包括P型半导体材料，例如硅、锗、或锗化硅。优选地，半导体层204包括沉积于绝缘层202之上的薄膜多晶硅层。可以理解的是，在其他实施例中，半导体层204可包括N型半导体材料。覆盖层206可接着形成于半导体层204之上。举例而言，在特定实施例中，覆盖层206可包括氮化硅材料。
如图4所示，公知平板印刷技术可用以图案化并蚀刻层204与206。图示出出截至目前为止所制造的器件中，各层的顶视图。图4为图5沿着AA’线所做的剖面图。因此，如图5所示，层206与204经图案化并蚀刻到区域205中，区域205从上到下穿越了绝缘层202。如下所解释，区域205将形成图2的第一位线层110的位线。
请参见图6，介质层209可接着形成于绝缘层202之上，如图所示。举例而言，介质层209可为氧化物如二氧化硅层，并可利用高密度等离子化学气相沉积法(HDP-CVD)而形成。请参见图7，介质层209的一部份被移除，以露出覆盖层206的剩余部分，以及半导体层204的剩余部分。举例而言，可使用公知的湿蚀刻工艺(即各向同性蚀刻)以移除介质层209的一部份。为了移除正确数量的介质层209，可使用针对介质层209与覆盖层206具有高蚀刻选择比例的蚀刻方法。蚀刻工艺在覆盖层206之上产生了介质区域210，并在半导体层204的剩余部分之间形成了介质区域212。
图8示出截至目前为止所制造的各层的顶视图。图7为沿着AA’线所做的剖面图。因此，如图8所示，介质区域212位于各区域205之间。如图所示，介质区域210覆盖了覆盖层206的一部份。
请参见图9，覆盖层206的剩余部分可被移除，同时在此步骤中移除介质层209的区域210。举例而言，可使用热磷酸以移除覆盖层206的剩余部分。在移除覆盖层206的剩余部分时，介质层209的介质区域210会自动被移除，因为介质区域210并不连接至介质区域212。
图6-9中所示出的工艺，在美国专利No.6,380,068”Method forPlanarizing a Flash Memory Device”中进行了描述，该专利于2002年4月30日转让给本专利的申请人，并在此列为本案的参考。图6-9所示的工艺可以针对图9所示的剩余表面进行有效率的平坦化。因此，在此所述的工艺和较新、较有效率的工艺技术兼容。此特点将使得堆叠非易失性存储器件的制造变得更有效率且符合经济效益。
图10为截至目前为止所形成的各层的顶视图。图9为沿着图10的AA’线所做的剖面图。因此，绝缘层202现在被交互排列的氧化物区域212以及位线205所覆盖，其中位线205由半导体材料204的剩余部分所形成。
如图11所示，陷获结构216可接着形成于半导体层204的剩余部分以及绝缘区域212之上。字线导体层218可接着形成于陷获结构216之上。氮化硅层(未示出)可接着形成于字线导体层218之上。氮化硅层(未示出)与各层218，216可接着利用公知的平板印刷技术而图案化并蚀刻。蚀刻步骤的实施，使得高密度等离子氧化物区域212做为蚀刻工艺的停止层。另一高密度等离子氧化物层可接着形成于这些经过蚀刻的层之上，包括氮化硅层(未示出)。高密度等离子层可接着被部分蚀刻，之后则将部分高密度等离子氧化物层以及剩余的氮化硅层(未示出)移除，以形成图12中所示的字线219，此移除方式相近于图6-9中所示的方法。
在图11的实施例中，陷获结构216可包括多层结构。多层结构的实施例将在解释图18A-18H时做进一步的说明。因此，通过连续形成陷获结构216所包含的各层，而可以形成陷获结构216。
字线导体层218可从N+或P+导体材料而形成，例如多晶硅材料、多晶硅/硅化物/多晶硅材料、或金属如铝、铜、或钨等。
图12示出了到目前为止所形成的各层的顶视图。因此，字线219在图中重迭至位线205。图13示出图12中的各层沿着AA’线所做的剖面图。图14示出图12中的各层沿着BB’线所做的剖面图。
如图15所示，一旦字线219形成于位线205之上，源极与漏极区域220可形成于半导体层204中、包括位线205而未被字线导体218所覆盖的区域中。因此，源极与漏极区域220可被布植并热注入半导体层204的区域220之中。可以了解的是，布植源极与漏极区域220的工艺为自对准工艺。在图15的实施例中，源极与漏极区域应为利用砷(As)或磷(P)所形成的N+区域，因为半导体层204包括了P型半导体材料。可以了解的是，在使用了N型半导体材料的实施例中，则必须形成P+型区域。
形成了源极与漏极区域220之后，半导体层204将包括N+型的源极/漏极区域220，并在字线导体218之下包括P型区域。如下所述，这些P型区域将会成特定存储单元的沟道区域。
图16为为目前形成的各层沿着BB’线所做的剖面图。如图所示，N+型源极/漏极区域220形成于各字线219之间，并被介质区域212所分隔。图13示出目前形成的各层沿着AA’线所做的剖面图。如图所示，层204仍在字线导体218之下包括P型区域221。
目前为止所形成的各层，将形成非易失性存储单元240-256。非易失性存储单元240-256的源极与漏极区域，从所属字线219两侧的N+源极/漏极区域220而形成。请参见图13，在字线219下形成位线205的多晶硅层204中的区域221，形成非易失性存储单元240-256的沟道区域。位于这些沟道区域上的陷获结构216用以储存每一单元240-256中的电荷。电荷陷获结构参照图18A-18H而进行更详细的描述。
因此，通过施加正确的电压至字线导体218以及源极/漏极区域220，电荷可被储存于适当单元240-256的陷获结构216中。相似地单元240-256的移除可通过施加适当的电压至字线导体218与所属源极/漏极区域220而完成。单元240-256的编程状态可通过施加适当电压至适当的字线导体218与源极/漏极区域220而图取。
如图17所示，额外的存储单元260-270可通过形成额外且分别位于位线层210与字线层220之上的位线层与字线层而形成。因此，额外的陷获结构222可形成于字线导体218之上，接着可在陷获结构222上形成额外的位线层230。位线层230可利用上述形成位线层210的相同步骤而形成。因此，位线层230会包括经蚀刻多晶硅层224的剩余部分，其中这些剩余部分被介质区域226所分隔开来。图17中所示出的多晶硅层224的剩余部分，可形成额外单元260-270的沟道区域，这些剩余部分位于字线层240的字线之下。
源极与漏极区域可被布植于多晶硅层224的剩余部分中，而位于字线层240的各字线的两侧。
通过形成陷获结构228在多晶硅层224的剩余部分与介质区域226之上，形成字线导体层231与陷获结构228之上、并接着形成陷获结构232于字线导体231之上，而可形成字线层240。再一次地，可使用上述形成字线层220的工艺技术而形成字线层240。图15的存储单元240-244示出于图17中。因此，而外的存储单元260-270形成于存储单元240-244上的各层中。然而，可以了解的是，根据本发明的系统与方法所制造的器件，可包括任何数目的层结构与任何数目的存储单元。
由于使用了高效率的技术以形成字线与位线层，此工艺可被缩小以制造任何数目的层结构。因此，可以了解的是，图17所示的二层位线层与二层字线层仅为了图式简洁的考虑。
图18A-18H示出了在器件100中可以使用的各种不同陷获结构的实施例。举例而言，参照图11，在图18A-18H中所示的各种结构可用做为陷获结构216。在图18A所示的第一示例实施例，包括硅-氧化物-氮化物-氧化物-硅(SONOS)结构。此结构包括氧化物层272、氮化物层274、氧化物层276，其顺序形成于多晶硅层204之上。氧化物区域272作为沟道介质层，而氮化物层274作为陷获层以陷获电荷。当使用图18A的SONOS结构时，电荷通过注入电子于陷获层274中，而储存于特定单元的陷获层274中。单元的擦除，是将空穴直接隧穿于陷获层274中而抵销任何先前储存于陷获层274中的电子而完成。在陷获层274中的空穴隧穿，利用富勒-诺德罕隧穿效应而实现。氧化物层272可为薄氧化物层，例如其厚度可小于3纳米。举例而言，利用图18A的SONOS陷获结构所形成的单元可用于与非存储应用中。
利用图18A所示的SONOS陷获结构所建构的与非器件，可能显示较差的电荷保留效果，因为在电荷保留过程中，空穴直接隧穿至陷获层274中会产生漏电流。
图18B示出了氮化物只读存储陷获结构。相同地，此氮化物只读存储陷获结构包括了ONO结构，其通过顺序形成氧化物层278、氮化物层280、以及第二氧化物层282于多晶硅区域214之上而形成。然而，此处的氧化物层278的厚度大约介于5-7纳米之间。利用如图18B的氮化物只读存储结构所形成的单元的编程，是将电子注入层280中而实现。利用如图18B的氮化物只读存储结构所形成的单元，可接着利用热空穴擦除技术而擦除。图18B所示的氮化物只读存储结构可用于NOR(或非)应用中；然而，利用图18B的氮化物只读存储结构所建构的器件，显示了由热空穴擦除过程所造成的一些伤害。
图18C示出带隙加工(BE)的SONOS结构。图18C所示的BE-SONOS结构通过连续地形成ONO结构294、接着形成氮化物层290与介质层292而制成。ONO结构294依序由氧化物层284、氮化物层286、以及氧化物层288形成于多晶硅层204之上而获得。如同图18A的SONOS结构，图18C的BE-SONOS结构使用富勒-诺德罕空穴隧穿效应以擦除存储单元；然而，图18C的BE-SONOS结构并不具有由隧穿漏电流所产生的较差电荷保留效果，或由热空穴擦除所造成的伤害。此外，图18C的BE-SONOS结构可用于或非与与非应用中。
图19A与19B示出图18C中的BE-SONOS结构中的ONO结构294的带图。图19A示出数据保存时的带图，而图19B则是擦除时的带图。如图19A所示，在数据保存时，空穴所具有的能量并不足以克服包括有ONO结构294的各层的势垒。由于空穴的隧穿效应被结构294所封阻，因此施加低场时几乎不会产生隧穿漏电流。然而，如图19B所示，当陷获结构294具有高场横跨其上时，能带的迁移会允许空穴隧穿经过结构294。此现象是因为对于空穴而言，由层286与288所代表的势垒几乎被空穴所消除了，其是由于高场存在时所产生的能带偏移。
图18D-18H示出其他可用于器件100的陷获层中的示例结构。举例而言，图18D示出SONS结构，其可被包括于器件100的陷获结构中。图18D所示的结构包括形成于多晶硅层204之上的薄氧化物层302。氮化物层304接着形成于薄氧化物层302之上。栅极导电层218可接着形成于氮化物层304之上。薄氧化物层302作为隧穿介质层，且电荷可被储存于氮化物层304之中。
图18E示出可使用于器件100中的陷获结构的上BE-SONOS结构。因此，图18E所示的结构包括氧化物层306，其形成于多晶硅层214之上。氮化物层308接着形成于氧化物层306之上，且包括有氧化物层310、氮化物层312、以及氧化物层314的ONO结构315接着形成于氮化物层308之上。在图18E所示的实施例中，氧化物层306作为隧穿介质层，且电荷可被捕获于氮化物层308中。
图18F示出底SONOSOS结构，其可应用于器件100的陷获层中。图18F所示的结构包括形成于多晶硅层204之上的氧化物层316、以及形成于氧化物层316之上的氮化物层318。薄氧化物层320接着形成于氮化物层318上，接着则形成薄多晶硅层322。另一薄氧化物层324接着形成于多晶硅层322之上。因此，层320，322，324形成了靠近栅极导体218的OSO结构321。在图18F所示的实施例中，氧化物层316可作用为隧穿介质层，而电荷可被储存于氮化物层318之中。
18G图示出底SOSONOS结构。图中可见，薄OSO结构325形成于多晶硅层204之上。OSO结构325包括了薄氧化物层326、薄多晶硅层328、以及薄氧化物层330。氮化物层332接着形成于OSO结构325之上，且氧化物层334可接着形成于氮化物层332之上。在图18G的实施例中，OSO结构325可作为隧穿介质层，而电荷则可储存于氮化物层332之中。
图18H示出示例SONONS结构，其可使用于器件100的陷获结构中。图中可见，氧化物层336形成于多晶硅层204之上，且氮化物层338形成于氧化物层336之上。ON结构341接着形成于氮化物层338之上。ON结构341包括形成于氮化物层338之上的薄氧化物层340、以及形成于薄氧化物层340之上的氮化物层342。在图18H所示的实施例中，氧化物层336可作用为隧穿介质层，而电荷则可被捕获于氮化物层338之中。
在其他实施例中，陷获结构可包括氮化硅或氮氧化硅，或者高介电值材料，例如氧化铪、氧化铝、氮化铝等。一般而言，可使用任何介质结构或介质材料，只要其可符合特定应用的要求即可。
图20示出根据本发明另一实施例所构造的示例堆叠非易失性存储器件。图21-31示出根据本发明的实施例而用以制造图20的存储器件的各工艺步骤进程。图20-31所述的实施例提供了一种较简单的设计，其中字线并没有被多个存储单元所共用。如图20所示，图21-31所示的工艺会生成堆叠存储结构，其包括绝缘或介质层2402，且在绝缘层2402之上包括有堆叠的字线与位线层，并且被中间层(或单元间介质层)2404所分隔。字线与位线层包括位线2410与字线层2406，二者之间则被陷获结构2408所分隔。如下所述，可先沉积位线层，并接着图案化并蚀刻以形成位线2410。接着可沉积陷获结构层，并接着沉积字线层于陷获结构层之上。字线与陷获结构层可接着被图案化并蚀刻，以在位线2410之上形成字线。位于位线2410上以及字线2406下的陷获结构2408，可接着作用为陷获层以在存储单元中储存电荷。
图21-31示出了用以制造图20的器件的示例工艺。如图21所示，多晶硅层2504可沉积于绝缘层2502之上。绝缘层2502可包括氧化物材料，例如二氧化硅材料。多晶硅层2504的厚度可介于约200至1000埃之间。举例而言，多晶硅层2504的厚度在特定实施例中优选地可约为400埃。
请参照图22，多晶硅层2504可接着利用公知平板印刷工艺而图案化并蚀刻，以生成位线区域2506。举例而言，绝缘层2502可作为蚀刻步骤的蚀刻停止层，以生成区域2506。图22所示的结构的整体厚度，可介于约200至1000埃，且优选地为约400埃。
图23A-23C示出用以蚀刻多晶硅层2504的替代工艺，以生成位线区域2506。请参照图23A，覆盖层2508可形成于多晶硅层2504之上。举例而言，覆盖层2508可包括氮化硅层。多晶硅层2504与覆盖层2508可接着利用公知的平板印刷技术以图案化并蚀刻，如图23B所示。相同地，绝缘层2502可作用为蚀刻程序的蚀刻停止层。
请参照图23C，当层2504，2508被蚀刻而生成区域2506，2510与覆盖层2508之后，区域2510可利用公知工艺而移除。
请参照图24，陷获结构层2508可形成于绝缘层2502以及位线区域2506之上。如上所述，陷获结构层2508可包括多个陷获结构的任一个，例如SONOS、BE-SONOS、上BE-SONOS、SONONS、SONOSLS、SLSLNLS等。在其他实施例中，陷获结构层2508可包括氮化硅材料、氮氧化硅材料、或高介质材料，例如氧化铪、氧化铝、氮化铝等。
请参照图25，字线层2510可接着形成于陷获结构层2508之上。举例而言，字线层2510可包括沉积于陷获结构层2508之上的多晶硅材料。层2510与2508可接着以公知平板印刷技术进行图案化与蚀刻。如图27所示，此将在位线2506之上形成字线2510。
如图26所示，此蚀刻工艺的结构可设定为使得蚀刻发生于各字线2510之间的区域并穿透陷获结构层2508。此工艺会生成区域2506，其具有陷获结构层2508的区域2512位于区域2506的两侧。
图27示出截至目前为止所生成的各层的顶视图。图25示出图27中的各层沿着AA’线所做的剖面图。图26示出图27中的各层沿着BB’线所做的剖面图。
请参见图30，源极与漏极区域2514可沉积于位线2506中、并非位于字线2510底下的区域中。举例而言，若字线2506以P型多晶硅材料形成，则可布植N型源极/漏极区域2514，并热注入于位线2506未被字线2510覆盖的部分中。或者，若字线2506以N型多晶硅材料形成，则可布植P型源极/漏极区域，并热注入于位线2506中。
图28示出图30中的各层沿着AA’线所做的剖面图。图29示出图30中的各层沿着BB’线所做的剖面图。因此，可以看到位线2506在字线2510底下包括有沟道区域2516。源极与漏极区域2514形成于字线2510的两侧。可以了解的是，源极/漏极区域2514的形成过程为自我对准工艺。
请参照图31，中间层(或单位间介质层)2518接着形成于字线层2510之上。另一位线与字线层可接着利用上述的相同工艺而形成于中间层(或单位间介质层)2518之上。通过此种方法，任何数目的字线层与位线层均可形成于绝缘层2502之上，且被中间层(或单位间介质层)2518所分隔。
请参照图30，存储单元2520-2526可接着形成于所示出的结构中。存储单元2520，2522示出于图31中。存储单元的源极与漏极区域由相关字线2510两侧的源极/漏极区域2514所形成。沟道区域从位于字线2510之下的位线2506的区域2516所形成。
可以了解的是，图30与31中所示出的单元为三栅极器件。三栅极器件可能显示过量的边缘效应，但也能因为较大的器件宽度而增加单元电流。
虽然本发明已参照优选地实施例加以描述，应该了解的是，本发明的范围并不受限于其详细描述内容。替换方式及修改方式已于先前描述中建议，并且其他替换方式及修改方式将为本领域的技术人员可想到的。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的，皆不脱离本发明的精神范畴。因此，所有这些替换方式及修改方式意欲落在本发明所附的权利要求书及其等价物所界定的范畴中。任何在前文中提及的专利申请以及公开文本，均列为本案的参考。
Claims (46)
1.一种用以制造非易失性存储器件的方法，该存储器件包括交互形成于彼此之上的多层位线层以及多层字线层，该方法包括：
形成这些多层位线层，其中每一该位线层的形成包括：
形成一半导体层于绝缘层之上；
图案化并蚀刻该半导体层以形成多条位线；
形成这些多层字线层于先前的这些多层位线层之上，并形成源极/漏极区域于这些多条位线未被该多条字线所覆盖的区域中，其中每一该字线层的形成包括：
依序形成陷获结构与导电层；以及
图案化并蚀刻该陷获结构与该导电层，以形成多条字线。
2.如权利要求1所述的方法，其中该半导体层的图案化与蚀刻包括：
形成覆盖层于该半导体层之上；
蚀刻该覆盖层与该半导体层以形成位线区域，该位线区域包括该覆盖层与该半导体层的剩余部分；
形成介质层于经过蚀刻的该覆盖层与该半导体层之上；
蚀刻该介质层的一部份以在各位线之间以及该覆盖层的剩余部分之上形成介质区域；以及
移除该覆盖层的剩余部分，进而移除位于该覆盖层之上的该介质层部分。
3.如权利要求2所述的方法，其中该覆盖层包括一氮化物层。
4.如权利要求2所述的方法，其中该介质层包括二氧化硅。
5.如权利要求4所述的方法，其中该二氧化硅利用高密度等离子化学气相沉积法而沉积。
6.如权利要求1所述的方法，其中该陷获结构的形成包括形成硅-氧化物-氮化物-氧化物-硅结构。
7.如权利要求1所述的方法，其中该陷获结构的形成包括形成氧化物-氮化物-氧化物的氮化物只读存储结构。
8.如权利要求1所述的方法，其中该陷获结构的形成包括形成带隙加工的硅-氧化物-氮化物-氧化物-硅结构。
9.如权利要求1所述的方法，其中该陷获结构的形成包括形成硅-氧化物-氮化物-硅结构。
10.如权利要求1所述的方法，其中该陷获结构的形成包括形成上层带隙加工硅-氧化物-氮化物-氧化物-硅结构。
11.如权利要求1所述的方法，其中该陷获结构的形成包括形成上层硅-氧化物-氮化物-氧化物-硅-氧化物-硅结构。
12.如权利要求1所述的方法，其中该陷获结构的形成包括形成底层硅-氧化物-硅-氧化物-氮化物-氧化物-硅结构。
13.如权利要求1所述的方法，其中该陷获结构的形成包括形成硅-氧化物-氮化物-氧化物-氮化物-硅结构。
14.如权利要求1所述的方法，其中该陷获结构的形成包括形成氮化硅层。
15.如权利要求1所述的方法，其中该陷获结构的形成包括形成氮氧化硅层。
16.如权利要求1所述的方法，其中该陷获层的形成包括沉积高介电值材料。
17.如权利要求16所述的方法，其中该高介电值材料为氧化铪或氮化铝或氧化铝。
18.如权利要求1所述的方法，其中该半导体层包括P型半导体材料，且其中该源极/漏极区域的形成包括在P型半导体材料中形成N+区域。
19.如权利要求18所述的方法，其中该N+区域利用砷或磷而形成。
20.如权利要求1所述的方法，其中该导电层包括多晶硅材料。
21.如权利要求1所述的方法，其中该导电层包括多晶硅-硅化物-多晶硅材料。
22.如权利要求1所述的方法，其中该导电层包括金属。
23.如权利要求22所述的方法，其中该金属为铝、铜或钨。
24.如权利要求1所述的方法，其中该陷获结构与该导电层的图案化与蚀刻包括：
形成覆盖层于该陷获结构与该导电层之上；
蚀刻该覆盖层与该陷获结构与该导电层，以形成字线区域，该字线区域包括该覆盖层、该陷获结构与导电层的剩余部分；
形成介质层于该经蚀刻的该覆盖层、该陷获结构与该导电层之上；
蚀刻该介质层的一部份，以在各字线之间以及在该覆盖层的剩余部分之上形成介质区域；以及
移除该覆盖层的剩余部分，以移除位于该覆盖层之上的该介质层部分。
25.如权利要求24所述的方法，其中该覆盖层包括氮化物层。
26.如权利要求24所述的方法，其中该覆盖层包括二氧化硅。
27.如权利要求26所述的方法，其中该二氧化硅利用高密度等离子化学气相沉积而沉积。
28.一种用以制造非易失性存储器件的方法，该器件包括依序形成于彼此之上的多层位线层以及多层字线层，该方法包括：
形成多层位线层，其中每一位线层的形成包括：
形成第一半导体层于绝缘体上；
形成覆盖层于该半导体层之上；
蚀刻该覆盖层与该半导体层以形成位线区域，该位线区域包括该覆盖层与该半导体层的剩余部分；
形成介质层于该经过蚀刻的覆盖层于半导体层之上；
蚀刻该介质层的一部份以在位线区域之间形成介质区域，并在该覆盖层的剩余部分之上形成介质区域；以及
移除该覆盖层的剩余部分，进而移除位于该覆盖层之上的该介质层部分；
形成该多层字线层于先前的该多层位线层之上，并形成源极/漏极区域于这些多条位线未被该多条字线所覆盖的区域中，其中每一字线层的形成包括：
依序形成陷获结构与导电层，该陷获结构包括多层结构，以及
图案化并蚀刻该陷获结构与该导电层，以形成多条字线。
29.如权利要求28所述的方法，其中该覆盖层包括氮化物层。
30.如权利要求28所述的方法，其中该介质层包括二氧化硅。
31.如权利要求30所述的方法，其中该二氧化硅利用高密度等离子化学气相沉积方法而沉积。
32.如权利要求28所述的方法，其中该陷获结构的形成包括形成硅-氧化物-氮化物-氧化物-硅结构。
33.如权利要求28所述的方法，其中该陷获结构的形成包括形成氧化物-氮化物-氧化物的氮化物只读存储结构。
34.如权利要求28所述的方法，其中该陷获结构的形成包括形成带隙加工的硅-氧化物-氮化物-氧化物-硅结构。
35.如权利要求28所述的方法，其中该陷获结构的形成包括形成硅-氧化物-氮化物-硅结构。
36.如权利要求28所述的方法，其中该陷获结构的形成包括形成上层带隙加工硅-氧化物-氮化物-氧化物-硅结构。
37.如权利要求28所述的方法，其中该陷获结构的形成包括形成上层硅-氧化物-氮化物-氧化物-硅-氧化物-硅结构。
38.如权利要求28所述的方法，其中该陷获结构的形成包括形成底层硅-氧化物-硅-氧化物-氮化物-氧化物-硅结构。
39.如权利要求28所述的方法，其中该陷获结构的形成包括形成硅-氧化物-氮化物-氧化物-氮化物-硅结构。
40.如权利要求28所述的方法，其中该陷获结构的形成包括形成氮化硅层。
41.如权利要求28所述的方法，其中该陷获结构的形成包括形成氮氧化硅层。
42.如权利要求28所述的方法，其中该半导体层包括P型半导体材料，且其中该源极/漏极区域的形成包括在P型半导体材料中形成N+区域。
43.如权利要求42所述的方法，其中该N+区域利用砷或磷而形成。
44.如权利要求28所述的方法，其中该导电层包括多晶硅材料。
45.如权利要求28所述的方法，其中该导电层包括多晶硅-硅化物-多晶硅材料。
46.如权利要求28所述的方法，其中该导电层包括金属。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74891105P | 2005-12-09 | 2005-12-09 | |
| US60/748,911 | 2005-12-09 | ||
| US11/549,520 | 2006-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1983566A CN1983566A (zh) | 2007-06-20 |
| CN100501978C true CN100501978C (zh) | 2009-06-17 |
Family
ID=38165969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101642006A Active CN100501978C (zh) | 2005-12-09 | 2006-12-08 | 一种堆叠薄膜晶体管非易失性存储器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100501978C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035775B (zh) * | 2021-02-25 | 2023-04-28 | 长鑫存储技术有限公司 | 存储器件及其制备方法 |
| US11854880B2 (en) | 2021-02-25 | 2023-12-26 | Changxin Memory Technologies, Inc. | Memory device and method for manufacturing the same |
-
2006
- 2006-12-08 CN CNB2006101642006A patent/CN100501978C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1983566A (zh) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402490B2 (en) | Charge-trapping memory device and methods for operating and manufacturing the cell | |
| EP1912255B1 (en) | Method for fabricating a non-volatile memory device | |
| US7709334B2 (en) | Stacked non-volatile memory device and methods for fabricating the same | |
| CN101051652B (zh) | 半导体器件及其制造方法 | |
| US7951669B2 (en) | Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element | |
| US5494838A (en) | Process of making EEPROM memory device having a sidewall spacer floating gate electrode | |
| US20160086970A1 (en) | Three-dimensional non-volatile nor-type flash memory | |
| US8164135B2 (en) | Non-diffusion junction split-gate nonvolatile memory cells and arrays, methods of programming, erasing, and reading thereof, and methods of manufacture | |
| CN100463189C (zh) | 非易失性存储器阵列及编程与制造方法 | |
| KR20110058631A (ko) | 반도체 메모리 장치 | |
| CN106575656A (zh) | 通过使用增强的横向控制栅与浮栅耦合而改进缩放的分裂栅闪存单元 | |
| US11201163B2 (en) | High-density NOR-type flash memory | |
| JP2658907B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3694329B2 (ja) | 高速アクセスａｍｇ・ｅｐｒｏｍの製造方法 | |
| JP2007517386A (ja) | ブリッジ電界効果トランジスタメモリセル、上記セルを備えるデバイス、および、ブリッジ電界効果トランジスタメモリセルの製造方法 | |
| JP2003282741A (ja) | 半導体記憶装置及びその製造方法 | |
| US6696742B2 (en) | Semiconductor memory device | |
| EP1806788A2 (en) | Semiconductor memory device and method for producing the same | |
| CN100501978C (zh) | 一种堆叠薄膜晶体管非易失性存储器件及其制造方法 | |
| CN100550352C (zh) | 一种堆叠非易失性存储元件及其制造方法 | |
| JP2002190536A (ja) | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 | |
| US20080056009A1 (en) | Method of programming non-volatile memory | |
| CN114078867A (zh) | 单阱一晶体管和一电容器非易失性存储器器件以及集成方案 | |
| US11721731B2 (en) | Nonvolatile memory having multiple narrow tips at floating gate | |
| US20060180850A1 (en) | Process for manufacturing a memory with local electrical contact between the source line and the well |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |