CN100499025C - 用于存储器单元的sonos结构腐蚀工艺 - Google Patents

用于存储器单元的sonos结构腐蚀工艺 Download PDF

Info

Publication number
CN100499025C
CN100499025C CNB2007101355186A CN200710135518A CN100499025C CN 100499025 C CN100499025 C CN 100499025C CN B2007101355186 A CNB2007101355186 A CN B2007101355186A CN 200710135518 A CN200710135518 A CN 200710135518A CN 100499025 C CN100499025 C CN 100499025C
Authority
CN
China
Prior art keywords
layer
polysilicon
thickness
sub
sonos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101355186A
Other languages
English (en)
Other versions
CN101179018A (zh
Inventor
肖志强
徐静
李俊
高向东
吴晓鸫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI ZHONGWEI MASK ELECTRONICS CO., LTD.
Wuxi Zhongwei Microchips Co., Ltd.
Original Assignee
WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI MICROCHIPS CO Ltd filed Critical WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority to CNB2007101355186A priority Critical patent/CN100499025C/zh
Publication of CN101179018A publication Critical patent/CN101179018A/zh
Application granted granted Critical
Publication of CN100499025C publication Critical patent/CN100499025C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及CMOS制程中SONOS结构(Silicon-Oxide-Ntride-Oxide-Silicon)的腐蚀工艺，特别是存储器单元中超薄的ONO结构。本发明可以降低超薄SONOS结构腐蚀工艺中的损伤，且技术简单，适用于基于SONOS结构的存储器工艺制程。按照本发明提供的技术方案，用于存储器单元的SONOS结构腐蚀工艺包括依次叠加在衬底硅上面的底部隧道氧化层、中间SiN层、顶层SiO2层及多晶硅，其特征是：第一步，在多晶硅的局部表面进行光刻；第二步，用等离子体反应刻蚀未被光刻胶覆盖的多晶硅；第三步，用浓度约为0.5%的HF溶液腐蚀掉顶层SiO2层；第四步，去除上述光刻胶；第五步，用98%的H3PO4溶液腐蚀掉中间SiN层。

Description

用于存储器单元的SONOS结构腐蚀工艺
技术领域
本发明涉及CMOS制程中SONOS结构(Silicon-Oxide-Ntride-Oxide-Silicon)的腐蚀工艺，特别是存储器单元中超薄的ONO结构。本发明可以降低超薄SONOS结构腐蚀工艺中的损伤，且技术简单，适用于基于SONOS结构的存储器工艺制程。
背景技术
纵观存储器工艺制程的发展，存储单元尺寸越来越小，擦写电压越来越低，而对器件的耐久性和电荷保持性要求却越来越高。越来越多的存储器产品选择SONOS结构，即Silicon-Oxide-Ntride-Oxide-Silicon。传统的工艺往往采用等离子体反应刻蚀，依次腐蚀掉顶层多晶硅(Silicon)、氧化层(Oxide)、氮化硅(Ntride)，具体工艺流程如图1-1～1-6所示：
(1)如图1-1所示为腐蚀前的SONOS结构。
(2)第一步进行光刻，如图1-2所示为光刻之后的结构图。
(3)第二步用等离子体反应刻蚀多晶5，如图1-3所示。
(4)第四步用等离子体反应刻蚀掉多晶下的氧化层4，如图1-4所示。
(5)第五步用等离子体反应刻蚀掉氮化硅层3，如图1-5所示。
(6)第六步去掉光刻胶6，如图1-6所示。
但是，随着存储单元尺寸的缩小，ONO(氧化层-氮化硅-氧化层)结构各层的厚度也越来越薄，采用传统的等离子体反应刻蚀会对硅衬底产生损伤，影响器件性能。
发明目的
本发明的目的之一在于提供用于存储器单元的SONOS结构腐蚀工艺，以减少SONOS结构等离子体反应刻蚀工艺所带来的损伤。
按照本发明提供的技术方案，用于存储器单元的SONOS结构腐蚀工艺包括依次叠加在衬底硅上面的底部隧道氧化层、中间SiN层、顶层SiO2层及多晶硅，其特征是：
第一步，在多晶硅的局部表面进行光刻，光刻之后在多晶硅的局部表面形成光刻胶；
第二步，用等离子体反应刻蚀未被光刻胶覆盖的多晶硅，露出位于多晶硅下面的顶层SiO2层，所述等离子体的混合气体成分是压力为3.8～4.2毫托的He、流量为25～35sccm的HBr、25～35sccm的Cl；sccm指一个大气压下流过单位面积的气体体积毫升/平方厘米。
第三步，用浓度约为0.5％的HF溶液腐蚀掉顶层SiO2层，露出位于顶层SiO2层下面的中间SiN层；
第四步，去除上述光刻胶，去除方法是将整个硅片置于温度为110～130℃的浓硫酸+双氧水混合液中约10～30分钟，所述浓硫酸+双氧水混合液为98％的浓硫酸：双氧水的体积比为2.5～3.5:1；
第五步，用98％的H3PO4溶液腐蚀掉中间SiN层，露出位于中间SiN层下面的底部隧道氧化层，H3PO4溶液腐蚀时的温度为150～170℃，时间为3～7分钟。
其中多晶硅的厚度在200nm～350nm，顶层SiO2层的厚度为30
Figure C200710135518D0004100720QIETU
～60
Figure C200710135518D0004100720QIETU
，中间SiN层的厚度为100
Figure C200710135518D0004100720QIETU
～200
Figure C200710135518D0004100720QIETU
，底部SiO2隧道氧化层的厚度为16
Figure C200710135518D0004100720QIETU
～30
Figure C200710135518D0004100720QIETU
；
本发明的优点是：1、本发明采用浓度为10：1的HF溶液腐蚀厚度为30
Figure C200710135518D0004100720QIETU
～60
Figure C200710135518D0004100720QIETU
的顶层SiO2层4，代替了等离子体反应刻蚀，不仅腐蚀速率更慢更容易控制，而且基本不腐蚀中间SiN层3；2、本发明采用热H3PO4溶液腐蚀中间厚度为100
Figure C200710135518D0004100720QIETU
～200
Figure C200710135518D0004100720QIETU
的SiN层3，代替了等离子体反应刻蚀，工艺容易控制，且不会对底部SiO2隧道氧化层2产生腐蚀，完全不会造成衬底损伤；3、本发明工艺简单，具有很强的操作性。
附图说明
图1-1～1-6为SONOS完全等离子体刻蚀示意图，其中：
图1-1是SONOS结构示意图。
图1-2是SONOS结构光刻后示意图。
图1-3是SONOS结构多晶腐蚀示意图。
图1-4是SONOS顶层SiO2等离子体刻蚀示意图。
图1-5是等离子体反应刻蚀SiN示意图。
图1-6是去光刻胶后SONOS结构示意图。
图2-1～2-6为本发明SONOS刻蚀工艺示意图，其中：
图2-1是SONOS结构示意图。
图2-2是SONOS结构光刻后示意图。
图2-3是SONOS结构多晶腐蚀示意图。
图2-4是SONOS顶层SiO2湿法腐蚀示意图。
图2-5是去光刻胶后SONOS结构示意图。
图2-6是H3PO4湿法腐蚀SiN示意图。
具体实施方式
图中：1-衬底硅，厚度约为SEMI标准厚度；2-底部隧道氧化层，厚度为16
Figure C200710135518D0004100720QIETU
～30
Figure C200710135518D0004100720QIETU
；3-中间SiN层，厚度为100
Figure C200710135518D0004100720QIETU
～200
Figure C200710135518D0004100720QIETU
；4-顶层SiO2层，厚度为30
Figure C200710135518D0004100720QIETU
～60
Figure C200710135518D0004100720QIETU
；5-多晶硅，厚度为200nm～350nm；6-光刻胶，厚度约为9000～18000
Figure C200710135518D0004100720QIETU
。
实施例一
用于存储器单元的SONOS结构腐蚀工艺包括依次叠加在衬底硅上面的底部隧道氧化层、中间SiN层、顶层SiO2层及多晶硅，其特征是：
第一步，在多晶硅5的局部表面进行光刻，光刻之后在多晶硅5的局部表面形成光刻胶6；
第二步，用等离子体反应刻蚀未被光刻胶6覆盖的多晶硅5，露出位于多晶硅5下面的顶层SiO2层4，所述等离子体的混合气体成分是压力为3.8毫托的He、流量为25sccm的HBr、25sccm的Cl；sccm指一个大气压下流过单位面积的气体体积毫升/平方厘米。
第三步，用浓度约为0.5％的HF溶液腐蚀掉顶层SiO2层4，露出位于顶层SiO2层4下面的中间SiN层3；
第四步，去除上述光刻胶6，去除方法是将整个硅片置于温度为110℃的浓硫酸+双氧水混合液中约10分钟，所述浓硫酸+双氧水混合液为98％的浓硫酸：双氧水的体积比为2.5:1；
第五步，用98％的H3PO4溶液腐蚀掉中间SiN层3，露出位于中间SiN层3下面的底部隧道氧化层2，H3PO4溶液腐蚀时的温度为150℃，时间为7分钟。
实施例二
第一步，在多晶硅5的局部表面进行光刻，光刻之后在多晶硅5的局部表面形成光刻胶6；
第二步，用等离子体反应刻蚀未被光刻胶6覆盖的多晶硅5，露出位于多晶硅5下面的顶层SiO2层4，所述等离子体的混合气体成分是压力为4.2毫托的He、流量为35sccm的HBr、35sccm的Cl；sccm指一个大气压下流过单位面积的气体体积毫升/平方厘米。
第三步，用浓度约为0.5％的HF溶液腐蚀掉顶层SiO2层4，露出位于顶层SiO2层4下面的中间SiN层3；
第四步，去除上述光刻胶6，去除方法是将整个硅片置于温度为130℃的浓硫酸+双氧水混合液中约30分钟，所述浓硫酸+双氧水混合液为98％的浓硫酸：双氧水的体积比为3.5:1；
第五步，用98％的H3PO4溶液腐蚀掉中间SiN层3，露出位于中间SiN层3下面的底部隧道氧化层2，H3PO4溶液腐蚀时的温度为170℃，时间为3分钟。
实施例三
第一步，在多晶硅5的局部表面进行光刻，光刻之后在多晶硅5的局部表面形成光刻胶6；
第二步，用等离子体反应刻蚀未被光刻胶6覆盖的多晶硅5，露出位于多晶硅5下面的顶层SiO2层4，所述等离子体的混合气体成分是压力为4.0毫托的He、流量为30sccm的HBr、30sccm的Cl；sccm指一个大气压下流过单位面积的气体体积毫升/平方厘米。
第三步，用浓度约为0.5％的HF溶液腐蚀掉顶层SiO2层4，露出位于顶层SiO2层4下面的中间SiN层3；
第四步，去除上述光刻胶6，去除方法是将整个硅片置于温度为120℃的浓硫酸+双氧水混合液中约20分钟，所述浓硫酸+双氧水混合液为98％的浓硫酸：双氧水的体积比为3.0:1；
第五步，用98％的H3PO4溶液腐蚀掉中间SiN层3，露出位于中间SiN层3下面的底部隧道氧化层2，H3PO4溶液腐蚀时的温度为160℃，时间为5分钟。
在很多存储器工艺中选择超薄的SONOS结构来降低擦写电压，提高存储单元耐久性。完全采用等离子体反应刻蚀来加工，工艺控制比较困难，且容易造成衬底硅的损伤。针对多晶硅5的厚度在200nm～350nm，顶层SiO2层4的厚度为中间SiN层3的厚度为
Figure C200710135518D00062
底部SiO2隧道氧化层2的厚度为
Figure C200710135518D00063
的SONOS结构刻蚀，如果完全采用等离子体反应刻蚀，其工艺过程如下所述：
(1)采用等离子体反应刻蚀工艺腐蚀掉厚度为200nm～350nm的多晶5，由于腐蚀选择比很高，这个过程基本不会不会腐蚀多晶硅下面的SiO2层4；
(2)采用等离子体反应刻蚀工艺腐蚀掉厚度为
Figure C200710135518D00064
的顶层SiO2层4，这个过程很难控制，因为SiO2层4很薄，且腐蚀过程对SiN层3腐蚀选择比较低，会对中间厚度为100
Figure C200710135518D0004100720QIETU
～200
Figure C200710135518D0004100720QIETU
的SiN层3产生腐蚀；
(3)采用等离子体反应刻蚀腐蚀掉厚度为
Figure C200710135518D00065
的SiN层，此过程腐蚀速率很快，且对SiO2层腐蚀选择比较低，工艺控制很困难。由于底部SiO2隧道氧化层2的厚度只有
Figure C200710135518D00066
很容易腐蚀掉底部SiO2层2直接腐蚀硅衬底，造成衬底损伤，影响器件性能。
本发明采用了等离子体反应刻蚀+湿法腐蚀的工艺取代了完全的等离子体反应刻蚀，减小了等离子体反应刻蚀对衬底硅的损伤。如针对多晶5厚度为150nm，顶部氧化层4厚度为
Figure C200710135518D00067
中间SiN层3厚度为
Figure C200710135518D00068
底部隧道氧化层2厚度为
Figure C200710135518D00069
的SONOS结构，采用完全等离子体反应刻蚀很容易腐蚀掉
Figure C200710135518D000610
的氧化层2，损伤衬底1；而采用本发明的办法，加入了湿法腐蚀工艺，基本不会对
Figure C200710135518D000611
的氧化层2产生影响，因而不会对衬底产生损伤。

Claims (2)

1、用于存储器单元的SONOS结构腐蚀工艺，包括依次叠加在衬底硅(1)上面的底部隧道氧化层(2)、中间SiN层(3)、顶层SiO2层(4)及多晶硅(5)，其特征是：
第一步，在多晶硅(5)的局部表面进行光刻，光刻之后在多晶硅(5)的局部表面形成光刻胶(6)；
第二步，用等离子体反应刻蚀未被光刻胶(6)覆盖的多晶硅(5)，露出位于多晶硅(5)下面的顶层SiO2层(4)，所述等离子体的混合气体成分是压力为3.8～4.2毫托的He、流量为25～35sccm的HBr、25～35sccm的Cl；
第三步，用浓度为0.5％的HF溶液腐蚀掉顶层SiO2层(4)，露出位于顶层SiO2层(4)下面的中间SiN层(3)；
第四步，去除上述光刻胶(6)，去除方法是将整个硅片置于温度为110～130℃的浓硫酸+双氧水混合液中10～30分钟，所述浓硫酸+双氧水混合液为98％的浓硫酸：双氧水的体积比为2.5～3.5:1；
第五步，用98％的H3PO4溶液腐蚀掉中间SiN层(3)，露出位于中间SiN层(3)下面的底部隧道氧化层(2)，H3PO4溶液腐蚀时的温度为150～170℃，时间为3～7分钟。
2、如权利要求1所述用于存储器单元的SONOS结构腐蚀工艺，其特征在于，多晶硅(5)的厚度在200nm～350nm，顶层SiO2层(4)的厚度为中间SiN层(3)的厚度为底部SiO2隧道氧化层(2)的厚度为
Figure C200710135518C0002110522QIETU
CNB2007101355186A 2007-11-16 2007-11-16 用于存储器单元的sonos结构腐蚀工艺 Active CN100499025C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101355186A CN100499025C (zh) 2007-11-16 2007-11-16 用于存储器单元的sonos结构腐蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101355186A CN100499025C (zh) 2007-11-16 2007-11-16 用于存储器单元的sonos结构腐蚀工艺

Publications (2)

Publication Number Publication Date
CN101179018A CN101179018A (zh) 2008-05-14
CN100499025C true CN100499025C (zh) 2009-06-10

Family

ID=39405205

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101355186A Active CN100499025C (zh) 2007-11-16 2007-11-16 用于存储器单元的sonos结构腐蚀工艺

Country Status (1)

Country Link
CN (1) CN100499025C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752207B (zh) * 2008-12-02 2011-11-09 中芯国际集成电路制造(上海)有限公司 消除干法刻蚀中溴化氢浓缩残留方法
CN102280376B (zh) * 2010-06-08 2013-01-02 中国科学院微电子研究所 一种用于cmos器件的双金属栅双高介质的集成方法
CN102569051A (zh) * 2011-09-08 2012-07-11 上海华力微电子有限公司 一种淀积sonos 存储器隧穿氧化层的方法
CN103117220B (zh) * 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 超级结牺牲氧化层的去除方法
CN102496566B (zh) * 2011-11-29 2014-08-06 无锡中微晶园电子有限公司 用于sonos存储芯片批产工艺中的存储管多晶刻蚀方法
JP6302708B2 (ja) * 2013-03-29 2018-03-28 芝浦メカトロニクス株式会社 ウェットエッチング装置
CN105826181B (zh) * 2015-01-07 2018-05-04 中芯国际集成电路制造(上海)有限公司 防止ono结构剥落缺陷的方法

Also Published As

Publication number Publication date
CN101179018A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
CN100499025C (zh) 用于存储器单元的sonos结构腐蚀工艺
CN104124273B (zh) 具有应变缓冲层的mos器件及其形成方法
CN106229288B (zh) 有源区制备方法
US8507386B2 (en) Lateral uniformity in silicon recess etch
US20110165749A1 (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
CN101024882B (zh) 硅表面清洁溶液以及用其制造半导体器件的方法
TWI258167B (en) Formation of a double gate structure
CN106206598A (zh) 分栅式闪存器件制造方法
CN114883185A (zh) 一种高电流密度的igbt芯片制作方法
CN103219290A (zh) 分栅式闪存及其形成方法
CN108054167B (zh) 嵌入式闪存的制作方法
CN101882579B (zh) Ono介电层切断方法
CN109585289B (zh) 半导体器件及其形成方法
CN101207026A (zh) 半导体器件的栅极形成方法
CN105140229A (zh) 一种闪存器件的制造方法
CN102386061B (zh) 半导体器件的形成方法
CN101567313A (zh) 栅极制造方法
CN108511448A (zh) 半导体结构的形成方法
CN103811403B (zh) 浅沟槽隔离结构的形成方法
CN103531454A (zh) 半导体器件制造方法
CN112563122A (zh) 半导体结构及其形成方法
CN104282572A (zh) Vdmos器件制造方法
US20070141769A1 (en) Method of manufacturing flash memory device
CN102496566B (zh) 用于sonos存储芯片批产工艺中的存储管多晶刻蚀方法
CN1197132C (zh) 在栅极蚀刻处理后用湿式化学方法去除氧氮化硅材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160603

Address after: 214028 room two, floor 203, block A, information industry science and technology zone, Wuxi New District, Jiangsu

Patentee after: Wuxi Zhongwei Microchips Co., Ltd.

Patentee after: WUXI ZHONGWEI MASK ELECTRONICS CO., LTD.

Address before: Room 203, block A, information industrial park, No. 21 Changjiang Road, Wuxi New District, Jiangsu, China

Patentee before: Wuxi Zhongwei Microchips Co., Ltd.