CN100495058C - 四次配置完成fpga互连资源的测试方法 - Google Patents

四次配置完成fpga互连资源的测试方法 Download PDF

Info

Publication number
CN100495058C
CN100495058C CNB2007100638898A CN200710063889A CN100495058C CN 100495058 C CN100495058 C CN 100495058C CN B2007100638898 A CNB2007100638898 A CN B2007100638898A CN 200710063889 A CN200710063889 A CN 200710063889A CN 100495058 C CN100495058 C CN 100495058C
Authority
CN
China
Prior art keywords
switch
test
testing
finished
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100638898A
Other languages
English (en)
Other versions
CN101038324A (zh
Inventor
文治平
周涛
杜忠
陈雷
李学武
张帆
刘增容
张彦龙
储鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing times people core technology Co., Ltd.
China Aerospace Modern Electronic Company 772nd Institute
Original Assignee
China Aerospace Modern Electronic Co 772nd Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aerospace Modern Electronic Co 772nd Institute, Mxtronics Corp filed Critical China Aerospace Modern Electronic Co 772nd Institute
Priority to CNB2007100638898A priority Critical patent/CN100495058C/zh
Publication of CN101038324A publication Critical patent/CN101038324A/zh
Application granted granted Critical
Publication of CN100495058C publication Critical patent/CN100495058C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种四次配置完成FPGA互连资源的测试方法，其特点在于：将开关矩阵按连接方向划分为水平、垂直、左斜和右斜四种，每次配置针对一个连接方向设计测试电路，将各个开关矩阵级连成蛇形测试通路，对每个通路同时施加走步-1测试向量。本发明有效地完成了FPGA互连资源的测试，测试覆盖率达到100%，且连接关系简单容易实现，测试配置次数少，大大降低了测试成本。

Description

四次配置完成FPGA互连资源的测试方法
技术领域
本发明涉及一种FPGA芯片的测试方法，特别是仅用四次配置就完成FPGA互连资源的测试方法。
背景技术
对FPGA进行测试的前提是对其进行配置，设计多种测试电路并经过多次配置-测试的过程才能实现有效测试FPGA。而配置一次FPGA的时间花费比施加一次测试向量要多得多，所以提高FPGA测试效率的关键是在保证测试覆盖率的前提下尽量减少配置次数。
在FPGA的实际应用中，故障发生于互连资源的概率远大于发生于其他逻辑功能的概率，因此研究互连资源的测试方法对提高FPGA的成品率有重要意义。国外已对FPGA互连资源的测试问题进行了研究，提出了六次配置完成互连资源测试的方法，并施加以计数序列为模式的测试向量。该方法测试配置次数较多，连接关系设计复杂，且计数序列的测试向量在实际测试过程中不能有效定位发生故障的位置。而国内在FPGA测试方向研究尚处于起步阶段，相关成果较少。
发明内容
本发明的技术解决问题是：在互连资源测试覆盖率达到100％的前提下，尽量减少测试配置次数，提供一种四次配置完成FPGA互连资源的测试方法，该方法通过用四种配置来从四个方向分别实现连线资源级连成蛇形网络，并施加走步-1测试向量，克服了以往方法的测试配置次数多，开关连接复杂，测试向量不能有效区分故障位置的缺点。
本发明的技术解决方案是：四次配置完成FPGA互连资源的测试方法，第一次配置包括下列步骤：
(1)将每个开关矩阵的水平方向开关选通。
(2)级连各个已选通开关，每个通路形成一个水平蛇形测试通道。
(3)对连接完成的蛇形网络施加走步-1测试向量。
所述步骤(1)中各开关矩阵所选通的开关是WE开关(12)。
所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有水平互连线段。
所述步骤(3)中走步-1向量同时施加到各个测试通道上。
第二次配置包括下列步骤：
(1)将每个开关矩阵的垂直方向开关选通。
(2)级连各个已选通开关，每个通路形成一个垂直蛇形测试通道。
(3)对连接完成的蛇形网络施加走步-1测试向量。
所述步骤(1)中各开关矩阵所选通的开关是SN开关(14)。
所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有垂直互连线段。
所述步骤(3)中走步-1向量同时施加到各个测试通道上
第三次配置包括下列步骤：
(1)将每个开关矩阵的左斜方向开关选通。
(2)级连各个已选通开关，每个通路形成一个左斜蛇形测试通道。
(3)对连接完成的蛇形网络施加走步-1测试向量。
所述步骤(1)中各开关矩阵所选通的开关是WS开关(11)和EN开关(15)。
所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有左斜互连线段。
所述步骤(3)中走步-1向量同时施加到各个测试通道上
第四次配置包括下列步骤：
(1)将每个开关矩阵的右斜方向开关选通。
(2)级连各个已选通开关，每个通路形成一个右斜蛇形测试通道。
(3)对连接完成的蛇形网络施加走步-1测试向量。
所述步骤(1)中各开关矩阵所选通的开关是ES开关(16)和WN开关(13)。
所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有右斜互连线段。
所述步骤(3)中走步-1向量同时施加到各个测试通道上
本发明与现有技术相比的有益效果是：
(1)本发明由于按水平、垂直、左斜、右斜四个方向实现级连蛇形测试网络，减少了FPGA测试配置次数，提高了测试效率。
(2)本发明由于对每个蛇形测试通道施加了走步-1测试向量，有效提高了测试分辨率。
(3)本发明由于按方向有规律的级联开关管，避免了测试重复、测试遗漏等问题，且简化了连接关系，使测试覆盖率达到100％。
附图说明
图1为FPGA的基本结构示意图；
图2为开关矩阵的基本结构示意图；
图3为本发明中的水平方向蛇形测试结构示意图；
图4为本发明中的垂直方向蛇形测试结构示意图；
图5为本发明中的左斜方向蛇形测试结构示意图；
图6为本发明中的右斜方向蛇形测试结构示意图；
图7为本发明中的走步-1测试向量示意图。
具体实施方式
FPGA基本结构如图1所示，其基本结构由可编程逻辑模块CLB1，可编程开关矩阵SM2和互连线段3组成。开关矩阵SM2和互连线段3环绕可编程逻辑，形成网状结构，实现了灵活的可编程性。
开关矩阵SM2的结构如图2所示，它分为West、South、East和North共4种类型的开关，通过将开关矩阵SM2的West-East方向开关即WE开关12、South-North方向开关即SN开关14、West-North方向开关即WN开关13、West-South方向开关即WS开关11、East-North方向开关即EN开关15和East-South方向开关即ES开关16按划分相同方向级连的方法，形成蛇形测试通道进行测试。本发明中所施加的测试向中为走步-1测试向量，其原理如图7所示，在所有k个测试通道中，每个向量同时只能有一个1，其他都为0，该向量1通过在k个测试通道中顺序“走步”移位来完成对所有通道的测试，故称为走步-1测试向量。
下面对本发明进一步详细说明。
本发明分4个步骤完成对FPGA互联资源的测试。
第一次配置包括以下步骤：
(1)将每个开关矩阵的水平方向开关管WE开关12选通。
(2)如图3所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个水平的蛇形测试通道。
(3)对连接完成的蛇形通道输入端in1和in2施加入如图7所示的走步-1测试向量，在输出端out1和out2观察测试结果。水平方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。
第二次配置包括以下步骤：
(1)将每个开关矩阵的垂直方向开关管SN开关14选通。
(2)如图4所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个垂直的蛇形测试通道。
(3)对连接完成的蛇形通道输入端in1和in2施加入图7所示的走步-1测试向量，在输出端out1和out2观察测试结果，垂直方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。
第三次配置包括以下步骤：
(1)将每个开关矩阵的左斜方向开关管WS开关11和EN开关15选通。
(2)如图5所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个左斜的蛇形测试通道。
(3)对连接完成的蛇形通道输入端in1和in2施加入图7所示的走步-1测试向量，在输出端out1和out2观察测试结果，左斜方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。
第四次配置包括以下步骤：
(1)将每个开关矩阵的右斜方向开关管ES开关16和WN开关13选通。
(2)如图6所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个右斜的蛇形测试通道。
(3)对连接完成的蛇形通道输入端in1和in2施加入图7所示的走步-1测试向量，在输出端out1和out2观察测试结果，右斜方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。

Claims (9)

1、四次配置完成FPGA互连资源的测试方法，其特征在于包括四次配置，其中第一次配置步骤如下：
步骤1，将每个开关矩阵的水平方向开关选通，即WE开关(12)；
步骤2，级连各个已选通开关，每个通路形成一个水平蛇形测试通道；
步骤3，对连接完成的蛇形网络施加测试向量；
第二次配置步骤如下：
步骤1，将每个开关矩阵的垂直方向开关选通，即SN开关(14)；
步骤2，级连各个已选通开关，每个通路形成一个垂直蛇形测试通道；
步骤3，对连接完成的蛇形网络施加测试向量；
第三次配置步骤如下：
步骤1，将每个开关矩阵的左斜方向开关选通，即WS开关(11)和EN开关(15)；
步骤2，级连各个已选通开关，每个通路形成一个左斜蛇形测试通道；
步骤3，对连接完成的蛇形网络施加测试向量；
第四次配置步骤如下：
步骤1，将每个开关矩阵的右斜方向开关选通，即ES开关(16)和WN开关(13)；
步骤2，级连各个已选通开关，每个通路形成一个右斜蛇形测试通道；
步骤3，对连接完成的蛇形网络施加测试向量。
2、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第一次配置步骤的步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有水平互连线段。
3、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第一次配置步骤的步骤(3)中测试向量是走步-1向量，且同时施加到各个测试通道上。
4、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第二次配置步骤的步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有垂直互连线段。
5、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第二次配置步骤的步骤(3)中测试向量是走步-1向量，且同时施加到各个测试通道上
6、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第三次配置步骤的步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有左斜互连线段。
7、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第三次配置步骤的步骤(3)中测试向量是走步-1向量，且同时施加到各个测试通道上。
8、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第四次配置步骤的步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有右斜互连线段。
9、根据权利要求1所述的四次配置完成FPGA互连资源的测试方法，其特征在于：所述第四次配置步骤的步骤(3)中测试向量是走步-1向量，且同时施加到各个测试通道上。
CNB2007100638898A 2007-02-14 2007-02-14 四次配置完成fpga互连资源的测试方法 Active CN100495058C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100638898A CN100495058C (zh) 2007-02-14 2007-02-14 四次配置完成fpga互连资源的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100638898A CN100495058C (zh) 2007-02-14 2007-02-14 四次配置完成fpga互连资源的测试方法

Publications (2)

Publication Number Publication Date
CN101038324A CN101038324A (zh) 2007-09-19
CN100495058C true CN100495058C (zh) 2009-06-03

Family

ID=38889357

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100638898A Active CN100495058C (zh) 2007-02-14 2007-02-14 四次配置完成fpga互连资源的测试方法

Country Status (1)

Country Link
CN (1) CN100495058C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102116841B (zh) * 2011-01-04 2014-09-03 复旦大学 基于模型量化的fpga互联结构评估方法
CN102809711B (zh) * 2011-12-01 2014-07-02 中国电子科技集团公司第五十八研究所 一种测试fpga单长线及连接开关的扩展布线方法
CN107064783B (zh) * 2016-12-08 2019-10-29 中国空间技术研究院 一种fpga芯片中查找表的检测电路及检测方法
CN106841894B (zh) * 2016-12-23 2020-02-11 深圳市国微电子有限公司 Fpga互连线测试方法及装置
CN107452426B (zh) * 2017-07-24 2020-04-07 中国空间技术研究院 一种fpga芯片中存储元件的检测电路及检测方法

Also Published As

Publication number Publication date
CN101038324A (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
CN100495058C (zh) 四次配置完成fpga互连资源的测试方法
CN101515020B (zh) 一种fpga逻辑资源的内建自测试方法
CN102944831B (zh) 自动化测试中扩展输入输出通道的方法
CN105067993B (zh) 一种用于片上系统soc芯片的可拆分测试方法
WO2022001064A1 (zh) 利用硅连接层形成片上网络的fpga装置
WO2013036544A1 (en) Optimization of multi-stage hierarchical networks for practical routing applications
CN105677525B (zh) 基于可重复配置单元的fpga局部互联资源自动化测试方法
CN104903736B (zh) 用于动态分配扫描测试资源的电路和方法
CN117517932B (zh) 一种芯粒间tsv测试电路及测试方法
US7477070B2 (en) Rapid interconnect and logic testing of FPGA device
JPS5927930B2 (ja) プロセス制御方法および制御装置
CN113449481A (zh) 嵌入式fpga ip核顶层电路图自动生成方法、装置及存储介质
Bilardi et al. An architecture for bitonic sorting with optimal VLSI performnance
Kent et al. Design of high-speed multiway merge sorting networks using fast single-stage N-sorters and N-filters
CN112684327A (zh) 扫描链及其设计方法和基于扫描链的串行扫描复位方法
Chen et al. COBRA: A 100-MOPS single-chip programmable and expandable FFT
CN110162494B (zh) 一种现场可编程逻辑门阵列芯片和数据交互方法
CN111722096B (zh) 一种具有内建测试电路的通用结构的硅连接层
CN111722097B (zh) 一种具有互连测试功能的多裸片fpga
CN101957430B (zh) 一种可降低噪声的边界扫描测试方法和装置
CN102253329B (zh) 一种fpga单长线斜向开关的测试方法
CN102521447A (zh) 基于二进制组合的毫米波场效应晶体管参数化建模方法
CN102445636B (zh) 一种fpga六长线及其斜向互连开关的测试方法
US7071732B1 (en) Scalable complex programmable logic device with segmented interconnect resources
CN102288870B (zh) 一种fpga单长线及其直连开关的测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: BEIJING TIMES MINXIN TECHNOLOGY CO., LTD.; APPLIC

Free format text: FORMER OWNER: BEIJING TIMES MINXIN TECHNOLOGY CO., LTD.

Effective date: 20081121

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081121

Address after: Beijing city Fengtai District Donggaodi four camp gate Road No. 2 post encoding: 100076

Applicant after: Beijing times people core technology Co., Ltd.

Co-applicant after: China Aerospace Modern Electronic Company 772nd Institute

Address before: Beijing city Fengtai District Donggaodi four camp gate Road No. 2 post encoding: 100076

Applicant before: BeiJing Times Minxin Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant