CN100485801C - 同步信号检测装置及检测方法、信息记录重放装置 - Google Patents

Abstract

一种能够正确检测同步信号的装置和方法，包括：生成同步检测窗的窗生成电路；生成再次同步窗的再次同步窗生成电路；以及同步检测电路，生成从再次同步窗中去除了再次同步窗屏蔽的时间区间的再次同步检测窗，并从输入位列进行同步信号的检测，并且在再次同步检测窗内进行同步信号的检测，当在同步检测窗内连续检测规定的次数而未检测到同步信号、而在再次同步检测窗内检测出同步信号时，更新再次同步窗的时间区间，当在再次同步窗内连续规定次数进行同步信号检测时，再次同步计数器输出再次同步确立信号，窗生成电路将同步检测窗的位置重置，并以预先确定的同步周期生成，再次同步窗生成电路重置再次同步窗。

Description

同步信号检测装置及检测方法、信息记录重放装置

技术领域

本发明涉及到一种同步检测电路，特别涉及到一种适用于光盘等信息记录/重放装置的适宜的同步信号检测装置和方法、以及信息重放装置和信息记录重放装置。

背景技术

在DVD(Digital Versatile Disk，数字万能光盘)等光盘中，当进行信息的记录时，根据用于读出数据的记录格式，将作为预先确定的特定位模式(ビツトパタ—ン)的同步信号(SYN)，以一定的周期，与数据同时写入到光盘中。图5中示意地表示DVD等光盘的扇区的格式的一例。在图5所示的例子中，每一行对172个字节附加10字节的内部奇偶校验码共有182字节，对12行的扇区附加一行外部奇偶校验码共13行，对每91个字节插入同步信号(图5所示的例子中为32信道位)。以8/16调制并记录数据，成为1456信道位，因此在图5中，1个同步帧由32+1456＝1488信道位(Cb)构成。以下对光盘的重放系统中的同步检测的概要进行说明。并且对同步信号检测电路适当参照了例如下述专利文献1的记载。

图6表示一般的光盘的重放系统的结构(下述专利文献1)。如图6所示，记录到光盘120中的信息被光拾波器121读取，并被输入到RF放大器122，从RF放大器122输出的信号(RF信号)通过滤波器123被波形均衡。并且，将波形均衡了的信号输入到数据二值化电路124中使之二值化。将二值化了的信号输入到PLL(Phase LockedLoop，锁相环)电路125，生成和信道位同步的信道时钟。来自PLL电路125的串行数据和信道时钟被输入到同步信号检测电路126中进行同步检测，并通过解调电路127被解调。

同步信号检测电路126，是可以检测出记录信号中包含的同步信号、并将记录的数据信号以正确的格式重放的电路，通过对从光盘120读出的信道位列进行其是否与同步信号一致的模式匹配来进行同步检测。

在图6所示的重放系统中，开始读出时，到同步信号检测电路126可以检测出最初的同步信号为止，依次对信道位列进行模式匹配。同步信号检测电路126一旦检测到同步信号之后，为了抑制由读出时的信道位错误引起的同步信号的误检测的发生概率，在输入的信道位列中，根据记录格式，只在推测的下一个同步信号的检测的位置附近，进行和同步信号的模式匹配。

但是，在读出的信道位列的数据部分中，由于噪声等，有时存在和同步信号相同的位模式的情况，因此在同步信号检测电路126中，为了避免将这种近似模式作为同步模式误测出来，只在包括同步模式出现的时序的前后一定时间的期间内进行同步检测。进行同步信号的对照(匹配)的期间称为“窗(ウインドウ)”。

众所周知，在同步信号检测电路126中，作为同步信号的检测错误，包括如下假定情况：

·光盘上的擦伤引起的突发错误；

·光盘照射面上存在的随机缺陷引起的随机错误；

·外部干扰等引起同步周期紊乱从而无法检测同步信号。

并且，当暂时无法检测同步信号时通常使用如下方法：以最后发现的同步信号为基准，以一定的周期制作调整了大小的窗。

并且，作为可以对突发错误、随机错误进行同步信号再次检测的结构，例如在下述专利文献1中公开了如图7所示结构的同步信号检测装置。参照图7，该现有的同步信号检测装置，通过解码器106将从前方保护计数器105输出的计数值解码，并将解码值提供到窗信号生成电路107，在窗信号生成电路107中，将来自时序发生器108的脉冲S106根据解码值进行扩展。根据这样的结构，例如在由于擦伤等存在突发错误而无法检测同步模式时，使窗脉冲宽度变化。并且在由于随机错误而无法进行同步检测时，进行使窗脉冲宽度不发生变化的控制。此外，在下述专利文献1中，图7中解码器106之外的结构被作为专利文献1的发明的现有技术处理，为了便于理解同步检测电路的操作原理，在下面进行简要说明。

在图7中，窗控制电路101由AND(与)电路构成，对串行数据(读出的记录信号)在同步检测电路102中的通过进行控制。在同步检测电路102中检测出同步信号(同步模式)时，生成同步模式检测脉冲S101，帧计数器103对由光盘重放的信道时钟进行计数，在由前一个同步检测位置推导的下一个同步检测的推测位置，产生同步模式预测脉冲S102。并且，帧计数器103，由同步模式检测脉冲S101和同步模式预测脉冲S102的逻辑和(OR(或)电路112的输出)被重置。帧时钟生成电路109，利用同步模式检测脉冲S101、同步模式预测脉冲S102生成帧时钟。

后方保护计数器104，在同步模式检测脉冲S101和同步模式预测脉冲S102同时被输出时，进行加计数动作，当计数到后方保护设定的次数时，输出表示同步确立的信号S103(溢出)。

前方保护计数器105将后方保护计数器104的输出信号S103作为使能信号EN接收，接收以同步模式检测脉冲S101和同步模式预测脉冲S102为输入的EXOR(异或)电路111的输出并进行加计数，在同步确立的状态下，当加计数到前方保护设定次数时，认定同步偏差，输出信号S104，重置后方保护计数器104。此外，前方保护计数器105通过同步模式检测脉冲S101被重置。OR电路113，输入来自前方保护计数器105的表示同步偏差的脉冲信号S104、和来自窗信号生成电路107的窗脉冲S107，并将二个输入的逻辑和输出到窗控制电路101。

当前方保护设定次数为“4”的情况下，前方保护计数器105的输出为“0”时，解码值为“0”；当前方保护计数器105的输出分别为“1”、“2”、“3”时，解码值为±α、±2α、±3α。其中α是将窗脉冲的宽度扩展到前沿、后沿的最小单位的值。

并且，为了处理外部干扰等引起的同步周期紊乱，而使窗(检测窗)双重化的结构也是公知的(例如参照下述专利文献2)。在下述专利文献2中，具有第一、第二检测窗制作电路，使用第一检测窗、第二检测窗，并利用一致脉冲(通过对输入信号和基准同步模式进行比较的模式比较电路进行一致检测时输出的脉冲)，在一致脉冲的周期变动时，交互地对应于一致脉冲的同步周期来制作检测窗。在这种现有的结构中，第一、二检测窗制作电路，在一般操作中，在同步周期的前后设定±N时钟程度的检测窗宽度，当输入了外部干扰信号等时，从±N时钟程度扩展到±M时钟程度(M>N)。

专利文献1：特开2000—3550号公报(第3页、第5页、图1、图6)

专利文献2：特开平10—199162号公报(第3—4页、图1)

发明内容

以下根据本发明人进行的解析、研究的结果，对本发明要解决的课题进行详细说明。

在可写入的光盘(也包括追记型光盘)中，在接着已存的数据(已记录数据)进行记录时，在新记录的开头的同步信号之后，和同步周期对应的位置依次记录的同步信号的周期，和存在于已经记录的区域内的同步信号具有相同的周期，但有时也不以存在于已经记录的区域内的同步信号为基准。

另一方面，在可写入的光盘中，接着已存的数据进行记录(例如追记等)时，即使在进行新的记录的区域内，为了保持同步信号之间的间隔，也需要以存在于已经记录的区域内的同步信号为基准进行记录，以使其为相同的相位、相同的周期。但是即使存在于已经记录的区域内的同步信号的周期和重新记录的区域的同步信号的周期相同，有时从重新记录的开头的同步信号的位置开始相位偏差。称之为“记录偏差”。

发生上述记录偏差的原因在于：

·从错误的位置开始记录

·开始记录的位置虽然正确，但是以前写入的数据被记录在错误的位置上等。

无论是上述哪一种原因，当记录偏差较大时，会成为暂时无法检测同步信号、引起突发错误的原因。并且，当发生记录偏差时，同步信号的位置有时从窗大幅偏离。

因此，在现有的以最后发现的同步信号为基准、根据光盘的格式以一定的周期制作窗并尝试进行同步信号的检测的方法中，根据本发明人的研究结果，很明显具有以下问题。

(A)在同步信号的位置从窗大幅偏离的情况下，当尝试通过窗的扩大来进行同步信号的检测时，如果同步信号的位置从窗的位置偏离，只扩大对应的窗的宽度(进行模式匹配的时间宽度)，其结果是同步信号的误测概率增高。此外在上述专利文献2中，当同步信号的位置从窗超过了规定范围时，使用基准同步模式进行同步信号的插补，但完全没有和记录偏差对应的同步信号的生成方法相关的记载。

(B)并且，和开始读出光盘时一样，通过对输入信道位列(来自图6的PLL电路的串行数据)依次进行模式匹配尝试同步检测时，无法和由于突发错误等而暂时无法检测同步信号的情况进行区分。需要通过在一定的期间内以最后检测到的同步信号为基准制作窗，来尝试同步检测。因此，到检测出由于记录偏差而偏离的同步信号为止，需要花费时间。

因此，本发明是基于上述解析、研究结果而全部独创的发明，其主要目的在于提供一种即使在由于记录偏差等造成同步信号的位置大幅偏离的情况下，也可以抑制同步信号的误测概率的增大、并正确检测出同步信号的装置和方法。

并且，本发明的目的还在于提供一种可以切实地检测出由于记录偏差等引起偏离的同步信号，并且缩短检测所需时间的装置和方法。

本申请所公开的发明为了实现上述目的，具有以下结构。

本发明的一个方面(侧面)的同步信号检测装置，具有同步检测电路，在第一窗内，从输入位列进行同步信号的检测，并且在和上述第一窗不同的第二窗内，从上述输入位列进行上述同步信号的检测，还具有控制电路，在上述第二窗被设定为去除上述第一窗的时间范围内的规定的时间区间的状态下，在上述同步检测电路中，在上述第一窗内未检测到上述同步信号、在上述第二窗内按照预先确定的同步周期以预先确定的规定次数连续检测到上述同步信号时，作为确立了再次同步，控制以上述第二窗内的同步检测位置为基准，按照上述同步周期周期性地生成上述第一窗。

在本发明的同步信号检测装置中，其构成还可以是：上述控制电路，将上述第二窗的时间区间初始设定为去除了上述第一窗及其附近的时间区间。

在本发明的同步信号检测装置中，其构成还可以是：上述控制电路，当在上述第一窗内未检测到上述同步信号、而在上述第二窗内检测到上述同步信号时，以在上述第二窗内的同步信号检测位置为基准，在下一个同步检测推测位置输出设定为规定时间宽度的上述第二窗。

在本发明涉及的同步信号检测装置中，其构成还可以是：上述控制电路，在上述再次同步确立时，将上述第二窗的时间区间再次设定为去除了上述第一窗及其附近的时间区间。

在本发明涉及的同步信号检测装置中，其构成还可以是：上述控制电路具有：进行以下控制的电路，当在上述第一窗内未检测到上述同步信号时，将上述第一窗的时间区间扩大预先确定的规定宽度，并在下一个同步检测推测位置输出扩大了宽度的上述第一窗；以及在上述第一窗内，按照同步周期连续进行预先确定的规定次数的检测而未检测到上述同步信号时，输出同步确立解除信号。

并且，本发明的其他方面(侧面)的方法具有以下步骤：

(A)在窗内从输入位列中检测同步信号时，生成规定检测同步信号的时间区间的第一、第二窗，此时，将上述第二窗设定为去除了上述第一窗的时间范围的规定的时间区间；以及

(B)当在上述第一窗内未检测出同步信号，且在上述第二窗内按照预先确定的同步周期以预先确定的次数连续检测到同步信号时，以上述第二窗内的同步检测位置为基准，按照上述同步周期生成上述第一窗。

根据本发明，将同步信号检测电路的模式检测区域双重化，抑制同步信号的误测，并提高同步信号检测可能性，缩短同步信号再次检测所需的时间。

附图说明

图1是表示本发明的一个实施例的构成的图。

图2是表示本发明的一个实施例的同步检测电路的构成的图。

图3是用于说明本发明的操作和同步检测窗及再次同步检测窗之间的关系的示意图。

图4是用于说明本发明的一个实施例的操作的时序图。

图5是表示DVD的物理扇区的构成的图。

图6是表示光盘重放系统的构成的图。

图7是表示窗宽度可变型的现有的同步信号检测装置的图。

具体实施方式

对上述本发明进行进一步详细的说明，并参照附图对实施方式进行说明。用于实施本发明的最佳的一个实施方式的同步信号检测装置，对于例如发生记录偏差的光盘的数据读出中的现有的电路构成的问题点，通过窗的双重化来解决。在本发明的一个实施方式中，除了生成同步检测用的窗的电路(图1中的11)外，还具有生成再次同步窗的电路(图1中的14)，通过再次同步窗检测由于记录偏差等而从同步检测窗大幅偏离的同步信号。

具体而言，本发明的一个实施方式的同步信号检测装置具有：窗生成电路(图1的11)，生成规定用于同步检测的第一时间区间的同步检测窗信号(图1的S7)以及、与上述同步检测窗相同或者包含上述同步检测窗的时间区间的再次同步窗屏蔽(マスク)信号(图1的S8)；再次同步窗生成电路(图1的14)，生成规定用于同步检测的第二时间区间的再次同步窗信号(图1的S11)；生成再次同步检测窗信号(图2的S13)的电路，上述再次同步检测窗信号由从再次同步窗信号(图1的S11)的时间区间中去除再次同步窗屏蔽信号(图1的S8)的时间区间构成；以及再次同步计数器(图1的15)，通过再次同步检测窗信号(图2的S13)，从同步检测电路(图1的10)对同步检测进行计数，同步检测电路，在由同步检测窗信号(S7)所规定的时间区间内，从输入位列(信道位列)检测同步信号，并且在由再次同步检测窗信号(图2的S13)所规定的时间区间内也从输入位列检测同步信号。此外，在本申请的说明书中，同步检测窗信号、再次同步窗屏蔽信号、再次同步窗信号、再次同步检测窗信号分别称为同步检测窗、再次同步窗屏蔽、再次同步窗、再次同步检测窗(省略末尾的信号)。并且，例如将在同步检测窗信号规定的时间区间内进行同步信号检测，记载为在同步检测窗内进行同步信号的检测。

在同步检测电路(图1的10)中，当在同步检测窗(图1的S7)内连续进行规定次数的检测也未检测到同步信号、而在再次同步检测窗(图2的S13)内检测到同步信号时，通过再次同步计数器(图1的15)，对于从同步检测电路(图1的10)输出的同步检测信号(图1的S5)计数到规定次数时，输出再次同步确立信号(图1的S12)，窗生成电路(图1的11)，接收该信号，并以再次同步检测窗(图2的S13)的同步检测位置为基准，以预定的同步周期生成同步检测窗(图1的S7)，输入了再次同步确立信号(S12)的再次同步窗生成电路(14)，将再次同步窗(S11)重置为例如高电平固定。

此外在本发明的实施方式中，由于记录偏差而从同步检测窗大幅偏离的同步信号，通过再次同步窗进行同步检测，除了由记录偏差引起的同步检测错误以外，在发生因光盘上的擦伤引起的突发错误、因随机缺陷引起的随机错误、外部干扰引起的同步周期紊乱等情况下，和图7所示的构成一样，通过阶段性地扩大同步检测窗来进行同步信号的检测。

在本发明的实施方式中，制作包括同步检测窗的扩大部分在内的再次同步窗屏蔽的宽度wm，将从制作的再次同步窗的时间区间中去除了再次同步窗屏蔽的宽度wm的时间区间的时间区间，作为再次同步检测窗。再次同步窗的时间区间，例如是从相当于和一个同步周期对应的一个同步帧区间的长度中，减去同步检测窗及其扩大部分(±α·Pf，其中Pf是前方保护设定次数)后的范围的规定的区间。再次同步窗屏蔽(图1的S8)的宽度wm如公式(1)所示：

ws≤wm≤ws+α·Pf   …(1)

其中，ws是无法检测到同步信号时的同步检测窗的宽度，α是同步检测窗的单位扩大宽度，Pf是前方保护计数器的同步解除信号的生成中所使用的设定值。

图3是通过同步检测窗和再次同步检测窗的双重化窗对本发明的实施方式的操作原理进行说明的示意图。如图3(C)所示，再次同步窗屏蔽的宽度wm被设定为同步检测窗的设定值ws±αPf的范围(并且在图3(C)中Pf＝1)。并且，再次同步时的同步检测用的再次同步检测窗(图2的S13)，是去除再次同步窗屏蔽的宽度wm的时间范围，覆盖去除同步检测窗附近的区间。并且，当然也可以将再次同步窗屏蔽的宽度wm设定为超过了同步检测窗的设定最大宽度些许的值。

图3是示意地说明本发明的一个实施方式中的同步信号检测顺序的一个示例的图，横轴表示时间。参照图3，对本发明的一个实施方式下的同步信号的检测操作进行说明。

在图3(A)中，时刻T1(时间轴上也称作“位置T1”)的同步信号是在同步检测窗(图1的S7)内检测出、并确立了同步的信号。此时在再次同步检测窗中，检测不到同步信号。并且在图3中，将同步信号出现的时刻以时间轴上的点来表示，但实际上具有32信道位长度的时间长度。

在图3(B)中，由于记录偏差等，同步信号位于从同步检测窗大幅偏离的位置T2，在同步检测窗内检测不到同步信号。

在图3(C)中，对应于前方保护设定次数，将同步检测窗ws的脉冲宽度前后扩展±α·Pf并尝试同步检测。此时，在被扩大的同步检测窗中无法检测到同步。由于连续进行前方保护设定次数Pf次也无法检测到同步，因此同步偏离(同步确立解除状态)。但是此时，位置T2的同步信号在再次同步检测窗(图2的S13)内被检测出来。

在本实施方式中，在再次同步检测窗(图2的S13)内检测到同步信号时，如图3(D)所示，减小再次同步检测窗的宽度，在宽度被减小的再次同步检测窗内根据同步周期连续进行预先确定的规定次数的同步检测时，判断为再次同步确立。这样，在本实施方式中，在不在同步检测窗内进行同步检测的状态下，进行在再次同步检测窗内的同步检测时，通过减小再次同步检测窗的宽度，可以减少同步信号误测的可能性。

并且在本实施方式中，当确立了再次同步时，如图3(E)所示，以确立了再次同步的同步检测位置T2为基准，根据同步周期生成同步检测窗(宽度例如为当初的宽度ws)。并且，为了覆盖不包括同步检测窗ws及其附近的区域，重新生成再次同步检测窗。以下参照具体实施例对本发明进行详细说明。

(实施例)

图1是表示本发明的一个实施例中的电路结构的图。参照图1，本发明的一个实施例的同步信号检测装置具有：同步检测电路10、窗生成电路11、前方保护计数器12、后方保护计数器13、再次同步窗生成电路14、和再次同步计数器15。

同步检测电路10输入从未图示的PLL电路(参照图6的125)输出的信道位列(串行数据)S1、信道时钟S2、从窗生成电路11输出的同步检测窗S7、再次同步窗屏蔽S8、从再次同步窗生成电路14输出的再次同步窗S11。同步检测电路10输出第一同步检测信号S3、第一同步检测失败信号S4、第二同步检测信号S5、第二同步检测失败信号S6。

窗生成电路11，输入第一同步检测信号S3、第一同步检测失败信号S4、信道时钟S2、同步确立信号S10、再次同步确立信号S12，输出具有规定同步检测期间的脉冲宽度的同步检测窗S7、再次同步窗屏蔽S8。窗生成电路11例如具有定时计数器(未图示)，定时计数器以第一同步检测信号S3为触发对信道时钟S2进行计数。进一步，具有：当由定时计数器计数了相当于一个同步周期时，生成同步检测窗S7(脉冲宽度被设定为可变)的电路(未图示)，以及生成满足上述公式(1)的关系的再次同步窗屏蔽S8的电路(未图示)。

前方保护计数器12，将第一同步检测信号S3、第一同步检测失败信号S4、同步确立信号S10作为重置信号输入，输出同步确立解除信号S9。前方保护计数器12输入第一同步检测失败信号S4(单触发脉冲)并进行加计数，当第一同步检测失败信号S4只被连续输入前方保护设定次数时，将溢出信号作为同步确立解除信号S9输出。当第一同步检测信号S3为激活状态时，重置计数值。

后方保护计数器13，输入第一同步检测信号S3、第一同步检测失败信号S4、同步确立解除信号S9，输出同步确立信号S10。后方保护计数器13，输入第一同步检测信号S3(单触发脉冲)并进行加计数，当第一同步检测信号S3只是被连续输入后方保护设定次数时，将溢出信号作为同步确立信号S10输出。第一同步检测失败信号S4为激活状态时，重置计数值。并且，通过从前方保护计数器12输出的同步确立解除信号S9重置。

再次同步窗生成电路14，输入第二同步检测信号S5、第二同步检测失败信号S6、第一同步检测信号S3、同步确立信号S10、信道时钟S2、和从再次同步计数器15输出的再次同步确立信号S12，输出再次同步窗S11。再次同步窗生成电路14具有如下电路(未图示)：被重置时，使再次同步窗S11为激活状态(例如高电平固定)输出，接收第二同步检测信号S5(单触发脉冲)，暂时使再次同步窗S11处于非激活状态(例如低电平)，在下一个同步检测推测位置生成设定为规定宽度的再次同步窗S11的脉冲宽度(时间区间)。

再次同步窗生成电路14，接收来自再次同步计数器15的再次同步确立信号S12并被重置，并且在接收到来自后方保护计数器13的同步确立信号S10时也被重置。

再次同步计数器15，输入第二同步检测信号S5、第二同步检测失败信号S6、第一同步检测信号S3、同步确立信号S10，输出再次同步确立信号S12。再次同步计数器15，对第二同步检测信号S5(单触发脉冲)进行计数，当第二同步检测信号S5只是被连续输入规定次数时，使溢出信号为激活状态(例如高电平)，作为再次同步确立信号S12输出，并且将计数值清零。这样一来，溢出信号也被重置，再次同步确立信号S12作为单触发脉冲被输出。再次同步计数器15通过第二同步检测失败信号S6被重置。并且，再次同步计数器15，在第一同步检测信号S3被输出时，重置计数值，并且在接收到来自后方保护计数器13的同步确立信号S10时也被重置。

图2是表示图1的同步检测电路10的构成的图。第一窗控制电路(AND电路)18，输入从PLL电路(图6的125)输出的信道位列(串行数据)S1，在同步检测窗S7的高电平期间内，将信道位列提供给第一模式比较电路20。在第一模式比较电路20中，当信道位列和来自同步模式保持电路22的同步模式(32信道位)之间的模式匹配一致时，作为第一同步检测信号S3输出单触发脉冲，当不一致时，作为第一同步检测失败信号S4输出单触发脉冲。

同步检测电路10具有：反相器16，输入再次同步窗屏蔽S8，输出其反相信号；以及AND电路17，输入反相器16的输出信号和来自再次同步窗生成电路14的再次同步窗S11，并将逻辑积作为再次同步检测窗S13输出。第二窗控制电路(AND电路)19，输入从PLL电路(图6的125)输出的信道位列(串行数据)S1，在从AND电路17输出的再次同步检测窗信号S13的高电平期间内，将信道位列提供给第二模式比较电路21。在第二模式比较电路21中，当信道位列和来自同步模式保持电路22的同步模式(32信道位)之间的模式匹配一致时，作为第二同步检测信号S5输出单触发脉冲，当不一致时，作为第二同步检测失败信号S6输出单触发脉冲。此外，同步模式保持电路22，将同步模式(SYN)进行内部存储保持，并将同步模式提供给第一、第二模式比较电路20、21。

以下参照图1及图2对本实施例的操作的概要进行说明。

在本实施例中，开始从光盘读出数据时，窗生成电路11将同步检测窗S7扩大到读出的信道位列全体。即，在开始数据读出时，窗生成电路11，经过一个或者多个同步帧期间，将同步检测窗S7设为例如高电平固定。并且尝试由同步检测电路10进行的作为同步周期的基准的同步信号的检测，当检测到同步信号时，进行后述后方保护操作。同步检测电路10，在同步检测窗S7内检测到同步信号时，输出第一同步检测信号S3(单触发脉冲)，在同步检测窗S7内无法检测到同步信号时，输出第一同步检测失败信号S4(单触发脉冲)。

窗生成电路11，在同步检测窗S7内检测到同步信号并输入第一同步检测信号S3的单触发脉冲时，根据该脉冲设置作为同步周期基准的时序，在每个同步周期(相当于一个同步帧的期间)内制作同步检测窗S7并将其提供给同步检测电路10，在同步检测电路10中，在同步检测窗S7内尝试进行下一个周期的同步信号的检测。

并且，从同步检测电路10输出第一同步检测失败信号S4(单触发脉冲)时，窗生成电路11，将同步检测窗S7的脉冲宽度扩大±α，并再次在和下一个同步周期对应的时序(同步检测推测位置)，将同步检测窗S7输出到同步检测电路10，尝试进行同步信号的检测。

另一方面，接收来自同步检测电路10的第一同步检测信号S3的单触发脉冲并进行同步检测时，窗生成电路11，根据第一同步检测信号S3，设定作为同步周期基准的时序，将同步检测窗S7的脉冲宽度设定为初始值ws，在和下一个同步周期对应的时序(同步检测推测位置)，输出同步检测窗S7。

后方保护计数器13，在从同步检测电路10输入第一同步检测信号S3(单触发脉冲)时进行计数，在同步检测窗S7内，连续检测同步信号，当后方保护计数器13的计数值达到规定的后方保护次数时，激活溢出信号，将激活状态(高电平)的溢出信号作为同步确立信号S10输出。此外，后方保护计数器13，在从同步检测电路10输出第一同步检测失败信号S4(单触发脉冲)时，将计数值清零。

窗生成电路11，输入来自后方保护计数器13的同步确立信号S10，当同步确立信号S10被激活、同步被确立时，按照每个同步周期(同步帧)生成同步检测窗S7。即，窗生成电路11，在同步确立状态下，由同步检测电路10在同步检测窗S7内检测到同步信号时，按照输入的第一同步检测信号S3(单触发脉冲)，设置作为同步周期的基准的时序，以检测出同步信号的位置为基准，根据同步周期(同步帧)生成并输出脉冲宽度ws的同步检测窗S7。以此进行同步确立时的控制。

以下从本实施例中的同步确立状态对再次同步操作进行说明。

在同步确立状态下，在无法进行同步检测窗S7内的检测而由同步检测电路10输出第一同步检测失败信号S4时，进入到前方保护操作。即，前方保护计数器12，在每次从同步检测电路10输入第一同步检测失败信号S4(单触发脉冲)时，对计数值进行计数。并且此时，从同步检测电路10输出第一同步检测失败信号S4时，窗生成电路11阶段性地扩大周期性地制作的同步检测窗S7的宽度(±α、±2α、...)，尝试进行在下一个同步检测推测位置的同步检测。即，在同步检测窗S7的宽度ws内无法进行同步检测时，窗生成电路11一次将同步检测窗S7的宽度扩大为ws±α。并且，在同步检测推测位置中，通过该宽度的同步检测窗S7无法进行同步检测时，窗生成电路11进行将同步检测窗S7的宽度进一步扩大为ws±2α的控制。

在同步检测窗S7的宽度被扩大的状态下，在同步检测电路10中进行同步检测时，窗生成电路11接收第一同步检测信号S3(单触发脉冲)，设置作为同步周期的基准的时序，再次按照各同步周期制作同步检测窗S7(宽度为ws)。

另一方面，在同步检测窗S7的宽度被扩大的状态下，无法在同步检测电路10进行同步检测，第一同步检测失败信号S4被连续输出，前方保护计数器12的计数值达到规定的前方保护设定次数时，从前方保护计数器12中输出激活状态的溢出信号。将该激活状态的溢出信号作为同步解除信号S9输入到后方保护计数器13。

输入了激活状态的同步解除信号S9的后方保护计数器13，将作为该输出信号的同步确立信号S10从激活状态(高电平)设置为非激活状态(低电平)，解除确立了的同步。

在本实施例中，在同步检测电路10中，如上所述，为了去除同步检测窗S7的时间宽度的附近，根据再次同步检测窗S13(参照图2)尝试进行同步检测，其中上述再次同步检测窗S13，通过从窗生成电路11输出的再次同步窗屏蔽信号S8，屏蔽了从再次同步生成电路14输出的再次同步窗S11。这种结构形成了本发明的特征之一，可以对远离同步检测窗的同步信号进行检测。

在本实施例中，该再次同步检测窗S13(参照图2)，在从再次同步窗S11减去再次同步窗屏蔽信号S8的脉冲宽度的时间期间内，处于激活状态。同步检测电路10，在再次同步检测窗S13(参照图2)内检测到同步信号时，输出第二同步检测信号S5(单触发脉冲)。同步检测电路10，在再次同步检测窗S13(参照图2)内无法检测到同步信号时，输出第二同步检测失败信号S6(单触发脉冲)。

再次同步窗生成电路14，对于再次同步窗S11，当从同步检测电路10输出第二同步检测信号S5后，重置再次同步窗S11的同步周期。即，再次同步窗生成电路14，在同步检测电路10中，在再次同步检测窗S13内进行同步检测，并输出第二同步检测信号S5(单触发脉冲)时(但条件是未输出第一同步检测信号S3(单触发脉冲))，根据第二同步检测信号S5的脉冲，将再次同步窗S11从高电平固定暂时重置为低电平，以同步检测位置为基准，按照各同步周期制作规定的脉冲宽度的再次同步窗S11，并提供给同步检测电路10。

在同步检测电路10中，尝试在再次同步检测窗S13内的同步检测，上述再次同步检测窗S13由再次同步窗S11和再次同步窗屏蔽S8的反相信号的逻辑积构成。此外，再次同步窗生成电路14，对于再次同步窗S11，当无法在同步检测电路10检测到同步时，将再次同步窗S11扩大到读出位列全体(使再次同步窗S11为高电平固定)，尝试作为再次同步窗S11的生成时序基准的第二同步检测信号S5的检测。

再次同步计数器15，在再次同步检测窗S13内进行同步检测时，对从同步检测电路10输出的第二同步检测信号S5(单触发脉冲)进行计数。并且，当第二同步检测信号S5(单触发脉冲)按照各个同步周期陆续输出，再次同步计数器15的计数值达到规定值时，判定再次同步已经被确立，输出再次同步确立信号S12，并将计数值清零。此外，再次同步计数器15，在从同步检测电路10输出第二同步检测失败信号S6(单触发脉冲)时，将再次同步计数器15的值清零。

当从再次同步计数器15输出再次同步确立信号S12(单触发脉冲)时，再次同步窗生成电路14，再次将再次同步窗S11扩大到读出位列全体。即，使再次同步窗S11为高电平固定。

并且，在从再次同步计数器15输入了再次同步确立信号S12的窗生成电路11中，重置同步检测窗S7的同步周期的基准时序，尝试在再次同步被确立的时序内的同步检测。即，窗生成电路11，在从再次同步计数器15输入再次同步确立信号S12时，以再次同步检测窗S13下的同步检测位置为基准，在下一个同步周期的位置上生成同步检测窗S7。并且，前方保护计数器12，在从再次同步计数器15输入再次同步确立信号S12(单触发脉冲)时，将计数值清零。

并且，作为图1的同步检测电路10的构成的一个例子，在图2中，以如下构成为例进行了说明，但本发明当然并不仅限于这种构成：分别和第一窗控制电路18及第二窗控制电路19对应具有第一模式比较电路20及第二模式比较电路21，从第一模式比较电路20输出第一同步检测信号S3和第一同步检测失败信号S4，从第二模式比较电路21输出第二同步检测信号S5和第二同步检测失败信号S6。例如，模式比较电路也可以只有一个。此时，在图2中，将第一窗控制电路18设置为如下的电路构成：当同步检测窗S7为非激活状态时使输出成为高阻抗状态(输出禁止状态)，当同步检测窗S7为激活状态时为输出使能状态，并使输入的信道位列S1通过；同样地，将第二窗控制电路19设置为如下的电路构成：当再次同步检测窗S13为非激活状态时使输出为高阻抗状态(输出禁止状态)，当再次同步检测窗S13为激活状态时为输出使能状态，并使信道位列通过；连接第一窗控制电路18和第二窗控制电路19的输出，并将其输入到一个模式比较电路中。这是因为同步检测窗S7和再次同步检测窗S13的激活状态的期间在时间上不重叠。并且，在一个模式比较电路的后级具有接收来自该一个模式比较电路的同步检测信号和同步检测失败信号的分配器，该分配器进行如下切换：与同步检测窗S7为激活状态的期间相对应，输出第一同步检测信号S3和第一同步检测失败信号S4，与同步检测窗S7为激活状态的期间相对应，输出第二同步检测信号S5和第二同步检测失败信号S6。

图4是表示在本实施例中为下述构成时的时序操作的一例的时序图：读出记录偏差的光盘时，当再次同步计数器15的计数值达到“3”时，输出再次同步确立信号S12。图4中表示了读出位列S1、再次同步确立信号S12、同步检测窗S7、再次同步检测窗S13、再次同步窗屏蔽S8、再次同步窗S11、第一同步检测信号S3、第一同步检测失败信号S4、第二同步检测信号S5的时序波形的一例。

在图4中，再次同步窗S11，起初超过同步帧(读出信道位列全体)，为高电平固定。在同步检测窗S7内检测到同步信号时，从同步检测电路10输出第一同步检测信号S3的单触发脉冲，在下一个同步周期的同步检测窗S7内检测到同步信号时，输出第一同步检测信号S3(单触发脉冲)。此时，由于在再次同步检测窗S13内未检测到同步信号，所以不输出第二同步检测信号S5。

当在追记不佳处等(参照图4的时刻ta下的读出位列S1)记录同步信号时，在再次同步检测窗S13内检测出同步信号，从同步检测电路10输出第二同步检测信号S5(单触发脉冲(1))。此时，不输出第一同步检测信号S3，而输出第一同步检测失败信号S4。并且，第一同步检测失败信号S4的单触发脉冲陆续被二次输出。

再次同步窗生成电路14，接收从同步检测电路10输出的第二同步检测信号S5(单触发脉冲(1))，重置再次同步窗S11的同步周期。即，再次同步窗生成电路14，将再次同步窗S11从高电平固定状态暂时设定为低电平(参照图4的时刻ta)，以再次同步检测窗S13内的同步检测位置为基准，根据同步周期输出规定脉冲宽度的再次同步窗S11(参照图4的时刻t2的再次同步窗S11的脉冲)。

由于在图4的时刻t2和t3之间的同步检测窗S7中未检测出同步信号，所以没有从同步检测电路10输出第一同步检测信号S3，而由于在由再次同步窗S11和再次同步窗屏蔽S8制作的再次同步检测窗S13内检测出同步模式，所以在图4的时刻t2下，输出第二同步检测信号S5(单触发脉冲(2))。并且，对应于图4的时刻t2和t3之间的同步检测窗S7的位置，输出第一同步检测失败信号S4(单触发脉冲(2))。

再次同步计数器15在图4的时刻ta、t2、t3下，对从同步检测电路10输出的第二同步检测信号S5(单触发脉冲)连续进行三次计数，在时刻t3下输出再次同步确立信号S12(单触发脉冲)。再次同步计数器15输出再次同步确立信号S12(单触发脉冲)后，自动将计数器清零。

接收到再次同步确立信号S12(单触发脉冲)后，再次同步窗生成电路14重置再次同步窗S11，使之为高电平固定。并且，接收再次同步确立信号S12(单触发脉冲)后，窗生成电路11根据再次同步确立信号S12(单触发脉冲)，以在再次同步检测窗S13中的同步检测位置为基准，按照同步周期单位，周期性地输出同步检测窗S7(宽度ws)。

这样一来，在时刻t4之后，依次从同步检测电路10中输出第一同步检测信号S3(单触发脉冲)，当通过后方保护计数器13进行了后方保护设定次数的计数时，输出同步确立信号S10。在时刻t4之后，再次同步检测窗S13的时间区间被设定为：从高电平固定的再次同步窗S11和再次同步窗屏蔽S8中，去除了同步检测窗S7及其附近时间的时间范围。

并且在本实施例中，在窗生成电路11中，当在同步检测窗S7内无法检测出同步信号时，以最后发现的同步信号的检测位置为基准，根据同步周期(同步帧)制作同步检测窗S7。例如，在图4中，在时刻t1之后生成的二个同步检测窗S7，(时刻t1和t2之间、时刻t2和t3之间生成的同步检测窗S7)以时刻t1(最后的同步检测位置)为基准根据同步周期被生成。

并且，在本实施例中，与参照图7说明的现有的同步信号检测装置一样，每当输出第一同步检测失败信号S4时，通过将同步检测窗S7的宽度扩大到最大±Pfα，可以进行因以下原因而无法检测到同步信号的情况下的同步检测：因光盘上的擦伤引起的突发错误、光源照射面上存在的随机缺陷引起的随机错误、以及外部干扰引起的同步周期紊乱等。

进一步，在本实施例中，通过设定再次同步窗，即使在同步信号从由于记录偏差而产生的窗大幅偏离时，也可以在抑制同步信号误测的同时进行同步信号的检测。

以上参照上述实施例对本发明进行了说明，但本发明并不仅限于上述实施例的构成，当然也包括在本发明范围内可以由本领域的技术人员获得的各种变形、修改。

Claims (14)

1.一种同步信号检测装置，其特征在于：

具有同步检测电路，在第一窗内，从输入位列进行同步信号的检测，并且在和上述第一窗不同的第二窗内，从上述输入位列进行上述同步信号的检测，

还具有控制电路，在上述第二窗被设定为去除上述第一窗的时间范围内的规定的时间区间的状态下，在上述同步检测电路中，在上述第一窗内未检测到上述同步信号、在上述第二窗内按照预先确定的同步周期以预先确定的规定次数连续检测到上述同步信号时，作为确立了再次同步，控制以上述第二窗内的同步检测位置为基准，按照上述同步周期周期性地生成上述第一窗。

2.根据权利要求1所述的同步信号检测装置，其特征在于，上述控制电路，将上述第二窗的时间区间初始设定为去除了上述第一窗及其附近的时间区间。

3.根据权利要求2所述的同步信号检测装置，其特征在于，上述控制电路，当在上述第一窗内未检测到上述同步信号、而在上述第二窗内检测到上述同步信号时，以在上述第二窗内的同步信号检测位置为基准，在下一个同步检测推测位置输出设定为规定时间宽度的上述第二窗。

4.根据权利要求3所述的同步信号检测装置，其特征在于，上述控制电路，在上述再次同步确立时，将上述第二窗的时间区间再次设定为去除了上述第一窗及其附近的时间区间。

5.根据权利要求1所述的同步信号检测装置，其特征在于，

上述控制电路具有：

进行以下控制的电路，当在上述第一窗内未检测到上述同步信号时，将上述第一窗的时间区间扩大预先确定的规定宽度，并在下一个同步检测推测位置输出扩大了宽度的上述第一窗；以及

在上述第一窗内，按照同步周期连续进行预先确定的规定次数的检测而未检测到上述同步信号时，输出同步确立解除信号。

6.一种同步信号检测装置，其特征在于，

具有：同步检测电路，在第一窗内，从输入位列进行同步信号的检测，并且在和上述第一窗不同的第二窗内，从上述输入位列进行上述同步信号的检测；

生成上述第一窗的电路；

生成第三窗的电路；

生成包括上述第一窗的规定的时间区间的窗屏蔽的电路；以及

生成上述第二窗的电路，该第二窗由从上述第三窗的时间区间中去除了上述窗屏蔽的时间区间构成，

其中，生成上述第三窗的电路被重置时，将上述第三窗设定为贯穿上述输入位列的全部区间，

还具有进行以下控制的电路，在上述同步检测电路中，当在上述第一窗内未检测到上述同步信号、而在上述第二窗内检测到上述同步信号时，将上述第二窗的时间区间设定为预先确定的时间宽度，以同步检测位置为基准，在同步检测推测位置生成上述第二窗，当在上述第二窗内连续进行了预先确定的规定次数的同步检测时，作为确立了再次同步，以上述第二窗内的上述同步检测位置为基准，按照上述同步周期生成上述第一窗。

7.根据权利要求6所述的同步信号检测装置，其特征在于，当上述再次同步被确立时，生成上述第三窗的电路被重置。

8.一种同步信号检测装置，其特征在于，

具有：窗生成电路，生成规定用于检测同步信号的第一时间区间的同步检测窗、以及和上述同步检测窗相同或者包含上述同步检测窗的时间区间的再次同步窗屏蔽；

再次同步窗生成电路，生成规定第二时间区间的再次同步窗；

生成再次同步检测窗的电路，该再次同步检测窗由从上述再次同步窗的时间区间中去除了上述再次同步窗屏蔽的时间区间构成；

同步检测电路，在上述同步检测窗内，从输入位列中进行同步信号的检测，并且在上述再次同步检测窗内，从上述输入位列中进行上述同步信号的检测；以及

再次同步计数器，对由上述同步检测电路进行的在上述再次同步检测窗内的同步检测进行计数，

在上述同步检测电路中，在上述同步检测窗内未检测到上述同步信号、而在上述再次同步检测窗内检测到上述同步信号，当上述再次同步计数器将上述再次同步检测窗内的同步检测连续计数预先确定的规定次数时，上述再次同步计数器输出再次同步确立信号，

接收到上述再次同步确立信号后，上述窗生成电路，以上述再次同步检测窗内的同步检测位置为基准，按照预先确定的同步周期生成上述同步检测窗，

输入了上述再次同步确立信号的上述再次同步窗生成电路，总是将上述再次同步窗设定为激活状态。

9.根据权利要求8所述的同步信号检测装置，其特征在于，上述窗生成电路，从在上述同步检测窗内检测到上述同步信号、同步被确立的状态开始，当在上述同步检测窗内未检测到上述同步信号时，阶段性地扩大上述同步检测窗的宽度。

10.根据权利要求8所述的同步信号检测装置，其特征在于，

进一步具有：

后方保护计数器，当对在上述同步检测电路中上述同步检测窗内的上述同步信号的检测连续计数了规定次数时，生成同步确立信号；和

前方保护计数器，在同步确立的状态下，当对在上述同步检测电路中上述同步检测窗内的同步失败连续计数了规定的次数时，输出同步解除信号。

11.根据权利要求10所述的同步信号检测装置，其特征在于，

上述后方保护计数器，接收来自上述前方保护计数器的上述同步解除信号、及上述同步检测电路中上述同步检测窗内的同步失败，被重置，

上述前方保护计数，接收上述同步检测电路中在上述同步检测窗内的上述同步信号的检测、以及来自上述再次同步计数器的上述再次同步确立信号，被重置。

12.一种信息重放装置，具有权利要求1所述的同步信号检测装置，作为根据从信息记录介质读出的位信号列检测同步信号的同步信号检测装置。

13.一种信息记录重放装置，具有权利要求1所述的同步信号检测装置，作为将信息写入到信息记录介质，根据从上述信息记录介质读出的位信号列检测同步信号的同步信号检测装置。

14.一种同步信号检测方法，其特征在于，具有以下步骤：

在窗内从输入位列中检测同步信号时，

生成规定检测同步信号的时间区间的第一、第二窗，此时，将上述第二窗设定为去除了上述第一窗的时间范围的规定的时间区间；以及

当在上述第一窗内未检测出同步信号，且在上述第二窗内按照预先确定的同步周期以预先确定的次数连续检测到同步信号时，以上述第二窗内的同步检测位置为基准，按照上述同步周期生成上述第一窗。

Images