CN100474090C

CN100474090C - 薄膜晶体管矩阵基板制造方法

Info

Publication number: CN100474090C
Application number: CNB2005100980246A
Authority: CN
Inventors: 李刘中
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-09-01
Filing date: 2005-09-01
Publication date: 2009-04-01
Anticipated expiration: 2025-09-01
Also published as: CN1731262A

Abstract

本发明公开了一种薄膜晶体管矩阵基板制造方法，利用第一道掩模工艺定义出栅极电极与信号电极，利用第二道掩模工艺在信道区域、栅极电极孔区域、信号电极孔区域及导线接垫区域定义出不同的光阻层厚度。利用第三道掩模工艺定义出源极、漏极、上层信号电极、像素电极、栅极电极接垫及信号电极接垫。

Description

薄膜晶体管矩阵基板制造方法

技术领域

本发明是有关于一种液晶显示面板的制造方法，且特别是有关于一种薄膜晶体管矩阵基板的制造方法。

背景技术

近年来光电相关技术不断地推陈出新，加上数字化时代的到来，进而推动了液晶显示器市场的蓬勃发展。液晶显示器具有高画质、体积小、重量轻、低驱动电压、与低功耗等优点，因此被广泛应用于个人数字助理(PDA)、移动电话、摄录放影机、笔记本电脑、桌上型显示器、车用显示器、及投影电视等消费性通讯或电子产品，并逐渐取代阴极射线管而成为显示器的主流。

液晶显示器(Liquid Crystal Display，LCD)是一种利用液晶特性来达到显示效果的显示装置，由于其较传统常用的阴极射线管显示器在尺寸与重量方面有更佳的弹性，因此，液晶显示器目前常被使用在各种的个人系统上，小从移动电话、个人数字助理及数字相机上的显示屏，大到电视机及广告看板，处处都可以见到液晶显示器的影子。

液晶显示器之所以能够较传统的阴极射线管显示器在尺寸及重量更有弹性，是因为液晶显示器的大部份组件都是平板状的，因此可视应用需求将这些组件切割成适中的尺寸，在重量上也较有着庞大立体外形的阴极射线管来得轻巧许多。

众所皆知掩模的价钱昂贵，掩模数越多即意味着所需支付的成本越高，另外，制造过程也会越长，所以减少掩模数，除了可降低成本之外，还可以加速产出速度，增加产品的竞争力。因此，本发明及针对已知的缺点，减少非晶硅液晶显示屏幕工艺所使用的掩模数，即降低制造的成本，而使产品更具有竞争力。

在一般薄膜晶体管矩阵基板的工艺中，若是晶体管组件采用逆交错型(Inverted Staggered)信道蚀刻保护(Back-Channel-Protected)方式，晶体管信道区域无蚀刻过程的破坏，使组件保有良好的特性，也因为采用逆交错信道蚀刻保护，在半体层成膜厚度也可降低，不但可减少光电流产生，也可降低成膜时等离子体的破坏，因此，逆交错型信道蚀刻保护晶体管矩阵基板，已被业界所广泛使用。

在一般薄膜晶体管矩阵基板的工艺中，特别是逆交错型信道蚀刻保护晶体管矩阵基板，现今已可将所使用的掩模数目缩减到五道或四道掩模工艺。以一般四道掩模为例，第1图示出了已知工艺中缩减使用掩模数目的关键步骤的剖面示意图。在玻璃基板100上具有栅极102，依序形成介电层104、半导体层106、欧姆接触层108、电极层110于玻璃基板100之上。在涂布光阻层(未示出于图上)后，再以半调式(half-tone)掩模来进行曝光以及进行后续的显影步骤而形成图案化光阻层112，图案化光阻层112在栅极102的上方欲形成源极/漏极及信道区的区域且成凹字型状，再利用不同的蚀刻方式形成晶体管。光阻层112在预定形成信道区的位置具有一较小的厚度h1，而光阻层112其它部分的厚度为h2。光阻层112的h1厚度在欲形成源极/漏极及信道区的区域具有两种不同的厚度，这是整个工艺的关键。因为在同一区域必须要有两种不同光阻高度，光阻角度(taper angle)和信道区上光阻厚度h1都会影响后续蚀刻的结果，所以两者的控制是非常的重要，但是在实际处理时非常不易控制。

因此，如何继续减少掩模使用的数目以及维持工艺的良率成为一个两难的问题。

发明内容

综上，本发明的目的在于提供一种薄膜晶体管矩阵基板的制造方法，适用于制造逆交错型信道蚀刻保护晶体管矩阵基板，仅需要三道掩模即可完成像素电极及驱动晶体管的工艺。

本发明的另一目的在于提供一种薄膜晶体管矩阵基板的制造方法，适用于制造逆交错型信道蚀刻保护晶体管矩阵基板，可以大幅降低制造的成本，使产品更具有竞争力。

本发明的又一目的在于提供一种薄膜晶体管矩阵基板的制造方法，适用于制造逆交错型信道蚀刻保护晶体管矩阵基板，定义出源/漏极区，以缩减使用掩模的数目。

本发明的再一目的在于提供一种薄膜晶体管矩阵基板的制造方法，适用于制造逆交错型信道蚀刻保护晶体管矩阵基板，可以运用半调式掩模以缩减所使用的掩模数，且避免已知光阻层厚度及角度上控制的困难。

根据本发明的上述目的，提出一种薄膜晶体管矩阵基板的制造方法，适用于制造逆交错型信道蚀刻保护晶体管矩阵基板，仅需要三道掩模工艺，即可完成像素电极及驱动晶体管的制造。三道掩模工艺分别包括：在第一道掩模工艺定义栅极与信号电极，接着，依序沉积介电层、半导体层及保护层；接着，第二道掩模工艺利用半调式掩模来进行，通过一半色调灰阶(HalftoneGray Level)曝光剂量分布对一光阻层进行曝光显影而分别在信道区域、栅极电极孔、信号电极孔区域及导线接垫区域定义出不同的光阻层厚度，其中，栅极电极孔、信号电极孔及导线(例如数据线)接垫区域为光阻全开区域，信道区域的光阻层厚度最厚，其余区域光阻厚度次之。在利用不同的蚀刻(干法蚀刻或湿法蚀刻工艺)完成信道区、接触孔及定义出形成像素电极的位置后，移除光阻层。其中，介电层和保护层的材料可以为氮化硅或氮氧化硅，半导体层的材料可以为多晶硅或非晶硅。介电层作为栅极介电层之用且由于位于栅电极上方高起，因此和位于其上的信道区及位于信道区上的保护层形成一信道区岛结构。

接着，再沉积一导体层于所有组件结构之上，利用非等向性蚀刻机台(RIE)进行一自动对准蚀刻工艺而将导体层留存于信道区岛结构的侧壁之上。导体层作为欧姆接触层之用。接着沉积透明导体层，并以第三道掩模工艺定义出源/漏极、透明导体信号电极、像素电极、栅极线接触垫及数据线接触垫。透明导体信号电极利用通孔(through hole)与第一道掩模工艺所定义的信号电极并联以降低阻值。

另外，亦可在透明导体层上再形成一层导体层，例如金属层。以第三道掩模工艺定义出源/漏极、信号电极、像素电极、栅极线接触垫及数据线接触垫时，仍采用一半调式掩模来进行，通过一半色调灰阶(Halftone Gray Level)曝光剂量分布对一光阻层进行曝光显影而分别在欲形成信号电极的区域、像素电极区域及其它区域分别形成不同高度的光阻层，其中在信号电极区域上方光阻层高度最大，在像素电极区域上方之光阻层高度次之，而在其它区域则无光阻层的存在。利用第一道蚀刻可移除未为光阻层所覆盖的导体层与透明导体层，接着移除像素电极区域上方的光阻层后以一蚀刻工艺移除露出来的导体层。由于信号电极区域上方光阻层高度最大，因此剩余的光阻层仍足以覆盖信号电极区域而使此区域的导体层留存。最后，移除所有光阻层而形成由导体层和透明导体层所组成的信号电极，进而降低信号电极的阻抗。

因此，运用本发明所公开的薄膜晶体管矩阵基板的制造方法具有下列优点：(1)可减少工艺的掩模数；(2)适用于制造逆交错型信道蚀刻保护晶体管矩阵基板，由于采用逆交错型信道蚀刻保护方式，组件信道区域无蚀刻过程的破坏，使组件保有良好的特性，也因为为逆交错型信道蚀刻保护，在半体层成膜厚度也可降低，不但可减少光电流产生，也可降低成膜时等离子体的破坏，提升器件特性；(3)可降低制造成本。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

第1图示出了已知工艺中缩减使用掩模数目的关键步骤的剖面示意图；

第2A图至第2F图示出了依照本发明一优选实施例的一种逆交错型信道蚀刻保护晶体管矩阵基板制造流程的剖面示意图；

第2G图至第2H图示出了第2E图的一变化实施方式的剖面示意图；

第2I图至第2J图示处了依照本发明另一优选实施例的一种逆交错型信道蚀刻保护晶体管矩阵基板制造流程的剖面示意图；

第3A图示出了第2F图及第2H图的俯视图；以及

第3B图示出了第2J图俯视图。

具体实施方式

请参照第2A图至第2F图，第2A图至第2F图示出了依照本发明一优选实施例的一种逆交错型信道蚀刻保护晶体管矩阵基板制造流程的剖面示意图。请参照第2A图，在透明基板200上，以一道掩模工艺定义一导体层而分别形成栅极电极202、储存电容下电极204、信号电极206以与栅极电极接垫208及信号电极接垫209。透明基板200可以为玻璃基板；导体层的材质可以为铝、钼、铜、其任意组合所形成的合金及氮化金属所构成的组。导体层可以为前述材质所形成的单层或多层结构。

请参见第2B图，在透明基板200及图案化导体层上方依序沉积栅极介电层210、半导体层212和保护层214，其中栅极介电层210和保护层214的材质可以为氮化硅、氮氧化硅或是氧化硅；半导体层212的材质可以为非晶硅或是多晶硅。另外，在保护层214上方还可形成以半调式掩模曝光显影的光阻层216。光阻层在栅极电极接垫208及信号电极接垫209的上方具有开口218而在栅极电极202的上方具有较厚的光阻结构220。

请接着参照第2C图，运用干法蚀刻或湿法蚀刻步骤完成信道区、栅极电极孔、信号电极孔及导线(例如为数据线，未于第2C图中示出)通孔及像素区(pixel area)的定义。整个蚀刻工艺可根据所需蚀刻材质的变化而改变蚀刻剂的组成，例如，在本实施例中可先以SF₆/O₂为蚀刻剂来移除第2B图中开口218所暴露出来的保护层214及半导体层212，而形成如第2C图所示的开口218a。开口218a即为后续形成栅极电极接垫208及信号电极接垫209通孔的位置。在此蚀刻步骤中，亦可以控制蚀刻条件，例如蚀刻至栅极电极接垫208及信号电极接垫209暴露出来为止。

请继续参见第2C图，可以O₂为蚀刻剂来移除第2B图中的光阻层216。由于栅极电极202的上方具有较厚的光阻结构220，因此，在其它区域的光阻均在此蚀刻步骤中被移除时，栅极电极202的上方仍会具有光阻结构220a覆盖在保护层214之上。接着，以光阻结构220a为罩幕，以SF₆/O₂和SF₆/Cl₂为蚀刻剂来移除第2C图中的保护层214、半导体层212及位于栅极电极接垫208及信号电极接垫209上方的栅极介电层210，最后移除光阻结构220a以形成如第2D图所示的结构。

如第2D图所示，在透明基板200上具有栅极介电层210a，栅极介电层210a在栅极电极接垫208及信号电极接垫209的上方具有开口218b，开口218b暴露出栅极电极接垫208及信号电极接垫209的上表面，开口218b为一通孔(此应可视为通孔的剖面图)。在栅极电极202上方的栅极介电层210a为共形结构(Conformal Structure)。信道区222及保护层214a位于栅极电极202的上方。高起的栅极介电层210a、位于其上的信道区222及位于信道区222上的保护层214a形成一信道区岛结构240。接着，形成共形的导体层223于透明基板200上方的结构之上。导体层223的材质可以为非晶硅、多晶硅、金属硅化物或是金属。

如第2E图所示，运用一非等向蚀刻工艺移除导体层223而在信道区岛结构240的侧壁上形成间隙壁224，间隙壁224作为后续形成于其上的源/漏极电极的欧姆接触层。最后，形成共形的透明导体层250于透明基板200上方的结构之上。透明导体层250的材料可以为铟锡氧化物、铟锌氧化物、铝锌氧化物、氧化铟或是氧化锡。形成一光阻层(未示出于图上)于透明导体层250，以一掩模工艺对第2E图之透明导体层250进行微影及蚀刻处理而形成如第2F图所示的结构。在本实施例中间隙壁224作为欧姆接触层之用，但是在其它实施例中，形成欧姆接触层的方法也可以通过对信道区的侧壁进行一等离子体掺杂工艺而实现。不论以何种方式来形成欧姆接触层，都无须使用一道掩模工艺。

请参见第2F图，在利用第三道掩模及微影蚀刻工艺来定义透明导体层250后，分别在间隙壁224上形成源/漏极电极230、232，另外，也定义出像素电极228及上层信号电极234。其中，像素电极228与储存电容下电极204重叠的部分可作为储存电容上电极而形成一储存电容；上层信号电极234透过在信号电极接垫209上的开口218b内形成的接触226而与信号电极接垫209电连接(未绘出)，透过这样的设计可降低信号电极上信号传输的阻抗。

另外，请参考第2G图，可在如第2E图所示的结构之上，再形成一层导体层260，导体层260的材质可以为铝、钼、铜、其任意组合所形成的合金及氮化金属所构成的组。并在导体层260之上，采用一半调式掩模来进行，通过一半色调灰阶(Halftone Gray Level)曝光剂量分布对一光阻层进行曝光显影而分别在信号电极206之上、欲形成源/漏极电极区域229之上、欲形成像素电极区域227之上、信号电极接垫209、栅极电极接垫208之上及其它区域分别形成不同高度的光阻层270，其中在信号电极206上方及源/漏极电极区域229上方光阻层270高度最大，在像素电极区域227上方及信号电极接垫209以与栅极电极接垫208上方的光阻层270高度次之，而在其它区域则无光阻层的存在。

利用第一道蚀刻可移除未为光阻层270所覆盖的导体层260与透明导体层250；接着移除像素电极区域227上方以及信号电极接垫209以与栅极电极接垫208上方的光阻层270后以一蚀刻工艺移除露出来的导体层260。由于信号电极206上方区域及源/漏极电极232上方光阻层270高度最大，因此剩余的光阻层270仍足以覆盖信号电极206上方区域及源/漏极电极232，而使此区域的导体层260留存。最后，移除所有光阻层而形成如第2H图所示的结构，包括由导体层260和透明导体层250所组成的上层信号电极234，进而降低上层信号电极234的阻抗。

请参照第2I图至第2J图，第2I图至第2J图示出了依照本发明另一优选实施例的一种逆交错型信道蚀刻保护晶体管矩阵基板制造流程的剖面示意图。第2I图的结构由第2A图至第2E图的说明中所公开的制造方法所形成的。两实施例的差异在于以一道掩模工艺定义一导体层而仅分别形成栅极电极202、储存电容下电极204以与栅极电极接垫208，并未形成信号电极206及信号电极接垫209。由于第一道掩模工艺并未形成信号电极接垫209，因此后续第二道掩模工艺也仅在栅极电极接垫208上方形成开口。

在如第2D图至第2E图形成间隙壁224作为源/漏极的欧姆接触之后，依序形成共形的透明导体层250与导体层260于透明基板200上方的结构之上。透明导体层250与导体层260的材质均如前一实施例所述。

接着，并在导体层260之上，采用一半调式掩模来进行，通过一半色调灰阶(Halftone Gray Level)曝光剂量分布对一光阻层进行曝光显影而分别在欲形成信号电极234的位置之上、欲形成源/漏极电极区域229之上、欲形成像素电极区域227之上、欲形成信号电极接垫209的位置之上、栅极电极接垫208之上及其它区域分别形成不同高度的光阻层270，其中在欲形成信号电极234的位置上方及源/漏极电极区域229上方光阻层270高度最大，在像素电极区域227上方及欲形成信号电极接垫209的位置上方以与栅极电极接垫208上方的光阻层270高度次之，而在其它区域则无光阻层的存在。

利用第一道蚀刻可移除未为光阻层270所覆盖的导体层260与透明导体层250并定义出信号电极234、信号电极接垫209及像素电极区域227；在移除像素电极区域227上方以及信号电极接垫209上方以与栅极电极接垫208上方的光阻层270后，以一蚀刻工艺移除露出来的导体层260。由于信号电极234上方区域及源/漏极电极232上方光阻层270高度最大，因此剩余的光阻层270仍足以覆盖信号电极234上方区域及源/漏极电极232，而使此区域的导体层260留存。最后，移除所有光阻层而形成如第2J图所示的结构，包括由导体层260和透明导体层250所组成的上层信号电极234，进而降低上层信号电极234的阻抗。

第3A图绘示第2F图或第2H图的俯视图。虚线的部分为在栅极介电层(未标示)下方的信号电极206与栅极电极202，上层信号电极234透过接触226与信号电极206的信号电极接垫(未绘示)电连接。

第3B图则绘示第2J图的俯视图。在第3B图中，第2F图或第2H图中栅极介电层下方的信号电极206可以省略，而完全使用上层信号电极234。请参见第3B图，在上层信号电极234的下方，于栅极介电层下方并无信号电极的设置，上层信号电极234为透明导电层250与导体层260连续沉积后，移除信号电极接垫区域上方导体层，使信号电极接垫区域只有透明导电层。因此，无须在图案化第一层导体层时预先形成信号电极接垫。

由上述本发明优选实施例可知，应用本发明仅需要三道掩模即可完成像素电极及驱动晶体管的制备。与已知工艺相比较而言，至少减少了一道掩模的使用。另外，半调式掩模的运用上，可以避免已知光阻层厚度及角度上控制的困难。因此，运用本发明所公开的薄膜晶体管矩阵基板的制造方法，确实可以达成减少工艺的掩模数、提升器件特性以及降低制造成本的目的。

虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求所界定者为准。

【主要组件符号说明】

100：玻璃基板 102：栅极

104、210：介电层 106、212：半导体层

108：欧姆接触层 110：电极层

112、216、270：光阻层 200：透明基板

202：栅极电极 204：储存电容下电极

206：信号电极 208：栅极电极接垫

209：信号电极接垫 210a：栅极介电层

214：保护层 218、218a、218b：开口

220、220a：光阻结构 222：信道区

223：半导体层 260：导体层

224：间隙壁 226：接触

227：像素电极区域 228：像素电极

229：源/漏极电极区域 230、232：源/漏极电极

234：上层信号电极 240：信道区岛结构

250：透明导体层

Claims

1.一种薄膜晶体管制造方法，适用于液晶显示面板工艺，所述方法至少包含：

提供一透明基材；

形成第一导体层于透明基材之上；

图案化所述第一导体层以形成至少一第一导线层及至少一栅极结构，其中所述栅极结构与所述第一导线层电连接；

依序沉积一第一介电层、一半导体层及一第二介电层覆盖所述透明基材及所述第一导线层；

一蚀刻工艺，移除位于所述栅极结构上方之外的所述第二介电层与所述半导体层，以在未被移除的部分形成信道区，并移除位于所述第一导线层至少一末端上方的所述第一介电层以形成至少一开口；

通过对所述信道区的侧壁进行等离子体掺杂工艺或者通过在所述信道区形成共形的导体层然后运用等向蚀刻工艺移除该导体层而形成欧姆接触层于所述信道区的侧壁上；依序形成一透明导电层及一第二导体层覆盖所述第一导线层、所述欧姆接触层及所述第一介电层并填满所述开口；以及

图案化所述透明导电层及所述第二导体层以定义出源/漏极于所述信道区的两侧、像素电极及第二导线层，其中所述源/漏极之一与所述像素电极电连接。

2.如权利要求1的薄膜晶体管制造方法，其中图案化所述第一导体层还包括形成一第三导线层，所述第三导线层与所述第一导线层电绝缘。

3.如权利要求2的薄膜晶体管制造方法，其中所述第三导线层与所述第二导线层通过蚀刻所述第一介电层所形成的开口电连接。

4.如权利要求2的薄膜晶体管制造方法，其中所述第三导线层可为位于所述第一导线层两侧的导线垫。

5.如权利要求1的薄膜晶体管制造方法，其中所述第一导体层与所述第二导体层的材质选自于铝、钼、铜、其任意组合所形成的合金及氮化金属所构成的组。

6.如权利要求1的薄膜晶体管制造方法，其中所述第一导体层与所述第二导体层可以为单层或多层结构。

7.如权利要求1的薄膜晶体管制造方法，其中所述半导体层的材质选自于非晶硅或多晶硅。

8.如权利要求1的薄膜晶体管制造方法，其中部分所述像素电极与所述第一导线层重叠以形成一储存电容。

9.如权利要求1的薄膜晶体管制造方法，其中所述蚀刻工艺之前还包括：

形成一光阻层于所述第二介电层之上；以及

通过一半色调灰阶曝光剂量分布对所述光阻层进行曝光显影以在预定形成所述开口处暴露出所述第二介电层。

10.如权利要求9的薄膜晶体管制造方法，其中位于预定形成信道区上方的所述光阻层的厚度较其它区域上方的光阻层的厚度要厚。

11.如权利要求9的薄膜晶体管制造方法，其中所述蚀刻工艺包含：

一第一蚀刻工艺移除所述开口内的所述第二介电层与所述半导体层；

一第二蚀刻工艺移除所述光阻层至所述第二介电层的表面暴露出来为止；以及

一第三蚀刻工艺移除暴露出来的所述第二介电层及位于其下方的所述半导体层及所述开口内的所述第一介电层。

12.如权利要求1的薄膜晶体管制造方法，其中所述欧姆接触层的材质选自于掺杂非晶硅或掺杂多晶硅。

13.如权利要求1的薄膜晶体管制造方法，其中形成所述欧姆接触层的方法包括对所述信道区的侧壁进行一等离子体掺杂工艺。

14.如权利要求1的薄膜晶体管制造方法，其中图案化所述透明导电层及所述第二导体层的方法包括：

形成一光阻层于所述第二导体层之上；以及

通过一半色调灰阶曝光剂量分布对所述光阻层进行曝光显影以图案化所述光阻层，其中在预定形成所述第二导线层区域的光阻层的高度大于在其它区域的光阻层的高度。

15.一种薄膜晶体管制造方法，适用于液晶显示面板的工艺之上，所述方法至少包含：

提供一透明基材；

形成第一导体层于透明基材之上；

通过对所述信道区的侧壁进行等离子体掺杂工艺或者通过在所述信道区形成共形的导体层然后运用等向蚀刻工艺移除该导体层而形成欧姆接触层于所述信道区的侧壁上；

依序形成一透明导电层覆盖所述第一导线层、所述欧姆接触层及所述第一介电层并填满所述开口；以及

图案化所述透明导电层以定义出源/漏极于所述信道区的两侧、像素电极及第二导线层，其中所述源/漏极之一与所述像素电极电连接。

16.如权利要求15的薄膜晶体管制造方法，其中图案化所述第一导体层还包括形成一第三导线层，所述第三导线层与所述第一导线层电绝缘。

17.如权利要求16的薄膜晶体管制造方法，其中所述第三导线层与所述第二导线层通过蚀刻所述第一介电层所形成的开口电连接。

18.如权利要求16的薄膜晶体管制造方法，其中所述第三导线层可为位于所述第一导线层两侧的导线垫。

19.如权利要求15的薄膜晶体管制造方法，其中所述第一导体层的材质选自于铝、钼、铜或其任意组合所形成的合金或其氮化金属所构成的组。

20.如权利要求15的薄膜晶体管制造方法，其中所述第一导体层可以为单层或多层结构。

21.如权利要求15的薄膜晶体管制造方法，其中所述半导体层的材质选自于非晶硅或多晶硅。

22.如权利要求15的薄膜晶体管制造方法，其中部分所述像素电极与所述第一导线层重叠以形成一储存电容。

23.如权利要求15的薄膜晶体管制造方法，其中所述蚀刻工艺之前还包括：

形成一光阻层于所述第二介电层之上；以及

24.如权利要求23的薄膜晶体管制造方法，其中位于预定形成信道区上方的光阻层的厚度较其它区域上方的光阻层的厚度要厚。

25.如权利要求23的薄膜晶体管制造方法，其中所述蚀刻工艺包含：

26.如权利要求15的薄膜晶体管制造方法，其中所述欧姆接触层的材质选自于掺杂非晶硅或掺杂多晶硅。

27.如权利要求15的薄膜晶体管制造方法，其中形成所述欧姆接触层的方法包括对所述信道区的侧壁进行一等离子体掺杂处理。