CN100444007C

CN100444007C - 薄膜晶体管矩阵基板制造方法

Info

Publication number: CN100444007C
Application number: CNB2005101375142A
Authority: CN
Inventors: 杨智钧; 李刘中; 陈东佑
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2008-12-17
Anticipated expiration: 2025-12-29
Also published as: CN1794074A

Abstract

本发明公开了一种薄膜晶体管矩阵基板制造方法，至少包括在栅极电极上方的栅极介电层的上方形成岛形半导体，其中栅极结构较岛形半导体宽。接着，在覆盖岛形半导体上方的绝缘层上形成搭接孔以暴露出部分岛形半导体。离子注入在曝露出的岛形半导体表面形成欧姆接触，形成透明导电层共型毯覆于所有结构之上，进行微影蚀刻工艺至少定义出源/漏极、像素电极、栅极电极接垫及信号电极接垫。

Description

薄膜晶体管矩阵基板制造方法

技术领域

本发明是有关于一种液晶显示面板的制造方法，且特别关于一种薄膜晶体管矩阵基板的制造方法。

背景技术

近年来光电相关技术不断地推陈出新，加上数字化时代的到来，进而推动了液晶显示器市场的蓬勃发展。液晶显示器具有高画质、体积小、重量轻、低驱动电压、与低消耗功率等优点，因此被广泛应用于个人数字助理(PDA)、行动电话、摄录放影机、笔记型计算机、桌上型显示器、车用显示器、及投影电视等消费性通讯或电子产品，并逐渐取代阴极射线管而成为显示器的主流。

液晶显示器(Liquid Crystal Display，LCD)是一种利用液晶特性来达到显示效果的显示装置，由于其较传统常用的阴极射线管显示器在尺寸与重量方面有更佳的弹性，因此，液晶显示器目前常被使用在各种的个人系统上，小从行动电话、个人数字助理及数字相机上的显示屏，大到电视机及广告看板，处处都可以见到液晶显示器的影子。

液晶显示器的所以能够较传统的阴极射线管显示器在尺寸及重量更有弹性，是因为液晶显示器的大部份组件都是平板状的，因此可视应用需求将这些组件切割成适中的尺寸，在重量上也较有着庞大立体外形的阴极射线管来得轻巧许多。

众所皆知掩模的价钱昂贵，掩模数越多即意味着所需支付的成本越高，另外，制造时间也会越长，所以减少掩模数，除了可降低成本之外，还可以加速产出速度，增加产品的竞争力。因此，本发明及针对公知的缺点，减少非晶硅液晶显示屏幕工艺所使用的掩模数，即降低制造的成本，而使产品更具有竞争力。

在一般薄膜晶体管矩阵基板的工艺中，已可将所使用的掩模数目缩减到五道或四道掩模工艺。图1绘示传统四道掩模工艺所形成的薄膜晶体管矩阵基板剖面示意图。如图1所示，在玻璃基板100上具有栅极102，介电层104覆盖栅极102，半导体层106覆盖介电层104，欧姆接触层108，电极层110则位于欧姆接触层108之上，开口分断位于栅极102上方的欧姆接触层108及电极层110，绝缘保护层114覆盖于玻璃基板100的结构之上。当薄膜晶体管矩阵基板受到背光116照射时，半导体层106会产生光电流而改变薄膜晶体管的电性。

再以一般四道掩模工艺为例，图2绘示公知工艺中缩减使用掩模数目的关键步骤的剖面示意图。在玻璃基板100上具有栅极102，依序形成介电层104、半导体层106、欧姆接触层108、电极层110于玻璃基板100之上。在涂布光阻层(未绘示于图上)后，再以半调式(half-tone)掩模来进行曝光以及进行后续的显影步骤，而形成图案化光阻层112，图案化光阻层112在栅极102的上方欲形成源极/漏极及沟道区的区域且成凹字型状，再利用不同的蚀刻方式形成晶体管。光阻层112在预定形成沟道区的位置具有较小的厚度h1，而光阻层112其它部分的厚度为h2。光阻层112的厚度在欲形成源极/漏极及沟道区的区域具有两种不同的厚度，这是整个工艺关键。因为在同一区域必须要有两种不同光阻高度，光阻角度(taper angle)和沟道区岛形半导体上光阻厚度h1都会影响后续蚀刻的结果，所以两者的控制是非常的重要，但是在实际工艺上非常不易控制。

因此，如何继续减少掩模使用的数目以及维持工艺的良率并减少光电流的发生成为一个困难的问题。

发明内容

有鉴于此，本发明的目的在提供一种薄膜晶体管矩阵基板的制造方法，可以使用四道掩模即可完成像素电极及驱动晶体管的工艺。

本发明的另一目的在提供一种薄膜晶体管矩阵基板的制造方法，可以大幅降低制造的成本，使产品更具有竞争力。

本发明的又一目的在提供一种薄膜晶体管矩阵基板的制造方法，可以有效避免岛形半导体光电流的发生。

本发明的再一目的在提供一种薄膜晶体管矩阵基板的制造方法，可以使用离子注入而在岛形半导体表面形成欧姆接触层。

本发明的再又一目的在提供一种薄膜晶体管矩阵基板的制造方法，可以运用半调式掩模以缩减所使用的掩模数，且避免公知光阻层厚度及角度上控制的困难。

根据本发明的上述目的，本发明的优选实施例提出一种薄膜晶体管矩阵基板的制造方法，使用四道掩模工艺，即可完成像素电极及驱动晶体管的制造。四道掩模工艺分别包括：在第一道掩模工艺定义栅极，接着，依序沉积介电层、半导体层及导体层；接着，以第二道掩模工艺定义出岛形半导体和信号电极。第二道掩模工艺利用半调式掩模来进行，藉由一半色调灰阶(Halftone Gray Level)曝光剂量分布对光阻层进行曝光显影而分别在岛形半导体及欲形成信号电极区域定义出不同的光阻层厚度，其中，在欲形成信号电极区域的光阻层厚度最厚、岛形半导体的光阻层厚度其次而其它区域为光阻全开区域。在利用不同的蚀刻(干蚀刻或湿蚀刻工艺)完成岛形半导体及信号电极的定义之后，移除岛形半导体上方的光阻层而暴露出导体层。由于在信号电极上方的光阻层较厚，仍会有一定厚度的光阻层位于信号电极的上方。接着，以蚀刻工艺移除岛形半导体上的导体层。其中，介电层的材料可以例如为氮化硅或氮氧化硅，半导体层的材料可以例如为多晶硅或非晶硅。

接着，再沉积绝缘保护层于所有组件结构之上，并以第三道掩模工艺在岛形半导体上定义出源/漏极接触窗、信号电极接触窗以分别暴露出岛形半导体及信号电极的表面。接着，实施离子注入以在暴露出的岛形半导体表面形成欧姆接触。接着沉积透明导体层，并以第四道掩模工艺定义出源/漏极、像素电极、信号电极(数据线)接触垫。

本发明的另一优选实施例提出一种薄膜晶体管矩阵基板的制造方法，使用四道掩模工艺，即可完成像素电极及驱动晶体管的制造。四道掩模工艺分别包括：在第一道掩模工艺定义出栅极及信号电极，接着，依序沉积介电层及半导体层；接着，以第二道掩模工艺定义出岛形半导体。其中，介电层的材料可以例如为氮化硅或氮氧化硅，半导体层的材料可以例如为多晶硅或非晶硅。

因此，运用本发明所揭露的薄膜晶体管矩阵基板的制造方法具有下列优点：(1)可仅使用四道掩模；(2)采用离子注入以在岛形半导体表面形成欧姆接触，无须使用金属层或是硅化金属层来形成欧姆接触层；(3)虽有使用半调式(half-tone)掩模来进行曝光以及进行后续的显影步骤，但可避免公知在同一小区域形成两种不同光阻高度，因此并无公知需严格控制光阻角度和光阻凹陷区域(光阻厚度较薄处)光阻厚度的困难；(4)形成晶体管数组的岛形半导体岛结构，组件岛形半导体无蚀刻过程的破坏，使组件保有良好的特性，在半体层成膜厚度也可降低，不但可减少光电流产生，也可降低成膜时等离子体的破坏，提升组件特性；(5)利用透明导电膜桥接像素电极与信号电极，可把岛形半导体内缩于栅极电极内，使岛形半导体的边界不超出该栅极结构的边界，利用栅极阻挡背光源，降低照光后的光电流产生。(6)可降低制造成本。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

图1绘示传统四道掩模工艺所形成的薄膜晶体管矩阵基板剖面示意图；

图2绘示公知工艺中缩减使用掩模数目的关键步骤的剖面示意图；

图3绘示依照本发明一优选实施例以四道掩模工艺形成的晶体管数组基板部分(像素单元结构)俯视示意图；

图4A至图4D沿图3的I-I’剖面线所示，以四道掩模工艺形成的晶体管数组基板制造流程的剖面示意图；

图5绘示依照本发明一优选实施例以四道掩模工艺形成的晶体管数组基板部分(像素单元结构)俯视示意图；以及

图6A至图6C沿图5的II-II’剖面线所示，以四道掩模工艺形成的晶体管数组基板制造流程的剖面示意图。

【主要组件符号说明】

10：栅极线(扫描线)；20：信号线或信号电极(数据线)；

30：栅极电极；40：像素电极；50：岛形半导体；

60、70：源/漏极电极；100：玻璃基板；

104、204、304：介电层；106、206、206a、206b：半导体层；

108：欧姆接触层；110：电极层；

112、210、210a：光阻层；114、212、310：绝缘保护层；

116：背光；200、300：透明基板；208、208a、208b：导体层；

214、314：离子注入；216、312：欧姆接触区域；

218、316：透明导体层；

具体实施方式

请参照图3，图3绘示依照本发明优选实施例以四道掩模工艺形成的晶体管数组基板部分(像素单元结构)俯视示意图。晶体管数组基板包括栅极线(扫描线)10、信号线或信号电极(数据线)20、栅极电极30、像素电极40、岛形半导体50以及源/漏极电极60和70。

请参照图4A至图4D，图4A至图4D沿图3的I-I’剖面线所示，以四道掩模工艺形成的晶体管数组基板制造流程的剖面示意图。请参照图4A，在透明基板200之上，以一道掩模工艺定义导体层而形成栅极电极30与栅极线(扫描线)(未绘示)。透明基板200可以例如为玻璃基板；导体层的材料可以例如为铝、钼、铜、铬及其任意组合所形成的合金及氮化金属所组成的组。导体层可以为前述材料所形成的单层或多层结构。接着，在透明基板200与栅极电极30上方依序沉积栅极介电层204、半导体层206和导体层208，其中栅极介电层208的材料可以例如为氮化硅、氮氧化硅或是氧化硅；半导体层206的材料可以例如为非晶硅或是多晶硅。而形成导体层208的材料可以例如为铝、钼、铜、铬及其任意组合所形成的合金、氮化金属及硅化金属所组成的组。

请继续参见图4A，在导体层208上方形成以半调式掩模曝光显影的光阻层210。在栅极电极30的上方的光阻层210的厚度较薄而位于欲形成信号电极的上方的光阻层210的厚度较厚。

请接着参照图4B，运用干蚀刻或湿蚀刻工艺，移除图4A中未为光阻层210所覆盖的导体层208和半导体层206而留下如图4B所示的半导体层206a、206b和导体层208a、208b以完成岛形半导体及信号电极(数据线)及像素区(pixel area)(未绘示)的定义。整个蚀刻工艺可根据所需蚀刻材料的变化而改变蚀刻剂的组成，例如，在本实施例中可先以SF6/Cl2为蚀刻剂来移除图4A中暴露出来的导体层208及以SF6/O2为蚀刻剂来移除半导体层206。

请继续参见图4B，可以例如O2为蚀刻剂来移除图4A中的部分光阻层210。由于栅极电极30的上方的光阻层210厚度较薄，而导体层208b的上方的光阻层210厚度较厚，因此，栅极电极30的上方的光阻层210被完全移除，而导体层208b的上方仍会具有光阻层210a。接着，以光阻结构210a为罩幕，以SF6/Cl2为蚀刻剂来移除图4B中的导体层208a而形成图3中的岛形半导体50。接着，去除光阻层210a。半导体层206b和导体层208b构成图3中的信号线或信号电极(数据线)20。

如图4C所示，形成绝缘保护层212覆盖栅极介电层204、岛形半导体50及信号线或信号电极(数据线)20。以第三道掩模工艺微影蚀刻绝缘保护层212而在岛形半导体50上及信号电极(数据线)20上的绝缘保护层212形成接触窗220及222。接触窗220及222分别暴露出岛形半导体50及信号电极(数据线)20的部份上表面。之后进行离子注入工艺214而在接触窗220所暴露出的岛形半导体50的上表面形成欧姆接触区域216。

如图4D所示，形成共形的透明导体层218于透明基板200上方的结构之上，并填入接触窗220及222。透明导体层218的材料可以例如为铟锡氧化物、铟锌氧化物、铝锌氧化物、氧化铟或是氧化锡。以第四道掩模工艺对透明导体层218进行微影及蚀刻工艺以定义出图3所示的源/漏极电极60和70以及像素电极40，而完成图3所示的像素单元结构。

请参照图5，图5绘示依照本发明另一优选实施例以四道掩模工艺形成的晶体管数组基板部分(像素单元结构)俯视示意图。晶体管数组基板包括栅极线(扫描线)10、信号线或信号电极(数据线)20、栅极电极30、像素电极40、岛形半导体50以及源/漏极电极60和70。信号线或信号电极(数据线)20为栅极线(扫描线)10所分断，藉由从源/漏极电极70所延伸出来的导线80经接触窗308而电连接两两被栅极线(扫描线)10所分断的信号线或信号电极(数据线)20。

请参照图6A至图6C，图6A至图6C沿图5的II-II’剖面线所示，以四道掩模工艺形成的晶体管数组基板制造流程的剖面示意图。请参照图6A，在透明基板200之上，以第一道掩模工艺定义导体层而形成栅极电极30以与栅极线(扫描线)(未绘示)。透明基板300可以例如为玻璃基板；导体层的材料可以例如为铝、钼、铜、铬及其任意组合所形成的合金及氮化金属所组成的组。导体层可以为前述材料所形成的单层或多层结构。接着，在透明基板300、栅极电极30及信号电极(数据线)20上方依序沉积栅极介电层304及半导体层(未绘示)，其中栅极介电层304的材料可以例如为氮化硅、氮氧化硅或是氧化硅；半导体层的材料可以例如为非晶硅或是多晶硅。请继续参见图6A，以第二道掩模工艺定义半导体层而形成岛形半导体50。

请接着参照图6B，形成绝缘保护层310覆盖栅极介电层304、岛形半导体50。以第三道掩模工艺微影蚀刻岛形半导体50上方的绝缘保护层310以及信号电极(数据线)20上方的绝缘保护层310和栅极介电层304而在岛形半导体50上的绝缘保护层310形成接触窗306以及在信号电极(数据线)20上方的绝缘保护层310和栅极介电层304内形成接触窗308。接触窗搭接孔306及308分别暴露出岛形半导体50及信号电极(数据线)20的上表面。

接着，进行离子注入工艺314而在接触窗306所暴露出的岛形半导体50的上表面形成欧姆接触区域312。

如图6C所示，形成共形的透明导体层316于透明基板200上方的结构之上并填入接触窗306及308。透明导体层316的材料可以例如为铟锡氧化物、铟锌氧化物、铝锌氧化物、氧化铟或是氧化锡。以第四道掩模工艺对透明导体层316进行微影及蚀刻工艺以定义出图5所示的源/漏极电极60和70以及像素电极40而完成图5所示的像素单元结构。

由上述本发明优选实施例可知，应用本发明所揭露的制造方法使用四道掩模即可完成像素电极及驱动晶体管的工艺。相较于公知工艺而言，及使在依实施例中运用半调式掩模，仍可以避免公知光阻层厚度及角度上控制的困难，因而可使岛形半导体能完全为栅极电极所遮蔽，而避免在背光照射下产生光电流。岛形半导体表面形成欧姆接触采用离子注入的方式实施。因此，运用本发明所揭露的薄膜晶体管矩阵基板的制造方法，确实可以达成缩工艺的减掩模数、提升组件特性以及降低制造成本的目的。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims

1.一种薄膜晶体管制造方法，适用于液晶显示面板的工艺上，该方法包含：

提供透明基材；

形成第一导体层于该透明基材之上；

以第一道掩模工艺，图案化该第一导体层以形成第一导线层及栅极结构，其中该栅极结构与该第一导线层电连接；

依序沉积第一介电层、半导体层及第二导体层覆盖该透明基材及该第一导线层及该栅极结构；

以第二道掩模工艺，蚀刻该半导体层及该第二导体层以在该栅极结构上方形成岛形半导体及在第一介电层之上形成半导体/导体复层的第二导线层；

形成第二介电层覆盖该透明基材之上；

以第三道掩模工艺，图案化该第二介电层，以在该岛形半导体上形成源/漏极接触窗及在该第二导线层上形成接触窗而分别暴露出部分该岛形半导体以及部分该第二导线层；

形成透明导电层覆盖该第二介电层并填入该源/漏极接触窗及该接触窗；以及

以第四道掩模工艺，图案化该透明导电层以定义出源/漏极及像素电极，其中该源/漏极的一个与该像素电极电连接而该源/漏极的另一个与该第二导线层电连接。

2.如权利要求1的薄膜晶体管制造方法，其中该第一导体层与该第二导体层可以为单层或多层结构。

3.如权利要求1的薄膜晶体管制造方法，其中该蚀刻工艺包括：

形成光阻层于该第二导体层之上；

藉由半色调灰阶曝光剂量分布对该光阻层进行曝光显影，以形成图案化光阻层在该栅极结构之上及预定形成该第二导线层区域之上。

4.如权利要求3的薄膜晶体管制造方法，其中位于该栅极结构之上的该光阻层厚度较预定形成该第二导线层区域之上的该光阻层的厚度为薄。

5.如权利要求4的薄膜晶体管制造方法，其中该蚀刻工艺包含：

第一蚀刻工艺，移除暴露出来的该第二导体层及该半导体层；

移除位于该栅极结构之上的该光阻层；以及

第二蚀刻工艺移除该栅极结构之上的该第二导体层。

6.如权利要求1的薄膜晶体管制造方法，其中岛形半导体内缩于栅极结构内。

7.如权利要求1的薄膜晶体管制造方法，其中于图案化该第二介电层的步骤后，还包括对暴露出的该岛形半导体进行等离子体掺杂工艺。

8.一种薄膜晶体管制造方法，适用于液晶显示面板的工艺上，该方法包含：

提供透明基材；

形成第一导体层于该透明基材之上；

以第一道掩模工艺，图案化该第一导体层以形成第一导线层、第二导线层及至少一个栅极结构，其中该栅极结构与该第一导线层电连接；

依序沉积第一介电层及半导体层覆盖该透明基材及该第一导线层、该第二导线层及该栅极结构；

以第二道掩模工艺，蚀刻该半导体层以在该栅极结构上方形成岛形半导体；

形成第二介电层覆盖该第一介电层及该岛形半导体；

以第三道掩模工艺，图案化该第二介电层及该第一介电层，以在该岛形半导体上形成源/漏极接触窗及在该第二导线层上形成接触窗而分别暴露出部分该岛形半导体及部分该第二导线层；

9.如权利要求8的薄膜晶体管制造方法，其中图案化该第一导体层还可选择性的形成电容下电极。

10.如权利要求9的薄膜晶体管制造方法，其中部分该像素电极与该电容下电极重叠以形成储存电容。

11.如权利要求8的薄膜晶体管制造方法，其中该第一导体层可以为单层或多层结构。

12.如权利要求8的薄膜晶体管制造方法，其中形成透明导电层的步骤前，还包括对暴露出的该岛形半导体进行等离子体掺杂工艺。

13.如权利要求8的薄膜晶体管制造方法，其中岛形半导体内缩于栅极结构内。