CN100552898C - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100552898C CN100552898C CNB200610006060XA CN200610006060A CN100552898C CN 100552898 C CN100552898 C CN 100552898C CN B200610006060X A CNB200610006060X A CN B200610006060XA CN 200610006060 A CN200610006060 A CN 200610006060A CN 100552898 C CN100552898 C CN 100552898C
- Authority
- CN
- China
- Prior art keywords
- layer
- metal level
- drain electrode
- grid
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明是关于一种薄膜晶体管及其制造方法,该制造方法包括下列步骤:形成栅极于基板上;依序形成绝缘层、半导体层、欧姆接触层及金属层覆盖于栅极及基板上;再形成图案化光致抗蚀剂层于栅极与栅极一侧上方的金属层上,且图案化光致抗蚀剂层具有第一部分、第二部分与第三部分,其中第一部分是用以定义为沟道区,第二部分是用以定义为源/漏极,第三部分是位于部分第二部分的一侧且远离第一部分;随后,选择性蚀刻金属层、欧姆接触层及半导体层,以定义出沟道区与源/漏极,且形成部分源/漏极电极的远离沟道区的一侧具有斜角侧边。
Description
技术领域
本发明涉及一种薄膜晶体管及其制造方法,尤其涉及一种使用此薄膜阵列基板的显示面板。
背景技术
近年来光电相关技术不断推陈出新,加上数字化时代的到来,进而推动了液晶显示器市场的蓬勃发展。液晶显示器(Liquid Crystal Displayer;LCD)具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点,因此被广泛地应用于可携式电视、移动电话、笔记本型计算机以及桌上型显示器等消费性电子或计算机产品,并逐渐取代阴极射线管(CathodeRay Tube;CRT)成为显示器的主流。
液晶显示器之所以能够比传统的阴极射线管显示器在尺寸及重量上更具有弹性,是因为液晶显示器的大部分组件都是平板状,例如驱动显示器的薄膜晶体管(Thin-Film Transistor;TFT)阵列基板,与决定像素明暗状态的彩色滤光片(color filter)基板。因此,可视应用需求将这些组件切割成大小适中的尺寸,且在重量上也比具有庞大立体外形的阴极射线管来得轻巧许多。
众所皆知光掩模的价格昂贵,且曝光显影的步骤又相当费时,所以减少光掩模数目除了可降低成本之外,还可以加速产出速度,以提高产品的竞争力。因此,许多厂商无不努力于减少光掩模的使用次数。一种半透光掩模(half tone mask)即发展来节省工艺中所需光掩模的数目。
在现今薄膜晶体管阵列基板的工艺中,光掩模的使用数目已可缩减到五道或四道光掩模工艺。以一般四道光掩模工艺为例,请参照图1,其是绘示现有制作薄膜晶体管的结构示意图。在图1中,在玻璃基板100上形成栅极102之后,依序形成绝缘层104、半导体层106、欧姆接触层108与金属层110于玻璃基板100与栅极102上。接着,在涂布光致抗蚀剂层(未绘示于图上)于金属层110上之后,以半透光掩模来进行曝光显影的步骤以形成光致抗蚀剂层112。其中,光致抗蚀剂层112是位于栅极102的上方预形成源/漏极及沟道区的区域成U字型状,且光致抗蚀剂层112在预定形成沟道区的位置具有一较小的厚度n1,而光致抗蚀剂层112其它部分的区域具有一较大的厚度n2。
接着,以光致抗蚀剂层112为掩模,蚀刻未被光致抗蚀剂层112所覆盖的金属层110。再移除部分的光致抗蚀剂层112,以暴露出位于沟道区上方的金属层110。然后,选择性蚀刻金属层110、欧姆接触层108及半导体层106,以定义出源/漏极与沟道区。随后,再依序于玻璃基板100上形成保护层与透明导电层,以完成薄膜晶体管与像素电极的电性连接。
请参照图2,其是绘示现有制作薄膜晶体管蚀刻金属层之后的剖面示意图。由图2可看出,由于现有蚀刻金属层110的蚀刻是采用湿式蚀刻工艺,在以光致抗蚀剂层112为掩模对金属层110进行湿式蚀刻时,由于湿式蚀刻是一各向同性蚀刻,所以在光致抗蚀剂层112两侧底下的部分金属层110也会被蚀刻掉,而产生底切(undercut)。此时,如图2所示,蚀刻后的金属层110的侧壁会呈现近似垂直的轮廓(profile)且已退至光致抗蚀剂层112的下方内侧,故在后续蚀刻半导体层106及欧姆接触层108的各向异性蚀刻工艺中,金属层110则无法再蚀刻出一较为平缓的轮廓。因此,金属层110的侧壁仍然具有一接近90°的倾斜角度(taper angle)。
图3是绘示完成半导体层、欧姆接触层与金属层蚀刻并形成透明导电层后的剖面示意图。然而,由于金属层110的侧壁的倾斜角度接近90°,所以形成于金属层110的侧壁上的保护层118则会产生突悬(overhang),故在后续利用溅镀法来形成于保护层118上的透明导电层120则无法完整地沉积于保护层118上,而会发生导线断裂的现象。如此一来,不仅造成薄膜晶体管与像素电极的电性连接失败的问题,更使得生产良率降低,并同时增加制造成本。
因此,有必要提供一种新的薄膜晶体管的制造方法,以解决上述的问题。
发明内容
因此本发明的目的是提供一种薄膜晶体管及其制造方法,用以减少薄膜晶体管与像素电极的电性连接失败的问题。
本发明的另一目的是提供一种薄膜晶体管及其制造方法,以提高产品良率并降低制造成本。
根据本发明的目的,提出一种薄膜晶体管的制造方法。根据本发明的一优选实施例,是先于基板上形成栅极。接着,在基板与栅极上方依序沉积绝缘层、半导体层、欧姆接触层与金属层。再于金属层上涂布光致抗蚀剂,并利用改良的半调式光掩模对光致抗蚀剂曝光显影,而形成图案化光致抗蚀剂层。
上述的图案化光致抗蚀剂层具有至少一第一部分、至少一第二部分与至少一第三部分。其中,第一部分是位于预定形成沟道区的上方,第二部分是位于预定形成源/漏极的上方,而第三部分是位于部分第二部分的一侧且远离第一部分。
接着,利用过蚀刻工艺移除未被图案化光致抗蚀剂层所覆盖的金属层。然后,移除部分的图案化光致抗蚀剂层直至沟道区上方的金属层暴露出为止。以金属层为掩模移除未被金属层所覆盖的欧姆接触层与半导体层,直至绝缘层暴露出来为止。
随后,蚀刻未被光致抗蚀剂层所覆盖的金属层、欧姆接触层与部分栅极上方的半导体层,以定义出源/漏极与沟道区。此时,在与后续将形成的像素电极相邻的源/漏极的一侧会形成一倾斜侧边。接着,剥除残留于金属层上的光致抗蚀剂层,以形成薄膜晶体管。最后,在完成薄膜晶体管之后,接着形成保护层与透明导电层于金属层与基板之上,以完成薄膜晶体管与像素电极的电性连接。
或者,依照本发明的另一优选实施例,还可以在对金属层进行过蚀刻工艺之后,先以图案化光致抗蚀剂层为掩模蚀刻未被图案化光致抗蚀剂层所覆盖的欧姆接触层与半导体层,直至绝缘层暴露出来为止。然后,移除部分的图案化光致抗蚀剂层直至沟道区上方的金属层暴露出为止。
随后,再蚀刻未被光致抗蚀剂层所覆盖的金属层、欧姆接触层与部分栅极上方的半导体层,以定义出源/漏极与沟道区。接着,剥除残留于金属层上的光致抗蚀剂层,以形成薄膜晶体管。最后,形成保护层与透明导电层于金属层与基板之上,以完成薄膜晶体管与像素电极的电性连接。
由上述可知,应用本发明的方法可以在与后续将形成的像素电极相邻的源/漏极的一侧的侧壁上蚀刻出一较为平缓的轮廓,以降低在后续像素电极形成时的阶梯覆盖困难度,进而降低薄膜晶体管与像素电极的电性连接失败的问题。除此之外,应用本发明的方法还可以提高产品良率,且同时降低制造成本。
本发明并不仅限于应用在液晶显示器中薄膜晶体管的工艺中,任何于基板上形成薄膜晶体管的制造技术,例如应用于有机电致发光显示器(organic electro-luminescence display;OELD)上,都可运用本发明所揭露的方法来解决以沉积材料层覆盖薄膜晶体管时产生的阶梯覆盖性不佳的问题。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,附图的详细说明如下:
图1是绘示现有制作薄膜晶体管的流程示意图;
图2是绘示现有制作薄膜晶体管蚀刻金属层之后的剖面示意图;
图3是绘示完成半导体层、欧姆接触层与金属层蚀刻并形成透明导电层后的剖面示意图;
图4是绘示依照本发明一优选实施例的于基板上形成栅极、绝缘层、半导体层、欧姆接触层与金属层的剖示意图;
图5是绘示依据本发明的一优选实施例的一种第二道光掩模的设计图;
图6是绘示依据本发明的一优选实施例的形成图案化光致抗蚀剂层于金属层上的剖面示意图;
图7是绘示依据本发明的一优选实施例的蚀刻金属层后的剖面示意图;
图8A至8E是绘示依据本发明的一优选实施例的一种制造薄膜晶体管的工艺步骤的结构示意图;
图9是绘示依据本发明的一优选实施例的一种薄膜晶体管的俯视图;
图10是绘示依照本发明一优选实施例的一种制造薄膜晶体管的流程示意图;
图11A至11D是绘示依照本发明的另一优选实施例的一种制作薄膜晶体管的工艺流程的剖面示意图。
主要元件符号说明
100、200:基板
104、204:绝缘层
108、208:欧姆接触层
112、212、212a、212b、212c、207a、207b:源/漏极
212b’:图案化光致抗蚀剂层
214:第一斜角侧边
218:保护层
h1~h3:厚度
410a:U字型图案光掩模
410b:L字型图案光掩模
304~318:步骤
102、202:栅极
106、206:半导体层
110、210:金属层
209:沟道区
216:第二斜角侧边
220:接触窗
222:透明导电层
具体实施方式
本发明提出一种能降低在后续像素电极形成时的阶梯覆盖困难度的方法,进而降低薄膜晶体管与像素电极的电性连接失败的问题。以下将以图标及详细说明来清楚阐述本发明的精神,本领域技术人员在了解本发明的优选实施例后,可由本发明所揭示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。
请参照图4,其是绘示依照本发明一优选实施例的于基板上形成栅极、绝缘层、半导体层、欧姆接触层与金属层的剖面示意图。首先,沉积导体层(未绘示)于基板200上,再以第一道光掩模工艺定义导体层以形成一栅极202。其中,基板200优选为玻璃基板、硅基板、陶瓷基板、塑料基板或可挠性基板。导体层的优选材质是钼、铝、铜、铬、钛、银或上述材质的任意组合,且导体层可以是上述材质所形成的单层或多层结构。
接着,于基板200与栅极202上方依序沉积绝缘层204、半导体层206、欧姆接触层208与金属层210。其中,上述的绝缘层204的优选材质是氮化硅、氮氧化硅、氧化硅或上述材质所形成的单层或多层结构。半导体层206的优选材质是非晶硅、多晶硅、微晶硅或上述任意组合所形成的群组。上述的欧姆接触层208的掺杂材质优选可为N型掺杂或P型掺杂。金属层210的优选材质是钼、铝、铜、铬、钛、银或上述材质的任意组合所形成的合金或多层金属层所组成的群组。
为了降低在后续像素电极形成时的阶梯覆盖困难度,本发明的一优选实施例是利用一改良的半调式光掩模,以于曝光显影后形成不同厚度的图案化光致抗蚀剂层。请参照图5,其是绘示依据本发明的一优选实施例的一种光掩模的设计图。在第二道光掩模工艺中所使用的光掩模400的设计图上,除了在预形成源/漏极与沟道区的区域设计图案光掩模410a之外,还于预形成源/漏极与像素电极连接处增加了图案光掩模410b,以于多阶曝光之后形成不同厚度的图案化光致抗蚀剂层。且,本优选实施例是以U型图案光掩模410a及L型图案光掩模410b为范例,分别当作预形成源/漏极与沟道区的区域的图案光掩模,以及预形成源/漏极与像素电极连接处的图案光掩模。其中,上述的光掩模优选是采用半透光掩模(half-tone mask)、灰阶光掩模(gray level mask)或栅状图案光掩模(slit pattern mask)。
请参照图6,其是绘示依据本发明的一优选实施例的形成图案化光致抗蚀剂层于金属层上的剖面示意图。在涂布光致抗蚀剂层(未绘示)于金属层210上之后,利用图5中的光掩模400对光致抗蚀剂层(未绘示)曝光显影,以于栅极202与远离栅极202一侧上方的金属层210上形成图案化光致抗蚀剂层212。
其中,上述的图案化光致抗蚀剂层212具有第一部分212a、第二部分212b与第三部分212c。第一部分212a是位于预定形成沟道区的上方,且第一部分212a的厚度为h1。第二部分212b是位于预定形成源/漏极的上方,且第二部分212b的厚度为h2。第三部分212c是位于部分的第二部分212b的一侧且远离第一部分212a,且第三部分212c的厚度为h3。其中,第二部分212b的厚度h2是分别大于第一部分212a的厚度h1与第三部分212c的厚度h3,而第一部分212a的厚度h1可以大于、等于或小于第三部分212c的厚度h3。在本发明的一优选实施例中,第一部分212a的厚度h1是大于第三部分212c的厚度h3。
接着,请参照图7,其是绘示依据本发明的一优选实施例的蚀刻金属层后的剖面示意图。在图7中,进行一过蚀刻工艺,以移除未被图案化光致抗蚀剂层212所覆盖的金属层210。其中,上述的过蚀刻工艺优选为湿式蚀刻工艺。由于对金属层210所进行的过蚀刻工艺是一各向同性蚀刻工艺,所以在图案化光致抗蚀剂层212下方的金属层210会被蚀刻掉,而产生底切(undercut)。此时,蚀刻后的金属层210的侧壁会呈现近似垂直的轮廓(profile)且已退至图案化光致抗蚀剂层212下方内侧。
请参照图8A至8E,其是绘示依据本发明的一优选实施例的一种制造薄膜晶体管的工艺步骤的结构示意图。在图8A中,藉由一灰化工艺(AshingProcess)移除部分的图案化光致抗蚀剂层212直至沟道区上方的金属层210暴露出为止。由于图案化光致抗蚀剂层212具有不同厚度,所以在此步骤中厚度小于第二部分212b的第一部分212a与第三部分212c会先被移除掉,而暴露出预形成沟道区上方的金属层210与部分位于栅极202一侧上方的金属层210。在本优选实施例中,是以氧气为蚀刻剂的蚀刻工艺来移除部分的图案化光致抗蚀剂层212,但亦不以此为限。
接着,如图8B所示,以金属层210为掩模,利用干蚀刻工艺来移除未被金属层210所覆盖的欧姆接触层208与半导体层206,直至绝缘层204暴露出来为止。其中,上述的干蚀刻工艺优选是以SF6/Cl2为蚀刻剂的等离子体蚀刻工艺。
随后,如图8C所示,蚀刻未被光致抗蚀剂层212a所覆盖的金属层210、欧姆接触层208与部分的半导体层206,以定义出源/漏极207a、207b与沟道区209。此时,在与后续将形成的像素电极相邻的源/漏极207b的一侧会形成具有第一斜角的侧边214,且在该处的部分半导体层206会形成一阶梯状的侧边。
接着,剥除残留于金属层210上的图案化光致抗蚀剂层212a,以形成如图8D所示的薄膜晶体管结构。此时,除了在与后续将形成的像素电极相邻的源/漏极207b的一侧会形成具有第一斜角的侧边214之外,且位于薄膜晶体管另侧的源/漏极207b的外侧具有第二斜角的侧边216(如图9所示,其是绘示依据本发明的一优选实施例的一种薄膜晶体管的俯视图,且图8A至8E是沿着图9中的I-I’切线的工艺步骤的剖面示意图。),具有第二斜角的侧边是相邻于第一斜角侧边214。根据本发明的优选实施例,上述的第二斜角的角度是大于第一斜角的角度。
最后,如图8E所示(请同时参照图9),先于金属层210与基板200上形成绝缘的保护层218。再以第三道光掩模工艺光刻蚀刻保护层218,以于源/漏极207a、207b上方形成接触窗220。随后,形成透明导电层222于保护层218上,并填满源/漏极207a、207b上的接触窗220。再以第四道光掩模工艺对透明导电层222进行光刻及蚀刻工艺,移除位于沟道区209上方的透明导电层222以定义出像素电极。如此一来,即可完成薄膜晶体管与像素电极的电性连接。其中,上述的透明导电层222的材质可以为铟锡氧化物、铟锌氧化物、铝锌氧化物、氧化铟或是氧化锡。
参照图10,其绘示依照本发明一优选实施例的一种制造薄膜晶体管的流程示意图(请同时参照图4至8E)。步骤304中,依序沉积绝缘层、半导体层、欧姆接触层与金属层于基板与栅极上。接着,在形成图案化光致抗蚀剂层于金属层上(步骤306)之后,对金属层进行一过蚀刻工艺(步骤308)。然后,在移除部分的图案化光致抗蚀剂层(步骤310)之后,蚀刻欧姆接触层与半导体层(步骤312)。随后,在蚀刻金属层、欧姆接触层与半导体层(步骤314)之后,移除图案化光致抗蚀剂层(步骤316)。最后,依序形成保护层与透明导电层于基板上(步骤318)。
请参照图11A至11D,其绘示依照本发明的另一优选实施例的一种制作薄膜晶体管的工艺流程的剖面示意图(请同时参照图10)。首先,如同上述的一优选实施例,依序沉积绝缘层204、半导体层206、欧姆接触层208与金属层210于基板200与栅极202上(步骤304)。接着,形成图案化光致抗蚀剂层212于金属层210之上(步骤306)。接着,对金属层210进行一过蚀刻工艺(步骤308)以移除未被图案化光致抗蚀剂层212所覆盖的金属层210。由于在图案化光致抗蚀剂层212下方的金属层210会被蚀刻掉,而产生底切(undercut),所以蚀刻后的金属层210的侧壁也会呈现近似垂直的轮廓(profile)且已退至图案化光致抗蚀剂层212下方内侧。
然而,不同于上述的一优选实施例的是,在以灰化工艺移除部分光致抗蚀剂层(步骤310)之前,先蚀刻欧姆接触层208与半导体层206(步骤312)直至绝缘层204暴露出来为止,如图11A所示。然后,如图11B所示,再以灰化工艺移除部分的图案化光致抗蚀剂层212a(步骤310),直至沟道区上方的金属层210暴露出来为止。
接着,如图11C所示,蚀刻金属层210、欧姆接触层208与半导体层206(步骤314),以定义出源/漏极207a、207b与沟道区209。然后,再移除残留于金属层上的图案化光致抗蚀剂层212a(步骤316)。此时,在与后续将形成的像素电极相邻的源/漏极207b的一侧也会形成一具有斜角的倾斜侧边214,且在该处的部分半导体层206也会形成一阶梯状的侧边。最后,如图11D所示,再依序形成保护层218与透明导电层222于基板200上(步骤318),以完成薄膜晶体管与像素电极的电性连接。
由上述可知,应用本发明的方法可以于与后续将形成的像素电极相邻的源/漏极的一侧的侧壁上蚀刻出一较为平缓的轮廓,以降低在后续像素电极形成时的阶梯覆盖困难度,进而降低薄膜晶体管与像素电极的电性连接失败的问题。且本发明的方法是提供一种改良的半调式光掩模,以形成不同厚度的图案化光致抗蚀剂层。除此之外,应用本发明的方法还可以提高产品良率,且同时降低制造成本。
本发明并不仅限于应用在液晶显示器中薄膜晶体管的工艺中,任何于基板上形成薄膜晶体管的制造技术,例如应用于有机电致发光显示器(organic electro-luminescence display;OELD)上,都可运用本发明所揭露的方法来解决沉积材料层以覆盖薄膜晶体管时产生的阶梯覆盖性不佳的问题。
虽然本发明已以一优选实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可作各种的更动与润饰,因此本发明的保护范围当视所附权利要求所界定者为准。
Claims (10)
1.一种制造薄膜晶体管的方法,是用于一显示面板,该方法包括:
形成一栅极于一基板上;
依序形成一绝缘层、一半导体层、一欧姆接触层及一金属层覆盖于该栅极及该基板上;
形成一图案化光致抗蚀剂层于该栅极及该栅极一侧上方的该金属层上,该图案化光致抗蚀剂层具有至少一第一部分、至少一第二部分与至少一第三部分,其中该第一部分是用以定义为一沟道区,该第二部分是用以定义为一源/漏极,该第三部分是位于部分该第二部分的一侧且远离该第一部分,该第二部分邻接该第一部分及该第三部分,且该第二部分厚度大于该第一部分及该第三部分;以及
选择性蚀刻该金属层、该欧姆接触层及该半导体层,用以定义出该沟道区与该源/漏极,且部分该源/漏极的远离该沟道区的一侧形成至少一第一斜角的侧边,
其中该选择性蚀刻该金属层、该欧姆接触层及该半导体层的步骤包括:
(a)以一过蚀刻移除部分的该金属层;
(b)移除该第一部分、该第三部分以及部分该第二部分的该图案化光致抗蚀剂层,以暴露位于该沟道区上方的该金属层;
(c)蚀刻未被该图案化光致抗蚀剂层及该金属层所覆盖的该半导体层与该欧姆接触层至该绝缘层暴露出来为止;
(d)蚀刻未被该光致抗蚀剂层所覆盖的该金属层、该欧姆接触层及该半导体层;其中步骤(b)与步骤(c)顺序可互换。
2.如权利要求1所述的方法,其中部分该源/漏极的一侧还包括形成至少一第二斜角的侧边,且该第二斜角的侧边相邻于该第一斜角的侧边。
3.如权利要求2所述的方法,其中该第二斜角的角度大于该第一斜角的角度。
4.如权利要求1所述的方法,还包括形成一图案化保护层于该基板和金属层上,且该源/漏极上的该图案化保护层具有多个接触窗。
5.如权利要求4所述的方法,还包括形成一图案化导电层于该图案化保护层上,且该图案化导电层通过该些接触窗电性连接于该源/漏极。
6.如权利要求1所述的方法,其中该第一部分的厚度是大于或等于该第三部分。
7.如权利要求1所述的方法,其中该第一部分的厚度是小于或等于该第三部分。
8.如权利要求1所述的方法,其中该过蚀刻是一湿式蚀刻。
9.如权利要求1所述的方法,其中该栅极与该金属层选自钼、铝、铜、铬、钛、银以及其任意组合所形成的合金或多层金属层所组成的群组。
10.如权利要求1所述的方法,其中部分该半导体层的一侧具有一阶梯状的侧边。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610006060XA CN100552898C (zh) | 2006-01-24 | 2006-01-24 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610006060XA CN100552898C (zh) | 2006-01-24 | 2006-01-24 | 薄膜晶体管及其制造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910133889XA Division CN101567391B (zh) | 2006-01-24 | 2006-01-24 | 薄膜晶体管的结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1828851A CN1828851A (zh) | 2006-09-06 |
CN100552898C true CN100552898C (zh) | 2009-10-21 |
Family
ID=36947137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610006060XA Active CN100552898C (zh) | 2006-01-24 | 2006-01-24 | 薄膜晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100552898C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347576B (zh) * | 2013-07-24 | 2017-06-09 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
-
2006
- 2006-01-24 CN CNB200610006060XA patent/CN100552898C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN1828851A (zh) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6081308A (en) | Method for manufacturing liquid crystal display | |
CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
EP1380880A1 (en) | Method for manufacturing liquid crystal display | |
US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
US20020052058A1 (en) | Manufacturing process of thin film transistor liquid crystal display | |
US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
JP2007103569A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 | |
CN102456619B (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
CN101567391B (zh) | 薄膜晶体管的结构 | |
US6693297B2 (en) | Thin film transistor formed by an etching process with high anisotropy | |
CN101021658B (zh) | 液晶显示面板的半导体结构及其制作方法 | |
EP3185287A1 (en) | Array substrate and manufacturing method thereof, and display device | |
CN100449737C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
US6291255B1 (en) | TFT process with high transmittance | |
KR102066623B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
CN100552898C (zh) | 薄膜晶体管及其制造方法 | |
TWI298542B (en) | Thin film transistor and method for manufacturing the same | |
US6353464B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring | |
CN101388413B (zh) | 薄膜晶体管及其制造方法与应用其的液晶显示面板 | |
KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
CN100474090C (zh) | 薄膜晶体管矩阵基板制造方法 | |
CN100444007C (zh) | 薄膜晶体管矩阵基板制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |