CN100466277C - 光感测芯片的封装结构 - Google Patents

光感测芯片的封装结构 Download PDF

Info

Publication number
CN100466277C
CN100466277C CNB2005101154671A CN200510115467A CN100466277C CN 100466277 C CN100466277 C CN 100466277C CN B2005101154671 A CNB2005101154671 A CN B2005101154671A CN 200510115467 A CN200510115467 A CN 200510115467A CN 100466277 C CN100466277 C CN 100466277C
Authority
CN
China
Prior art keywords
optical sensing
sensing chip
substrate
encapsulating structure
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101154671A
Other languages
English (en)
Other versions
CN1959994A (zh
Inventor
陈柏宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIGURD CO Ltd
SIGURD MICROELECTRONICS CORP
Original Assignee
SIGURD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIGURD CO Ltd filed Critical SIGURD CO Ltd
Priority to CNB2005101154671A priority Critical patent/CN100466277C/zh
Publication of CN1959994A publication Critical patent/CN1959994A/zh
Application granted granted Critical
Publication of CN100466277C publication Critical patent/CN100466277C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Microscoopes, Condenser (AREA)

Abstract

一种光感测芯片的封装结构，乃将电镀贯孔穿设于基板中，以电性连接布设于基板上、下表面的金属布线，且电镀贯孔可从基板中央开设，而非位于基板周侧，由此可避免于填胶制程中受到污染，并可利用保护层来封合电镀贯孔产生的空隙，以提高制程良率，另外，更可利用具有粘性的保护层，可同时发挥固着组件的作用，进而减少生产成本及提高产品品质。

Description

光感测芯片的封装结构
技术领域
本发明是有关一种光感测芯片的封装结构，特别是指一种可提高生产良率的光感测芯片的封装结构。
背景技术
如图1所示，传统的CMOS光感测模块(CMOS imagesensor)封装结构，具有基板10、光感测芯片20、镜座30和镜筒40，基板10上下表面布设有数条金属布线11，金属布线11透过基板10两侧的电镀贯孔(Plated throughvia)12做电性连接，光感测芯片20有一光感测区21，光感测芯片20固定于基板10上，再利用打线接合方式，透过金属布线11将光感测芯片20电性连接至基板10，而射出成形的镜座30粘着于基板10上，将光感测芯片20包覆住，镜筒40则套置于镜座30中，其包含有透孔41与非球面镜片42，由透孔41可通透光源，使光源可经非球面镜片42传送至光感测芯片20上成像。
然而，已知的封装结构有一主要缺点，镜座40在做涂胶制程时，胶体会沿着基板10两侧的电镀贯孔12流到基板10下表面，而造成基板10污损；若是胶量不足的话，封合会有孔隙发生，可能会发生可性赖性测试问题。所以，为达到较高的品质与良率，电镀贯孔12与镜座30封合之间的涂胶量必须精确的考量，而增加封装制程的复杂度与生产成本。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种光感测芯片的封装结构，乃将电镀贯孔穿设于基板内，而非设于基板周侧，可避免涂胶制程所造成的污损，并由保护层来封住电镀贯孔产生的空隙，由此可提高制程良率，而大体上解决先前技术存在的缺点。
本发明的另一目的在于提供一种光感测芯片的封装结构，将电镀贯孔设置于基板上对应于光感测组件所在的位置，并由保护层覆盖电镀贯孔产生的空隙，此保护层是同时帮助光感测芯片粘着于基板上，以确保产品品质以及减少生产成本。
本发明的又一目的在于提供一种光感测芯片的封装结构，将电镀贯孔设置于基板上对应于镜筒所在的位置，并由保护层覆盖电镀贯孔产生的空隙，此保护层是同时帮助镜筒粘着于基板上，以确保产品品质以及减少生产成本。
因此，为达上述目的，本发明所揭露的一种光感测芯片的封装结构，其特征在于，包含：
一基板，上表面与下表面具有复数条金属布线，且该上表面与该下表面间穿设有至少一电镀贯孔，该些金属布线是由该电镀贯孔做电性连接；
一保护层，设置于该基板的该上表面，覆盖该电镀贯孔；
一光感测芯片，装设于该基板上，并由该些金属布线与该基板电性连接；
一镜座，为两端透空的中空体，装设于该基板，并包围住该光感测芯片；及
一镜筒，是可活动地套设于该镜座内，以相对于该光感测芯片作相对位移，且该镜筒设有至少一镜片与一透孔，该透孔可通透光源，以供该镜片接收该光源。
其中该保护层是绿漆、热硬化胶、银胶或双面胶体。
其中该电镀贯孔是位于该基板上对应该镜座的位置，该保护层是可粘着该镜座于该基板。
其中该电镀贯孔是位于该基板上对应该光感测芯片的位置，该保护层是可粘着该光感测芯片于该基板。
其中该基板上表面还包含一第一粘着层，用以粘着该光感测芯片于该基板。
其中该第一粘着层是热硬化胶。
其中该基板上表面还包含一第二粘着层，用以粘着该镜座于该基板。
其中该第二粘着层是热硬化胶。
其中该基板下表面还包含一胶体层，覆盖该电镀贯孔。
其中该胶体层是绿漆或热硬化胶。
其中该光感测组件是由一条以上的金属线连接该些金属布线，以电性连接该基板。
本发明一种光感测芯片的封装结构，其特征在于，包含：
一基板，上表面与下表面具有复数条金属布线，且至少一电镀贯孔是自该上表面中央开设，使得该电镀贯孔整个受到该基板所包围，该些金属布线是藉由该电镀贯孔做电性连接；
一光感测芯片，装设于该基板上，并由该些金属布线与该基板电性连接；
一镜座，为两端透空的中空体，装设于该基板，并包围住该光感测芯片；及
一镜筒，是可活动地套设于该镜座内，以相对于该光感测芯片作相对位移，且该镜筒设有至少一镜片与一透孔，该透孔可通透光源，以供该镜片接收该光源。
该基板的该上表面还包含一保护层，覆盖该电镀贯孔。
其中该保护层是绿漆、热硬化胶、银胶或双面胶体。
其中该电镀贯孔是位于该基板上对应该镜座的位置，该保护层是可粘着该镜座于该基板。
其中该电镀贯孔是位于该基板上对应该光感测芯片的位置，该保护层是可粘着该光感测芯片于该基板。
其中该基板上表面还包含一第一粘着层，用以粘着该光感测芯片于该基板。
其中该第一粘着层是热硬化胶。
其中该基板上表面还包含一第二粘着层，用以粘着该镜座于该基板。
其中该第二粘着层是热硬化胶。
其中该基板下表面还包含一胶体层，覆盖该电镀贯孔。
其中该胶体层是绿漆或热硬化胶。
其中该光感测组件是由一条以上的金属线连接该些金属布线，以电性连接该基板。
其中，本发明的电镀贯孔位于基板上对应镜座的位置，并采用具有胶粘性质的保护层，以同时达到将镜座粘着于基板上的目的，或者，电镀贯孔亦可位于基板上对应光感测芯片的位置，则保护层可将光感测芯片粘着于基板，因此，本发明不但可防止封装过程中，胶体污染所造成的良率损失，从而提高生产良率、确保产品品质，更可降低生产成本。
另外，本发明所揭露的光感测芯片的封装结构中，可将电镀贯孔从基板的上表面的中央开设，使得电镀贯孔整个受到基板所包围，而非位于基板的周侧，以避免填胶制程受到污染的情况，而本发明的光感测芯片的封装结构可由基板、光感测芯片、镜座与镜筒所构成，基板上表面与下表面配置有数条金属布线，且金属布线可透过前述电镀贯孔电性相连，光感测芯片装设在基板的上表面，并透过金属布线电性连接至基板，而镜筒中心线上设有镜片与透孔，镜片可藉由透孔接收光源，镜座为两端透空的中空体，其装设于基板上方，并包覆住光感测芯片，镜筒乃是以可活动的方式套设于镜座内，并利用镜座作为保护以及导引或辅助导引镜筒对光感测芯片做相对距离的调整，以光学聚焦成像。
附图说明
为使对本发明的目的、构造特征及其功能有进一步的了解，以下配合附图详细说明如下，其中：
图1是传统光感测芯片的封装结构的示意图；
图2是本发明的第一实施例所提供的光感测芯片的封装结构的示意图；
图3是本发明的第二实施例所提供的光感测芯片的封装结构的示意图；及
图4是本发明的第三实施例所提供的光感测芯片的封装结构的示意图。
具体实施方式
如图2所示，为本发明的第一实施例所提供的光感测芯片的封装结构，主要包括基板50、保护层60、光感测芯片70、镜座80与镜筒90。基板50上表面与下表面配置有数条金属布线51，且基板50的上表面与下表面间穿设有一电镀贯孔52，使得前述金属布线51可透过电镀贯孔52电性连接；而保护层60是可选自绿漆、热硬化胶、银胶或双面胶体，其设置在基板50的上表面，并覆盖住电镀贯孔52，以封合电镀贯孔52形成的孔隙；光感测芯片70装设于基板50上，其表面具有光感测区71，并透过打线接合(BondingWire)的方式，使用金属线72连接金属布线51，和基板50作电性连接；而镜筒90包含有镜片91以及透孔92，透孔92穿设于镜筒90前端，以通透光源，镜片91可藉由透孔92接收光源后，将光源聚焦并传送至光感测芯片70，至于镜座80为两端透空的中空体，将其装设于基板50上方，并将光感测芯片70包围住，另外，镜筒90是以可活动的方式套设于镜座80内，以使镜筒90受到保护以及可导引或辅助导引镜筒90作相对位移，调整镜筒90对于光感测芯片70的相对距离，进而改变光源聚焦成像的效果。
其中，本实施例在基板50下表面是利用胶体层53将电镀贯孔52覆盖，进一步防止电镀贯孔52产生空隙，胶体层53可为绿漆或热硬化胶；另外，基板50上表面可包含一第一粘着层54，用以将光感测芯片70粘着于基板50上，而基板50上表面更可包含一第二粘着层55，用以将镜座80粘着于基板50上，第一粘着层54与第二粘着层55可为热硬化胶。
和先前技术不同，本发明乃提供一个较高可性赖性与较高生产良率的可行性，将电镀贯孔穿设于基板，而非设置于基板的两侧，可避免涂胶制程中受到污染，并由保护层防止电镀贯孔产生孔隙，而本发明的保护层可具有粘性，进而可产生固着的功能，故由变化电镀贯孔的位置，保护层将可发挥双重的效果，可提高产品良率以及减少制程成本。
如图3所示，本发明的第二实施例，乃将电镀贯孔56设置于基板50上对应镜座80的位置，保护层61覆盖在电镀贯孔56上，可封合电镀贯孔56产生的孔隙，且保护层61为具有粘性的材质，比如为热硬化胶，而可同时达到将镜座80粘着于基板50的作用。
或者，如图4所示，本发明的第三实施例，乃将电镀贯孔57设置于基板50上对应光感测芯片70的位置，保护层62覆盖在电镀贯孔57上，可封合电镀贯孔57产生的孔隙，且保护层62为具有粘性的材质，比如为银胶或双面胶体，而可同时达到将光感测芯片70粘着于基板50的作用。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的申请专利范围。

Claims (19)

1.一种光感测芯片的封装结构，其特征在于，包含：
一基板，上表面与下表面具有多条金属布线，且该上表面与该下表面间穿设有至少一电镀贯孔，所述金属布线由该电镀贯孔做电性连接，该电镀贯孔位于该基板上对应该光感测芯片的位置，该保护层粘着该光感测芯片于该基板，该基板下表面还包含一胶体层，覆盖该电镀贯孔；
一保护层，设置于该基板的该上表面，覆盖该电镀贯孔；
一光感测芯片，装设于该基板上，并由所述金属布线与该基板电性连接；
一镜座，为两端透空的中空体，装设于该基板，并包围住该光感测芯片；及
一镜筒，可活动地套设于该镜座内，以相对于该光感测芯片作相对位移，且该镜筒设有至少一镜片与一透孔，该透孔可通透光源，以供该镜片接收该光源。
2.如权利要求1所述的光感测芯片的封装结构，其特征在于，其中该保护层是绿漆、热硬化胶、银胶或双面胶体。
3.如权利要求1所述的光感测芯片的封装结构，其特征在于，其中该电镀贯孔位于该基板上对应该镜座的位置，该保护层粘着该镜座于该基板。
4.如权利要求1所述的光感测芯片的封装结构，其特征在于，其中该基板上表面还包含一第一粘着层，用以粘着该光感测芯片于该基板。
5.如权利要求4所述的光感测芯片的封装结构，其特征在于，其中该第一粘着层是热硬化胶。
6.如权利要求1所述的光感测芯片的封装结构，其特征在于，其中该基板上表面还包含一第二粘着层，用以粘着该镜座于该基板。
7.如权利要求6所述的光感测芯片的封装结构，其特征在于，其中该第二粘着层是热硬化胶。
8.如权利要求1所述的光感测芯片的封装结构，其特征在于，其中该胶体层是绿漆或热硬化胶。
9.如权利要求1所述的光感测芯片的封装结构，其特征在于，其中该光感测组件由一条以上的金属线连接所述金属布线，以电性连接该基板。
10.一种光感测芯片的封装结构，其特征在于，包含：
一基板，上表面与下表面具有多条金属布线，且至少一电镀贯孔是自该上表面中央开设，使得该电镀贯孔整个受到该基板所包围，所述金属布线由该电镀贯孔做电性连接，该电镀贯孔位于该基板上对应该光感测芯片的位置，该保护层粘着该光感测芯片于该基板，该基板下表面还包含一胶体层，覆盖该电镀贯孔；
一光感测芯片，装设于该基板上，并由所述金属布线与该基板电性连接；
一镜座，为两端透空的中空体，装设于该基板，并包围住该光感测芯片；及
一镜筒，可活动地套设于该镜座内，以相对于该光感测芯片作相对位移，且该镜筒设有至少一镜片与一透孔，该透孔可通透光源，以供该镜片接收该光源。
11.如权利要求10所述的光感测芯片的封装结构，其特征在于，该基板的该上表面还包含一保护层，覆盖该电镀贯孔。
12.如权利要求11所述的光感测芯片的封装结构，其特征在于，其中该保护层是绿漆、热硬化胶、银胶或双面胶体。
13.如权利要求11所述的光感测芯片的封装结构，其特征在于，其中该电镀贯孔位于该基板上对应该镜座的位置，该保护层粘着该镜座于该基板。
14.如权利要求11所述的光感测芯片的封装结构，其特征在于，其中该基板上表面还包含一第一粘着层，用以粘着该光感测芯片于该基板。
15.如权利要求14所述的光感测芯片的封装结构，其特征在于，其中该第一粘着层是热硬化胶。
16.如权利要求11所述的光感测芯片的封装结构，其特征在于，其中该基板上表面还包含一第二粘着层，用以粘着该镜座于该基板。
17.如权利要求16所述的光感测芯片的封装结构，其特征在于，其中该第二粘着层是热硬化胶。
18.如权利要求10所述的光感测芯片的封装结构，其特征在于，其中该胶体层是绿漆或热硬化胶。
19.如权利要求11所述的光感测芯片的封装结构，其特征在于，其中该光感测组件由一条以上的金属线连接所述金属布线，以电性连接该基板。
CNB2005101154671A 2005-11-03 2005-11-03 光感测芯片的封装结构 Expired - Fee Related CN100466277C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101154671A CN100466277C (zh) 2005-11-03 2005-11-03 光感测芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101154671A CN100466277C (zh) 2005-11-03 2005-11-03 光感测芯片的封装结构

Publications (2)

Publication Number Publication Date
CN1959994A CN1959994A (zh) 2007-05-09
CN100466277C true CN100466277C (zh) 2009-03-04

Family

ID=38071569

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101154671A Expired - Fee Related CN100466277C (zh) 2005-11-03 2005-11-03 光感测芯片的封装结构

Country Status (1)

Country Link
CN (1) CN100466277C (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455774B1 (en) * 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
CN2640045Y (zh) * 2003-06-18 2004-09-08 胜开科技股份有限公司 影像感测器模组
CN2679853Y (zh) * 2003-12-02 2005-02-16 胜开科技股份有限公司 封装影像感测器模组
JP2005101306A (ja) * 2003-09-25 2005-04-14 Canon Inc 個体撮像素子パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455774B1 (en) * 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
CN2640045Y (zh) * 2003-06-18 2004-09-08 胜开科技股份有限公司 影像感测器模组
JP2005101306A (ja) * 2003-09-25 2005-04-14 Canon Inc 個体撮像素子パッケージ
CN2679853Y (zh) * 2003-12-02 2005-02-16 胜开科技股份有限公司 封装影像感测器模组

Also Published As

Publication number Publication date
CN1959994A (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
CN101064329B (zh) 光学器件和使用该光学器件的光学模块
CN104094405B (zh) 拍摄单元及拍摄装置
CN101981913B (zh) 晶片级光学元件的安装
CN206294240U (zh) 阵列摄像模组和双摄像模组及其线路板组件和电子设备
CN101730863B (zh) 相机模块及其制造方法
US8553142B2 (en) Camera lens module and manufacturing method thereof
CN201035859Y (zh) 高密度全功能led显示屏模块
CN107369675A (zh) 器件及电子装置
CN101355126B (zh) 侧面发光型发光二极管封装体及其制造方法
CN1591885A (zh) 固态象传感装置的制造方法
CN107566691A (zh) 感光组件和摄像模组及其制造方法
CN106104660A (zh) 显示面板、显示设备以及制造显示面板的方法
CN100451813C (zh) 具有使由在滤光件上的尘粒引起的缺陷最少的相机模块
CN206807579U (zh) 分体式阵列摄像模组
CN103794573B (zh) 电子封装模块及其制造方法
CN101039381A (zh) 影像感测模块及其制造方法
CN101764140A (zh) 覆晶式影像感测模块及其制作方法
CN209982580U (zh) 一种芯片侧面点胶固化结构及摄像头模组
CN104849893B (zh) 硅基液晶的晶圆级液晶组装及显示模块及其制造方法
CN100466277C (zh) 光感测芯片的封装结构
CN107734215A (zh) 摄像模组及其模塑感光组件和制造方法以及电子设备
CN206313866U (zh) 阵列摄像模组及其模塑感光组件以及带有阵列摄像模组的电子设备
CN106129027B (zh) 生物识别封装结构与制作方法
CN209692889U (zh) 摄像模组
CN108307094A (zh) 线路板和模塑感光组件及其制造方法以及摄像模组和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20091203