CN100463584C - 孔柱分割式连通孔结构与其制造方法 - Google Patents
孔柱分割式连通孔结构与其制造方法 Download PDFInfo
- Publication number
- CN100463584C CN100463584C CNB2004100922299A CN200410092229A CN100463584C CN 100463584 C CN100463584 C CN 100463584C CN B2004100922299 A CNB2004100922299 A CN B2004100922299A CN 200410092229 A CN200410092229 A CN 200410092229A CN 100463584 C CN100463584 C CN 100463584C
- Authority
- CN
- China
- Prior art keywords
- intercommunicating pore
- column
- pore structure
- dividing type
- pore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
Abstract
本发明提供一种孔柱分割式连通孔结构与制造方法。此孔柱分割式连通孔结构是将电气连接至一承载体,主要包含至少二个分离式导体。该至少二个分离式导体组成一中空孔柱状结构或一实心孔柱状结构,并在纵切或斜切方向上形成至少一个间隙。本发明还包含一填充层,为一填充材料填充于各导体之间。依填充材料的不同,此孔柱分割式连通孔结构可作为电容组件或电阻组件,或是具有信号屏蔽效果。此外,由于本发明是在传统无屏蔽效果的连通孔完成之后,再进行后加工所形成,更具备了低成本与可调整电气特性的优点。
Description
技术领域
本发明涉及一种连通孔结构与其制造方法,尤其是一种可作为电容(capacitor)或电阻(resistor),或是具有信号屏蔽效果的孔柱分割式连通孔结构与其制造方法。
背景技术
电子设备正朝着高速、低耗、小体积、高抗干扰性的方向发展,这一发展趋势对印刷电路板(printed circuit board,PCB)与高频电路的设计提出了很多新要求。而高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须的,也是降低干扰的有效手段。此外,由于多层板对高密度线路、高布线容量的需求日盛,也连带的对电气特性,如串音(crosstalk)、阻抗特性的整合的要求更趋严格。
电路板中的连通孔原本有两个目的,即插件及做为各层间的互连(interconnect)通电。目前表面组装组件(surface mount device,SMD)比例增大,插装零件很少,而为了节省板面的面积,这种不插件的连通孔,其直径都很小(25毫英时以下)。
实际上,连通孔有许多多元化的应用。在欧洲第1341254号专利公告文献中,披露一种互连的高频传输线系统。该两条高频传输线是针对带线(stripline)或微带线(microstrip),分别备有一整层的接地层,利用一已切开的连通孔(cut via)、一电极(electrode)以及位于已切开的连通孔与接地层之间的一间隙(clearance)的结构,除了提供两条高频传输线一个坚固的机械式连接点(junction)之外,并达到一个良好的阻抗匹配(impedance matching)。然而,各高频传输线必须具备一整层的接地层,实在浪费板面的面积。
图1A是包含一SMD式电容的基板(substrate)。图1B包含一埋入式(embedded type)电容的基板。
目前在电路板上的电容与电阻组件,包含在本领域广为应用的SMD式与目前正被积极推广使用的埋入式。在图1A中,若集成电路(integratedcircuit,IC)101要传递信号至SMD电容103,需经过走线(trace)102,其中SMD电容103占用了板面面积。而在图1B中,若集成电路101要传递信号至埋入式电容106,需经过走线102与走线106,信号的走线比较长并且通常须在基板108内压合整片的电容性材料层107。两种方式各有优缺点。
在中国台湾第525417号专利公告文献中,披露了一种子母贯通孔结构200(参考图2),其使用于一承载体中,包括一大孔径的柱形导体201、一小孔径的柱形导体202与一中间层203。该子母贯通孔结构200具有信号屏蔽的功能,亦能作为电容器或电阻器使用。然而,该子母贯通孔结构200的同轴线式的设计,有如电感性组件(将于以下验证),在高频时因阻抗值相当高会造成严重的损耗。此外,于中国台湾第589729号专利公告文献中,披露了一种具有屏蔽式镀通孔结构的基板(参考图3),其中的镀通孔结构与图1雷同,也是同轴线式的设计,因此亦面临相同的难题。
连通孔结构,基本上都具有缩短走线的路径与减少电路板复杂度的功能。但是,若能加上低成本与可调整电气特性值(阻抗值、电阻值或电容值)的条件,将是最实用的连通孔结构。
发明内容
本发明为实现一种达到所有优点的实用的连通孔结构。其主要目的是提供一种孔柱分割式连通孔结构。
该孔柱分割式连通孔结构,其电气连接至一承载体,该孔柱分割式连通孔结构主要包含至少二个分离式导体(separate conductor)。该至少二个分离式导体组成一孔柱状结构,其中该孔柱状结构为一中空孔柱状结构或实心孔柱状结构,当该孔柱状结构为一中空孔柱状结构时,在该孔柱状结构的纵切或斜切方向上形成至少两个间隙(gap);当该孔柱状结构为一实心孔柱状结构时,在该孔柱状结构的纵切或斜切方向上形成至少一个间隙。
根据本发明,孔柱分割式连通孔结构还包含一填充层。该填充层为一填充材料填充于各导体之间。孔柱分割式连通孔结构的电气特性因所填入的填充材料的不同而有所差异。当填充材料为介电常数大于1的电容性材料时,此孔柱分割式连通孔结构可作为电容组件使用。而当填充材料为电阻性材料时,此孔柱分割式连通孔结构可作为电阻组件使用。另外,若要此孔柱分割式连通孔结构发挥屏蔽功能时,则只需将连通孔中的一导体连接至电路中的接地点或接地层即可达到具有电气屏蔽/控制效果的传输线结构。
在本发明的第一与第二实施例中,分离式导体组成一中空孔壁形柱状结构。而在本发明的第三与第四实施例中,分离式导体组成一孔形实心柱状结构。
本发明另一个目的是提供一种孔柱分割式连通孔结构的制造方法。此方法主要包含以下步骤:(a)提供一个具有一连通孔结构的承载体,该连通孔结构是一中空孔壁形或实心的孔柱状结构,并镀上或填充一导电材质于该孔柱状结构的中空孔壁或实心部分。(b)以一切割方式纵切或斜切连通孔结构的导电材质,以在中空孔柱状结构上形成至少两个间隙,或在实心孔柱状结构上形成至少一个间隙,从而形成至少二个互不相连的导体,此至少二个互不相连的导体组成一孔柱状结构。(c)依据多个预定参数,调整及决定各间隙大小的最佳值。
根据本发明,步骤(b)的切割方式包含镭射切割(laser trimming)、刀具或模具切割(tooling cutting)。步骤(c)中的多个预定参数包含各导体之间的间隙大小以及各导体之间所预定的电气特性值。
根据本发明,孔柱分割式连通孔结构的形成是在传统无屏蔽效果的连通孔完成之后,再进行后加工所形成,具备了一些优点。这些优点包括:(1)低成本,(2)可调整电气特性值(阻抗值、电阻值或电容值),(3)单一连通孔结构包含多组电容组件、电阻组件或具有屏蔽功能的连通孔组件,(4)单一承载体上所包含的不同连通孔,具有不同的电气特性,即电容组件、电阻组件或具有屏蔽功能的连通孔组件,(5)无须在基板(以PCB板或集成电路基板为例)内,压合整片电容性材料层,而改以填洞方式将填充材料填入连通孔中,形成埋入式组件。
在此配合下列图标、实施例的详细说明及申请专利范围,将上述及本发明的其它目的与优点详述于后。
附图说明
图1A是包含一SMD式电容的一传统基板。
图1B是包含一埋入式电容的一传统基板。
图2是一传统的子母贯通孔结构。
图3是一传统具有屏蔽式镀通孔结构的基板。
图4A是本发明的孔柱分割式连通孔结构的结构透视图。
图4B是图4A中再包含填入一填充层于导体之间的结构透视图。
图5A是本发明的第一实施例的俯视图。
图5B是本发明的第一实施例的结构透视图。
图5C说明本发明的第一实施例,位于承载体外部的结构示意图。
图5D为图5C中虚线区块的放大立体图。
图5E是本发明的第二实施例,单一连通孔结构包含二个组件的结构透视图。
图6A与图6B为具有不同孔壁形状的孔柱分割式连通孔结构的剖面结构示意图。
图6C是在斜切方向上形成二个间隙的孔柱分割式连通孔结构的立体结构示意图。
图7A与图7B为包含三个与四个导体的孔柱分割式连通孔结构的俯视图。
图8A是本发明的第三实施例的俯视图。
图8B是本发明的第三实施例的结构透视图。
图8C是本发明的第四实施例,单一连通孔结构包含二个组件的结构透视图。
图9A是本发明的制造方法的流程图。
图9B是在图9A的步骤流程中再包含将一填充材料填入于各导体之间的流程图。
图10A~图10F说明本发明的制造方法的立体结构透视图。
图11是包含一作为电容组件用的孔柱分割式连通孔结构的基板的示意图。
图12是比较不同的连通孔结构的电气特性。
其中,附图标记说明如下:
101 集成电路 102,105 走线
103,106 SMD电容 104,108 基板
107 电容性材料层 110 连通孔电容
200 子母贯通孔结构 201 大孔径的柱形导体
202 小孔径的柱形导体 203 中间层
400,410,510,520,810,820,1000, 401 承载体
孔柱分割式连通孔结构
402,403,502,503,802,803, 404,504,513,514,813,814,填充层511a~511b,512a~512b,811a~811b,812a~812b导体
405,505,805 间隙 511,512,811,812 连通孔分割单元
901 提供一个备有一连通孔结构的承载体,此连通孔结构是一中空或实心的孔柱状结构,并镀上或填充一导电材质于此孔柱状结构
902 以一切割方式纵切或斜切连通孔结构的导电材质,以形成至少一个间隙与至少二个互不相连的导体,这些互不相连的导体组成一孔柱状连通孔结构
902a 填入至少一填充材料于各导体之间
903 依据多个预定参数,调整及决定各间隙大小的最佳值
1002 导电材质 1020 刀具
具体实施方式
图4A是本发明的孔柱分割式连通孔结构的结构透视图。孔柱分割式连通孔结构400除了可形成于承载体401的内侧,亦能位于承载体401的外部,以下以孔柱分割式连通孔结构形成于承载体401的内侧做说明。
参考图4A,本发明的孔柱分割式连通孔结构400,电气连接至一承载体401,连通孔结构400包含至少二个分离式导体402、403。该至少二个分离式导体402、403组成一孔柱状结构,并在孔柱状结构的纵切或斜切方向上形成至少一个间隙(gap)405。另外,本发明的孔柱分割式连通孔结构410还包含一填充层404,该填充层404为一填充材料填充于导体402、403之间,如图4B所示。
图5A是本发明的第一实施例的俯视图。图5B是本发明的第一实施例的结构透视图。图5C说明本发明的第一实施例,位于承载体外部的结构示意图。图5D为图5C中虚线区块的放大立体图。图5E是本发明的第二实施例,单一连通孔结构包含二个组件的结构透视图。
以下详细说明本发明的第一与第二实施例的结构。
参考图5A,本发明的孔柱分割式连通孔结构510,是电气连接至一承载体401,此孔柱分割式连通孔结构510主要包含至少二个分离式导体502、503,与一填充层504。二个分离式导体502、503组成一中空孔壁形结构,并在纵切或斜切方向上形成至少二个间隙505。该填充层504为一填充材料填充于二个导体502、503之间。
而且,孔柱分割式连通孔结构510除了可形成于承载体401的内侧(如图5A与图5B),亦能位于承载体401的外部,如图5C所示。其中,图5D所示为图5C的虚线区块中单独的孔柱分割式连通孔结构510的放大立体图。
其中,填充层504所使用的填充材料为介电常数大于1的电容性材料时,此孔柱分割式连通孔结构510作为一电容组件使用。同理,当填充材料为电阻性材料时,此孔柱分割式连通孔结构510作为一电阻组件使用。另外,若要孔柱分割式连通孔结构发挥屏蔽功能时,则只需将连通孔中的一导体连接至电路中的接地点或接地层即可达到具有电气屏蔽/控制效果的传输线结构。
根据本发明,孔柱分割式连通孔结构不但有单一连通孔,单一组件的电气特性。在单一连通孔结构中,还可包含多个组件。如图5E所示,孔柱分割式连通孔结构510在被横切之后,还成为包含二个连通孔分割单元511、512的孔柱分割式连通孔结构520,每一连通孔分割单元511、512的电气特性依据填入的填充材料513、514的不同,而有差异。
图6A与图6B为具有不同孔壁形状的孔柱分割式连通孔结构的剖面结构示意图。图6C是在斜切方向上形成二个间隙的孔柱分割式连通孔结构的立体结构示意图。
图7A与图7B为包含三个与四个导体的孔柱分割式连通孔结构的俯视图。
孔柱分割式连通孔结构的横切面可以是任意形状,例如圆形(如图6A)、椭圆形(如图5A)或矩形(如图6B)。孔柱分割式连通孔结构的各导体之间的间隙不但可形成于纵切方向(如图5B),亦可形成于斜切方向(如图6C)。
再者,承载体401可以为一电路板、一集成电路脚座、一转接板、一连接器、一散热片或一般载具。另一方面,孔柱分割式连通孔结构亦可以由二个以上的分离式导体组成一孔壁形结构,例如三个(如图7A)或四个(如图7B)。又,制作导体的材料可以是铜、金、银、铂、钯或其它金属材料。
以下说明本发明的第三与第四实施例,以形成于一承载体401的内侧为例作说明。
图8A是本发明的第三实施例的俯视图。图8B是本发明的第三实施例的结构透视图。图8C是本发明的第四实施例,单一连通孔结构包含二个组件的结构透视图。
参考图8A、图8B,孔柱分割式连通孔结构810电气连接至一承载体401,此孔柱分割式连通孔结构810主要包含至少二个分离式导体802、803与一填充层804。二个分离式导体802、803组成一孔形实心柱状结构,并在纵切或斜切方向上形成至少一个间隙805。此填充层804为一填充材料填充于二个导体802、803之间。如图8C所示,孔柱分割式连通孔结构810在被横切之后,成为包含二个连通孔分割单元811、812的孔柱分割式连通孔结构820,每一连通孔分割单元811、812的电气特性依据填入的填充材料813、814的不同,而有所差异。
图9A是本发明的制造方法的流程图。图10A~图10F说明本发明的制造方法的立体结构透视图。
以下参考图9A与图10A~图10F,详细说明本发明的制造方法。
首先,于步骤901中,提供一个备有一连通孔结构1000的承载体401,连通孔结构是一中空或实心的孔柱状结构,并镀上或填充一导电材质1002于孔柱状结构(如图10A)。
其次,于步骤902中,以一切割方式纵切或横切连通孔结构1000的导电材质1002,以形成包含至少一个间隙405与至少二个互不相连的导体402、403的连通孔结构400,这些互不相连的导体组成一孔柱状结构。如图10B所示,间隙405是以纵切方式形成。
最后,于步骤903中,依据多个预定参数,调整及决定各间隙最佳值。亦即验证所切割出来的间隙大小,是否能符合预设的阻抗值。这些预定参数包含各导体之间的间隙大小以及各导体之间所预定的电气特性值。此时,只需将连通孔中的一导体连接至电路中的接地点或接地层即可达到具有电气屏蔽/控制效果的传输线结构。
此外,于步骤902之后,还包含步骤902a(如图9B所示),填入一填充材料404于各导体402、403之间。此时,依据连通孔所要表现的电气特色(如电容、电阻或产生屏蔽效果),填入相对应的填充材料404,如图10C所示。
在步骤903中,所依据的多个预定参数除了各导体之间的间隙大小405以及各导体之间所预定的电气特性值之外,还包含填充材料404的介电常数或电阻系数,调整及决定各间隙最佳值。亦即于切割完并填入填充材料404后,验证所切割出来的间隙大小是否能符合预设的电容值、电阻值或阻抗值。其中,电容值与填充材料的介电常数以及导体的截面积成正比,而与各导体之间的间隙成反比。电阻值与填充材料的电阻系数以及长度成正比,而与导体的截面积成反比。
在步骤903之后,接着烘烤连通孔410以及移除承载体401,以得到独立的孔柱分割式连通孔结构510、810,如图10D与图10E所示。其中,图10D所示为具有一中空孔柱状结构与两个间隙的孔柱分割式连通孔结构510,图10E所示为具有一实心孔柱状结构与一个间隙的孔柱分割式连通孔结构810。而移除承载体401的方式可以用化学蚀刻(chemical etching)方式蚀刻承载体401。
须注意的是,在步骤902中的切割方式至少包含以下的方法:镭射切割、刀具切割与模具切割。其中,镭射切割只能完成单一连通孔、单一组件的特性,而刀具切割与模具切割可以有特殊的设计,能完成单一连通孔、多组组件的特性。如图10F所示,利用刀具1020将具有一中空孔柱状的连通孔结构1000纵切的同时,再将其横切成包含两个连通孔分割单元511、512的连通孔结构520。其中,连通孔分割单元511包含导体511a、511b与填充层513,连通孔分割单元512包含导体512a、512b与填充层514。此二个组件的特性则完全根据其中的填充层513、514的填充材料而定,例如,可以是电容组件加电阻组件、电容组件加屏蔽式组件或者是二个不同电容值的电容组件等等。
如图8C所示,利用刀具或模具将具有一实心孔柱状的连通孔结构1000纵切的同时,再将其横切成包含两个连通孔分割单元811、812的连通孔结构820。其中,连通孔分割单元811包含导体811a、811b与填充层813,连通孔分割单元812包含导体812a、812b与填充层814。此二个组件的特性则完全根据其中的填充层813、814的填充材料而定。
图11包含一作为电容组件用的孔柱分割式连通孔结构(以下以连通孔电容作简称)的基板。比较图1A、图1B与图11,在图11中,若集成电路101要传递信号至连通孔电容110,需经过走线102,与图1A一样路径最短,但是无须占用板面面积。此外,连通孔电容110无须如图1B中的基板108内压合整片电容性材料层107,而改以填洞方式将电容性材料填入连通孔中,形成埋入式电容组件。
图12是比较不同的连通孔结构的电气特性,比较传统的同轴线连通孔结构、二段式(二个导体所组成,如图5A)与四段式(四个导体所组成,如图7B)的孔柱分割式连通孔结构的阻抗值、电容值与电感值。测量时的条件为:连通孔直径200um、连通孔长度576um、填充材料的导磁系数为1、介电常数为4.3以及测量频率为1GHz。
其中,同轴线连通孔结构除了阻抗值非常大之外,电感值与电容值比例(L/C)也相当大,因此类似一电感性组件。而二段式的孔柱分割式连通孔结构的阻抗值接近传输线的阻抗值50欧姆,因此可作为一具有屏蔽效果的连通孔组件。至于四段式的孔柱分割式连通孔结构的电容值是三者之中最大,且阻抗值是三者之中最小,因此最类似电容组件。
此外,由于本发明的孔柱分割式连通孔结构是在传统无屏蔽效果的连通孔完成之后,再进行后加工所形成,具备了以下的优点。这些优点包括:(1)低成本,(2)可调式特性,由于本发明的制作方法是以后的加工方式决定连通孔的间隙大小,因此可针对不同的填充材料与预定阻抗值、电容值或电阻值,进行调整间隙大小,所以同一承载体中可允许有不同规格的阻抗值、电容值或电阻值。
以上所述,仅为本发明的较佳实施例而已,当不能以此限定本发明实施的范围。即凡依照本发明申请专利范围所作的同等变化与修饰,都应仍属本发明涵盖的范围内。
Claims (18)
1.一种孔柱分割式连通孔结构,其电气连接至一承载体,该连通孔结构包含至少两个分离式导体,组成一孔柱状结构,其中该孔柱状结构为一中空孔柱状结构,并在该孔柱状结构的纵切或斜切方向上形成至少两个间隙。
2.一种孔柱分割式连通孔结构,其电气连接至一承载体,该连通孔结构包含至少两个分离式导体,组成一孔柱状结构,其中该孔柱状结构为一实心孔柱状结构,并在该孔柱状结构的纵切或斜切方向上形成至少一个间隙。
3.如权利要求1或2所述的孔柱分割式连通孔结构,其中该连通孔结构还包含一填充层,为一填充材料填充于各导体之间。
4.如权利要求1或2所述的孔柱分割式连通孔结构,其中该填充材料为一电阻性材料、一绝缘性材料或介电常数大于1的一电容性材料的其中一种。
5.如权利要求1或2所述的孔柱分割式连通孔结构,其中该承载体备有至少一中空孔壁形结构,以承载该连通孔结构于该中空孔壁形结构的内侧。
6.如权利要求1或2所述的孔柱分割式连通孔结构,其中该连通孔结构位于该承载体的外部。
7.如权利要求1或2所述的孔柱分割式连通孔结构,其中该连通孔结构被横切成为多个连通孔分割单元。
8.如权利要求1或2所述的孔柱分割式连通孔结构,其中该导体的材料是铜、金、银、铂或钯的其中一种。
9.如权利要求1或2所述的孔柱分割式连通孔结构,其中该承载体为一电路板、一集成电路脚座、一转接板、一连接器、或一散热片。
10.一种孔柱分割式连通孔结构的制造方法,包含以下步骤:
(a)提供一个备有一连通孔结构的承载体,该连通孔结构是一中空或实心的孔柱状结构,并镀上或填充一导电材质于该孔柱状结构;
(b)以一切割方式纵切或斜切该连通孔结构的导电材质,以在中空孔柱状结构上形成至少两个间隙,或在实心孔柱状结构上形成至少一个间隙,从而形成至少两个互不相连的导体,该互不相连的导体组成一孔柱状连通孔结构;以及
(c)依据多个预定参数,调整及决定各间隙大小的最佳值。
11.如权利要求10所述的孔柱分割式连通孔结构的制造方法,其中在步骤(c)中的多个预定参数包含各导体之间的间隙大小以及各导体之间所预定的电气特性值。
12.如权利要求10所述的孔柱分割式连通孔结构的制造方法,其中在步骤(b)之后与在步骤(c)之前,还包含填入至少一填充材料于各该导体之间的步骤。
13.如权利要求12所述的孔柱分割式连通孔结构的制造方法,其中该填充材料为一电阻性材料、一绝缘性材料或介电常数大于1的一电容性材料的其中一种。
14.如权利要求12所述的孔柱分割式连通孔结构的制造方法,其中在步骤(c)中的多个预定参数包含该填充材料的介电常数或电阻系数的其中的一种。
15.如权利要求10所述的孔柱分割式连通孔结构的制造方法,其中步骤(b)的该切割方式为镭射切割、模具切割或刀具切割的其中一种。
16.如权利要求10所述的孔柱分割式连通孔结构的制造方法,在该步骤(b)之后还包含横向切割该连通孔结构的导体,以形成多个连通孔分割单元的步骤。
17.如权利要求1或2所述的孔柱分割式连通孔结构,其中所述至少两个分离式导体中的一个导体连接至电路中的接地点或接地层。
18.如权利要求1或2所述的孔柱分割式连通孔结构,其中所述至少两个分离式导体中的一个导体用以传输来自一集成电路的信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100922299A CN100463584C (zh) | 2004-11-05 | 2004-11-05 | 孔柱分割式连通孔结构与其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100922299A CN100463584C (zh) | 2004-11-05 | 2004-11-05 | 孔柱分割式连通孔结构与其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1770954A CN1770954A (zh) | 2006-05-10 |
CN100463584C true CN100463584C (zh) | 2009-02-18 |
Family
ID=36751868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100922299A Expired - Fee Related CN100463584C (zh) | 2004-11-05 | 2004-11-05 | 孔柱分割式连通孔结构与其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100463584C (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4415984B2 (ja) * | 2006-12-06 | 2010-02-17 | ソニー株式会社 | 半導体装置の製造方法 |
CN104080279A (zh) * | 2014-07-10 | 2014-10-01 | 广州杰赛科技股份有限公司 | 一种pcb导通孔的加工方法 |
CN104219880A (zh) * | 2014-09-26 | 2014-12-17 | 杭州华三通信技术有限公司 | Pcb板及其加工方法 |
CN107148145A (zh) * | 2017-07-13 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种pcb板及其制备方法 |
US10834828B2 (en) * | 2018-01-26 | 2020-11-10 | International Business Machines Corporation | Creating inductors, resistors, capacitors and other structures in printed circuit board vias with light pipe technology |
CN111010799A (zh) * | 2018-10-08 | 2020-04-14 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
US20220015221A1 (en) * | 2018-12-19 | 2022-01-13 | Sony Group Corporation | Substrate and electronic device |
CN112533372B (zh) * | 2020-11-06 | 2022-02-01 | 苏州浪潮智能科技有限公司 | 一种pcb中实现高速信号线等长的方法、介质及系统 |
CN115551188B (zh) * | 2022-11-30 | 2023-07-25 | 苏州浪潮智能科技有限公司 | 交换机、车辆、光伏设备、电路板及电路板制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277916A (ja) * | 1999-03-29 | 2000-10-06 | Kyocera Corp | 基板および分割基板 |
US6396678B1 (en) * | 1999-08-19 | 2002-05-28 | Filtec Fuer Die Electronikindustrie Gmbh | Capacitor |
CN1395463A (zh) * | 2002-07-02 | 2003-02-05 | 威盛电子股份有限公司 | 高集成度积层基材制造方法 |
-
2004
- 2004-11-05 CN CNB2004100922299A patent/CN100463584C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277916A (ja) * | 1999-03-29 | 2000-10-06 | Kyocera Corp | 基板および分割基板 |
US6396678B1 (en) * | 1999-08-19 | 2002-05-28 | Filtec Fuer Die Electronikindustrie Gmbh | Capacitor |
CN1395463A (zh) * | 2002-07-02 | 2003-02-05 | 威盛电子股份有限公司 | 高集成度积层基材制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1770954A (zh) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100512593C (zh) | 高频印刷线路板通孔(via) | |
CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
CN203040005U (zh) | 印制电路板 | |
US6495772B2 (en) | High performance dense wire for printed circuit board | |
WO2015009546A1 (en) | Sleeved coaxial printed circuit board vias | |
CN100463584C (zh) | 孔柱分割式连通孔结构与其制造方法 | |
EP1232679A1 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
CN101653050A (zh) | 用于电路板的增强的局部分布电容 | |
EP1133218B1 (en) | Multilayered circuit board | |
CN108054505B (zh) | 电路板组件和天线装置 | |
KR20130024703A (ko) | 전자 회로기판 | |
KR100870380B1 (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
US5336855A (en) | Multilayer printed circuit board, in particular, for high-frequency operation | |
JP3955138B2 (ja) | 多層回路基板 | |
TWI242783B (en) | Cut via structure for and manufacturing method of connecting separate conductors | |
US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
US8143528B2 (en) | Printed circuit board and method of manufacturing the same | |
CN203015272U (zh) | 印制电路板 | |
CN110831318A (zh) | 一种pcb板及电子设备 | |
CN112040643B (zh) | 一种采用并联电容的高速信号链路设计 | |
JP2007073655A (ja) | チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 | |
US20060213686A1 (en) | Cut Via Structure For And Manufacturing Method Of Connecting Separate Conductors | |
JPH03158002A (ja) | 半導体装置 | |
US20080093702A1 (en) | Semiconductor device having a passive device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090218 Termination date: 20181105 |