CN100454432C

CN100454432C - 在磁阻器件中使用延迟电脉冲

Info

Publication number: CN100454432C
Application number: CNB031424724A
Authority: CN
Inventors: M·夏尔马; M·巴塔查里亚; L·T·特兰
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-06-20
Filing date: 2003-06-10
Publication date: 2009-01-21
Anticipated expiration: 2023-06-10
Also published as: JP2004047063A; TW200401288A; US6507513B1; EP1376601A2; KR100995395B1; EP1376601A3; KR20030097686A; CN1469385A

Abstract

器件(10)具有磁阻单元(14)，临近磁阻器件的第一导体(8)以及临近磁阻器件的第二导体(9)。磁阻单元被暴露在由第一导体承载的第一电脉冲(801)所产生的磁场之中。磁阻单元也被暴露在由第二导体承载的第二电脉冲(802)所产生的磁场之中。第二电脉冲相对于第一电脉冲有延迟。

Description

在磁阻器件中使用延迟电脉冲

技术领域

本发明涉及磁阻器件。更具体地讲，本发明涉及和磁阻器件一起使用的电脉冲的时间控制。

背景技术

磁阻器件包括隧道磁阻(TMR)器件和巨磁阻(GMR)器件。由于这些器件在本技术领域广为人知，这里只作一般性描述。

一个典型的TMR器件包含针(pinned)层(或参考层)，读出层(或数据层，或前层(pre-layer)，或比特层)，以及一个夹在针层和读出层之间的绝缘隧道阻挡层。针层具有的磁化方向是固定的，在施加的磁场处于所关心范围内时，它的磁化方向不变。读出层的磁化方向可以在两个方向上取向：与针层的磁化方向同向，或者与针层的磁化方向反向。如果针层的磁化方向和读出层的磁化方向相同，则TMR器件的方向被称之为“平行”。如果针层的磁化方向与读出层的磁化方向相反，则TMR器件的方向被称之为“反平行”。

除了数据(读出)和参考(针)层被导电的非磁性金属层、而非绝缘隧道阻挡层分隔以外，GMR器件具有和TMR器件相同的基本配置。和TMR器件类似，GMR器件的数据和参考层可以具有平行的或反平行的取向。

上述两个稳定的取向，平行和反平行，可以对应于逻辑值零(0)和一(1)。这样，磁阻器件适合用于通常被称之为磁随机存取存储器(MRAM)器件的存储装置中。MRAM是非易失性存储器，可以用来作短期和长期数据存储。和诸如DRAM(动态RAM)，SRAM(静态RAM)和快速存储器等短期存储器相比较，MRAM消耗更小的功率。MRAM可以执行比常规长期存储器，例如硬盘驱动器，快得多(几个数量级)的读写操作。另外，MRAM比硬盘驱动器更小型，并消耗更少功率。MRAM也被用在嵌入式应用中，例如极快速度的处理器和网络设备。

一个典型的MRAM器件包括用作存储单元的磁阻单元阵列。MRAM器件的行通常被称为字线，而MRAM器件的列通常被称为位线(行和列是相对的术语)。每个存储单元位于字线和位线的交叉点处。

根据存储单元的数据层相对于参考层的磁化取向，它可被读作0或1。跟诸如数据层的磁化层相关的一个特性被称之为矫顽磁性。矫顽磁性可以被认为是与维持数据层的磁化方向有关的力的量。换句话说，为了将数据层从一个逻辑值翻转(切换)到另一逻辑值(从0到1或从1到0)，需要施加一个大于数据层的矫顽磁性的外部磁场。为了切换某个选定的存储单元，将给对应于所选存储单元的位线和字线施加电流。在位于字线和位线交叉处的存储单元中，电流产生的磁场将足以超过矫顽磁性阈值，引起该位翻转(即存储单元的数据层将改变方向)。

在MRAM器件的设计所涉及的诸多事项中，一项是要在矫顽磁性和施加给位线与字线上的电流之间取得适当的平衡。如果矫顽磁性太低，则存储单元可能不稳定地切换逻辑值。例如，由于温度的波动导致无意中超过矫顽磁性的时候。增加矫顽磁性意味着增加施加给字线和位线的电流。然而，通过这些线的电流最大值受限于这些线的电流密度。同样，从功率消耗的观点来看，增加电流也是不希望的。再则，增加电流会增加热负荷，从而可能增加线间的最小允许间距，影响存储密度。

总之，希望增加可以施加给磁阻器件的最大反转磁场(外部磁场)，而不需要增加施加给字线和位线的电流。增加最大反转磁场将允许磁阻器件的矫顽磁性增加。结果，矫顽磁性的增加会增强写入存储单元的数据的完整性，以及减小无意中的位翻转引起的不希望的负效应。然而，由于矫顽磁性的增加会伴随着电流增加，或者磁阻器件的密度降低，因此先有技术存在诸多问题。

发明内容

描述了一种器件的实施例，该器件具有磁阻单元、靠近磁阻器件的第一导体、以及靠近磁阻器件并且基本平行于第一导体的第二导体。磁阻单元暴露在由第一导体承载的第一电脉冲所产生的磁场中。磁阻单元也暴露在由第二导体承载的第二电脉冲所产生的磁场中。第二电脉冲相对于第一电脉冲有延迟。

根据本发明的一方面，一种器件包括：磁阻单元；第一导体，它临近所述磁阻单元，其中所述磁阻单元暴露在所述第一导体承载的第一电脉冲所生成的磁场中；以及第二导体，它平行于所述第一导体且临近所述磁阻单元，其中所述磁阻单元暴露在所述第二导体承载的第二电脉冲所生成的磁场中，所述第二电脉冲相对于所述第一电脉冲有延迟。

根据本发明的另一方面，一种器件包括：一排磁阻单元；第一导体，它被配置为平行于所述磁阻单元的排，并且从所述磁阻单元的排的中线沿第一方向偏移；以及第二导体，它被配置为基本平行于所述排，并且从所述中线沿第二方向偏移，其中由所述第一导体承载的第一电脉冲和由所述第二导体承载的第二电脉冲合起来用于引起所述磁阻单元之一的磁化方向改变，其中所述第二电脉冲相对于所述第一电脉冲有延迟，其中所述第一方向和所述第二方向彼此相反且垂直于所述磁阻单元的排。

根据本发明的再一方面，一种向磁阻单元施加磁场的方法包括：产生由临近所述磁阻单元的第一导体承载的第一电脉冲，所述第一电脉冲在所述磁阻单元附近感生磁场；以及在产生所述第一电脉冲之后产生第二电脉冲，所述第二电脉冲由临近所述磁阻单元且平行于所述第一导体的第二导体承载，所述第二电脉冲也在所述磁阻单元附近感生磁场，所述第二电脉冲相对于所述第一电脉冲有延迟。

附图说明

图1是根据本发明的MRAM器件的一个实施例的方框图。

图2是根据本发明的一个实施例的图1所示MRAM器件截面图。

图3是根据本发明的MRAM器件的另一实施例的方框图。

图4是根据本发明的一个实施例的图3所示MRAM器件截面图。

图5、6和7示意了根据本发明的MRAM器件的其它不同实施例。

图8示意了根据本发明的一个实施例的第一电脉冲和延迟的第二电脉冲。

图9是根据本发明的一个实施例向MRAM器件写入的方法的流程图。

图10A、10B、10C和10D示意了根据本发明的一个实施例的磁阻单元经历的磁化方向的改变。

具体实施方式

从整体来看，本发明的实施例涉及磁阻单元阵列。在一个实施例中，这些磁阻单元用作磁性随机存取存储(MRAM)器件中的存储单元。给导体(即字线和位线)施加电脉冲产生反转磁场，用来改变被选中磁阻单元的数据层的磁化方向。通过相对于磁阻单元偏置导体，反转磁场的幅度可以获得增强。根据本发明的各种不同实施例，通过交错加于导体上的电脉冲(即相对于一个脉冲延迟另外一个脉冲)，反转磁场的幅度可以进一步获得增强。

本发明的实施例以MRAM作为背景进行描述，但是本发明的特性不限于MRAM器件。本发明的各个方面可以用于其它器件，例如磁传感器阵列，其中相邻导体增强施加给阵列中磁阻单元的磁场。一般来说，本发明的各个方面可以用于包括磁阻单元阵列的器件。

参考图1，该图示意了MRAM器件10的一种实施例，它包括被示例成存储单元14、15和17的磁存储单元的电阻交叉点阵列12。MRAM器件10的磁存储单元可以包括磁阻器件，例如隧道磁阻器件或巨磁阻器件。MRAM器件10的存储单元被排列成行和列，其中行沿着X方向延伸，列沿着Y方向延伸(这种方向是相对的)。为了简化示例，MRAM器件10的存储单元只有很小部分被示意出来。在实际中，可以采用任意大小的阵列。

在本实施例中，迹线(或导体)作为沿Y方向延伸的位线(示例为位线16)，基本上与存储单元阵列12的列平行。同样在本实施例中，迹线用作在平面上沿X方向延伸的字线(示例为字线8和9)，基本上与存储单元阵列12的行平行。

在常规MRAM器件中，每个存储单元位于字线和位线的交叉点处。与常规不同，在图1所示MRAM器件10中，阵列12中的存储单元和字线之间在Y方向上存在一个偏移量。在图1中，这个偏移量被标记为“偏移”。一般来说，以存储单元14作为参考点，字线8从存储单元14的中点偏向一个方向，而字线9则从存储单元14的中点偏向另一方向。以另一方式来看，存储单元14和15形成一排存储单元，其中字线8平行于该排并从该排的中线偏向一个方向，同时字线9也平行于该排并从该排的中线偏向另一方向。

因此，根据本实施例，阵列12中的每个存储单元都位于两根相邻字线之间。例如，存储单元14位于字线8和9之间。在一个实施例中，两根相邻字线交迭于阵列12中的各个存储单元上。

在本实施例中，阵列12中的每个存储单元电连接到一条位线和相邻字线之一。例如，存储单元14连接到位线16和字线8。在一个实施例中，阵列12中的存储单元和字线18之间经通道19形成电连接。

在本实施例中，MRAM器件10包含行驱动器20和列驱动器22，用于在例如写操作期间中，给选中的位线和选中的字线提供电流。MRAM器件10还包含连接到列驱动器22的读出放大器(SA)24。读出放大器24的输出连接到数据寄存器(REG)26，数据寄存器26的输出连接到MRAM器件10的输入/输出(I/O)28。读出放大器24在例如读操作期间，检测阵列12中被选存储单元的电阻状态。一种简单的检测方法是，在被选存储单元两端施加电压，检测流经所选存储单元的电流。

阵列12中的存储单元通过许多平行路径连接在一起。在一条连接上看到的电阻值等于在此连接上的存储单元与其它行和列上存储单元的电阻并联的电阻值。因此，存储单元的阵列12的特征可在于交叉点电阻网络。

由于存储单元阵列12被连接成交叉点电阻网络，因此寄生或潜通路电流可能干扰对选中存储单元的读操作。诸如二极管或三极管等阻隔器件可以连接到存储单元阵列12。这些阻隔器件可以隔离寄生电流。本技术领域中所知的其它方法也可用来处理寄生电流。在一种这样的方法中，列驱动器22可以提供与选中位线相同电位给未选中位线，或者行驱动器20可以提供与选中字线相同电位给未选中字线。

图2是根据本发明的一个实施例的图1所示MRAM器件10的一部分的截面图。在该实施例中，例如在写操作期间，电流Iy提供给选中的位线16，电流Ix1和Ix2提供给选中的字线8和9。电流Iy，Ix1和Ix2在选中的位线16以及字线8和9附近分别感应磁场Hx、Hy1和Hy2。注意，实际中电流Iy、Ix1和Ix2被快速地施加到和撤离出字线和位线；即电流不是恒定的，而是依据哪个存储单元被选中来接通和断开。因此，电流Iy、Ix1和Ix2可以被看作是电脉冲。

考虑向示例单元14的写操作。在写操作开始时，电流Iy、Ix1和Ix2分别施加到位线16和字线8与9。由于存储单元14位于两个选中的相邻字线8与9之间，并且位于选中的位线16之上，因此存储单元14被露在磁场Hx、Hy1和Hy2之中。当磁场Hx、Hy1和Hy2结合在一起时，强到足够改变存储单元14的磁化方向。值得注意的是，如果存储单元14暴露到低于Hx、Hy1和Hy2的组合磁场中(例如，只有一个或两个这些磁场的某种组合)，则存储单元14的磁化方向不会改变。在结束对存储单元14的写操作时，电流Iy、Ix1和Ix2被切断(或者是切换到将要写入的下一存储单元所对应的其它字线和位线上)。

现在再看附图1。未选中的存储单元仅被暴露在三个磁场Hx、Hy1和Hy2中的一个或两个之中；因此，未选中单元的磁化方向不会受到影响。例如，考虑选中存储单元14进行写操作的情况。因此，电流被施加到字线8和9以及位线16。然而，存储单元15将仅暴露在字线8和9中电流Ix1和Ix2感应的磁场Hy1和Hy2之中。相同的，存储单元17仅暴露在位线16和字线9中电流Iy和Ix2分别感应的磁场Hx和Hy2之中。结果，存储单元14的磁化方向会改变，而存储单元15和17的磁化方向应该不受影响。

发现如MRAM器件10中，从存储单元偏移的两根相邻字线的组合磁场比没有偏移的单一字线提供给存储单元的磁场更强。也就是说，从两个导体来的净磁场比从单一导体来的磁场更强。因此，对于一定量的电流而言，通过从存储单元偏移导体，每个存储单元可以暴露在更强的反转磁场中。反过来说，为了达到给定的反转磁场强，阵列12的字线可以用低于最大额定电流容量驱动。也可能减少施加给位线的电流。此外，施加给阵列12的位线和字线的电流可以不必相等。

尽管是在存储单元和字线之间有偏移的背景下讨论MRAM器件10，但应该理解，可以替代地对位线偏移，或者字线和位线同时都偏移。另外，字线和位线可以与所显示和描述的情形调换。

在其它实施例中，可以仅给字线、或仅给位线、或同时给字线和位线增加额外的导体层。图3和图4示意的MRAM器件210与图1和图2示意的MRAM器件10类似，但MRAM器件210还包含一层第二字线218。第二字线218沿X方向延伸，平行于字线8。在一个实施例中，第二字线218邻近字线8，也就是说，字线218和相对应的字线8都位于一行存储单元的同一侧。在本实施例中，第二字线218位于位线16之下。第二字线218与位线16和阵列12的存储单元电气绝缘。

在本实施例中，例如在写操作期间中，行驱动器220向第一字线8和第二字线218提供电流。然而，当电流施加到与选中存储单位(如存储单元14)最近的两条第二字线218，以及交叉的位线16和与选中存储单元14最近的两条第一字线8时，选中的存储单元暴露在五条线产生的磁场之中。因此，第二字线218进一步增强了反转磁场。

尽管采用多条通路19来讨论图1至图4的MRAM器件10和210，但本发明并不只限于此。相反，字线和位线两者都可以直接跟磁存储单元电气接触。例如，在图5示意的MRAM器件310中，字线8相对于存储单元14偏移。沿着Y方向偏移的量(Off，偏移)使得每个存储单元14只是电连接到两个最近的字线8之一。例如在写操作期间，流经位线16和两根最近的字线8的电流大到足以只切换选中的存储单元14。

可以制作数层附加的导体。这些附加层可以在Z方向(Z方向与X和Y方向垂直)与字线和/或位线间隔开。例如图6示意的MRAM器件410，其中附加层的第二字线418直接在第一字线8之上并与之对齐。因此，第二字线418也在Y方向上从存储单元14偏移。例如图7中示意的MRAM器件510，其中第二导体510在Y方向上从存储单元14偏移(Off，偏移)。然而，第一字线8没有偏移。而且，第一字线8直接接触存储单元14并与之对齐。

在磁阻器件中使用延迟电脉冲

如上所述，通过从磁阻单元(如存储单元)偏置导体(如位线和/或字线)，在给定电流下，器件(如MRAM器件)的反转磁场可以得以增强。在下面描述的实施例中，通过延迟(如交错)流过导体的电脉冲，可以进一步增强反转磁场。

例如，在一个实施例中，两个相邻导体和第三导体(垂直于第一和第二导体)一起用来产生反转磁场。根据下面描述的本发明的实施例，相邻导体之一所承载的电脉冲相对于另一相邻导体承载的电脉冲有延迟。这种方案可进一步扩展到使用多于两个相邻导体的实施例中。

图8示意了根据本发明一个实施例的第一电脉冲801和第二电脉冲802。在该实施例中，第二电脉冲802相对于第一电脉冲801有延迟。在一个实施例中，延迟量少于第一电脉冲801的持续时间，使得两个脉冲重叠。在一个这样的实施例中，这种延迟量大约少于一毫微秒。

再参考图1，考虑向示例存储单元14的写操作。在写操作的开始时间，电流Iy，Ix1(即第一电脉冲801)和Ix2(即第二电脉冲802)分别被施加到位线16和字线8及9。如上所述，在本实施例中，电脉冲801和802之间存在一个很小的延迟，因此，由字线8承载的第一电脉冲801将在字线9承载的第二电脉冲802之前到达存储单元14。位线16承载的电脉冲(第三电脉冲)与电脉冲801和802同时发生，以致第三脉冲与电脉冲801和802都有重叠。即，位线16承载的脉冲的产生时间受到控制，以致第三电脉冲将至少在第一和第二电脉801及802重叠的期间内出现。可以理解，如前所述，字线和位线可以与所显示和描述的情形调换。

由于存储单元14位于两个相邻的选中字线8和9之间，并位于选中位线16之上，因此存储单元14暴露在磁场Hx，Hy1，Hy2之中。根据本发明的本实施例，存储单元14将首先暴露于磁场Hy1，然后再暴露于磁场Hy2。然而，根据第一电脉冲801和第二电脉冲802之间重叠的量，磁场Hy1和Hy2之间有一定程度的重叠。至少在磁场Hy1和Hy2重叠的时间期间，磁场Hx也和磁场Hy1和Hy2重叠。当磁场Hx，Hy1和Hy2合在一起时，将强到足以改变存储单元14的磁化方向。电脉冲的延迟具有使数据层的一个部分在数据层余下部分之前切换的效果；参考下面的图10A到10D。

尽管是针对图1中的实施例作出的描述，但延迟电脉冲的特性可以扩展到例如图3到图7中所描述的其它实施例中。相同地，尽管是针对相邻字线所作的描述，但延迟电脉冲也可用与相邻位线。还可以设想可以将延迟电脉冲应用于字线和位线的组合。

图9示意的流程图900是根据本发明的一个实施例向MRAM器件写入的一种方法。本实施例的步骤910中，在临近存储单元的第一导体中产生第一电脉冲，以使存储单元暴露在第一电脉冲生成的磁场之中。本实施例的步骤920中，经过一段延迟后产生第二电脉冲，即第二电脉冲相对于第一电脉冲有延迟。第二电脉冲由也邻近存储单元的第二导体承载，以使存储单元暴露在第二电脉冲生成的磁场中。在一个实施例中，第二导体布置成基本与第一导体平行。一般来说，第一和第二导体从存储单元偏移。

图10A、10B、10C和10D示意了根据本发明的一个实施例，磁阻单元的数据层1010进行的一次磁化方向改变。在图10A中，数据层1010的磁化方向基本在一个方向上。必须认识到，数据层1010中可能存在局部方向的变化，然而数据层1010相对于参考层(没有示意)具有一个总的方向。为了此处讨论的方便，数据层1010的初始磁化方向向右，而方向变化被示意成从数据层1010的右手边开始的反时针方向。

图10B示意了在利用偏移导体应用了延迟脉冲时的影响下，数据层1010的磁化方向改变的开始。根据本发明的本实施例，数据层1010在第一电脉冲801(图8)的影响下在一端(域1020)开始切换。

图10C示意的磁化方向变化是在第一电脉冲801的持续影响下，又在数据层1010的另一端引入第二电脉冲802(图8)之后。图10D示意了磁化方向切换完成。

位于磁阻单元(如存储单元)一侧的导体将该侧暴露在一个稍许高一些的反转磁场之中，因此，会导致该侧上的切换域的核化。该位(数据层)优先地从那一侧切换到另一侧。数据层的这种不对称切换导致它表现出稍低一些的矫顽磁性，最多降低可达三分之一之多。因此，翻转该位所需的反转磁场以及可以推断的切换电流，都被降低了。

根据本发明的一个实施例，当使用两个偏移导体时，在导体上延迟施加生成磁场的电流将更进一步地改善开关响应。在第一电脉冲的影响下，数据层在一端开始切换。在切换域核化之后在数据层的另一端延迟到达的第二电脉冲已经开始。这样可以更进一步降低矫顽磁性。结果，翻转该位所需的反转磁场以及可以推断的切换电流，都被降低了。另外，对于给定量的电流，切换时间可以缩短。

另一优点在于数据层的开关图案更加干净，也即，数据层的磁化方向的一致性应获得了改善。这将导致更干净和更好的调控比特切换。结果，导体上的噪声也被降低。另外，阵列、甚至整个器件或整个晶片的开关特性都将更加均匀化，进而获得改善。

总之，在相同的导体的间距、尺寸以及电流密度条件下，根据本发明的各种实施例提供比传统器件明显高得多的反转磁场。更高的反转磁场能力允许磁阻单元(如存储单元)的矫顽磁性增加，因而可以增加写入存储单元的数据的完整性，减小无意中比特翻转的频率。

或者，对于给定的反转磁场，导体(即字线和位线)中需要的电流可以降低。对于给定磁场降低需要的电流可以降低器件中的热负荷，也可以降低整体功率消耗。导体可以被放置得更靠近一些，允许更高的磁阻单元密度。

至此，已经描述了本发明的优选实施例。尽管本发明是以特定的实施例来作描述的，但应该认识到，本发明不应该理解为仅局限于这些实施例，而是要根据以下的权利要求书进行解释。

Claims

1.一种器件(10)，它包括：

磁阻单元；

第一导体(8)，它临近所述磁阻单元，其中所述磁阻单元暴露在所述第一导体承载的第一电脉冲(801)所生成的磁场中；以及

第二导体(9)，它平行于所述第一导体且临近所述磁阻单元，其中所述磁阻单元暴露在所述第二导体承载的第二电脉冲(802)所生成的磁场中，所述第二电脉冲相对于所述第一电脉冲有延迟。

2.如权利要求1所述的器件，其特征在于所述第一电脉冲和所述第二电脉冲具有重叠时段。

3.如权利要求1所述的器件，其特征在于所述磁阻单元包括磁存储单元(14)。

4.如权利要求1所述的器件，其特征在于所述第一导体和所述第二导体从所述磁阻单元的中点偏移。

5.如权利要求1所述的器件，其特征在于还包含第三导体(16)，它临近所述磁阻单元，所述第三导体垂直于所述第一和第二导体，其中所述磁阻单元暴露在由所述第三导体承载的第三电脉冲所生成的磁场中。

6.如权利要求5所述的器件，其特征在于所述第一和第二电脉冲和所述第三电脉冲一起，足以将所述磁阻单元反转到不同的磁化方向。

7.如权利要求5所述的器件，其特征在于所述第三导体从所述磁阻单元的中点偏移。

8.一种器件(10)，它包括：

一排(12)磁阻单元；

第一导体(8)，它被配置为平行于所述磁阻单元的排，并且从所述磁阻单元的排的中线沿第一方向偏移；以及

第二导体(9)，它被配置为平行于所述排，并且从所述中线沿第二方向偏移，其中由所述第一导体承载的第一电脉冲(801)和由所述第二导体承载的第二电脉冲(802)合起来用于引起所述磁阻单元之一的磁化方向改变，其中所述第二电脉冲相对于所述第一电脉冲有延迟，

其中所述第一方向和所述第二方向彼此相反且垂直于所述磁阻单元的排。

9.如权利要求8所述的器件，其特征在于所述磁阻单元包括存储单元(14)。

10.一种向磁阻单元施加磁场的方法，所述方法包括：

产生由临近所述磁阻单元的第一导体承载的第一电脉冲，所述第一电脉冲在所述磁阻单元附近感生磁场；以及

在产生所述第一电脉冲之后产生第二电脉冲，所述第二电脉冲由临近所述磁阻单元且平行于所述第一导体的第二导体承载，所述第二电脉冲也在所述磁阻单元附近感生磁场，所述第二电脉冲相对于所述第一电脉冲有延迟。