CN100451839C - 曝光掩模的对位方法以及薄膜元件基板的制造方法 - Google Patents

曝光掩模的对位方法以及薄膜元件基板的制造方法 Download PDF

Info

Publication number
CN100451839C
CN100451839C CNB2005101039298A CN200510103929A CN100451839C CN 100451839 C CN100451839 C CN 100451839C CN B2005101039298 A CNB2005101039298 A CN B2005101039298A CN 200510103929 A CN200510103929 A CN 200510103929A CN 100451839 C CN100451839 C CN 100451839C
Authority
CN
China
Prior art keywords
alignment mark
mask
contraposition
holograph
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101039298A
Other languages
English (en)
Other versions
CN1755528A (zh
Inventor
入口千春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1755528A publication Critical patent/CN1755528A/zh
Application granted granted Critical
Publication of CN100451839C publication Critical patent/CN100451839C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
    • G03H1/00—Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
    • G03H1/04—Processes or apparatus for producing holograms
    • G03H1/0402—Recording geometries or arrangements
    • G03H1/0408—Total internal reflection [TIR] holograms, e.g. edge lit or substrate mode holograms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03H—HOLOGRAPHIC PROCESSES OR APPARATUS
    • G03H1/00—Holographic processes or apparatus using light, infrared or ultraviolet waves for obtaining holograms or for obtaining an image from them; Details peculiar thereto
    • G03H1/0005—Adaptation of holography to specific applications
    • G03H2001/0094—Adaptation of holography to specific applications for patterning or machining using the holobject as input light distribution

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Holo Graphy (AREA)

Abstract

本发明的目的是提供一种既能保持同一曝光掩模中对准标记之间保持最小容许间距，又能缩小对象体的对准标记所需要的区域的曝光掩模的对位方法，及使用该方法的薄膜元件基板的制造方法。本发明提供：使用形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两个对准标记，进行多次全息照相掩模和对象体进行对位的曝光掩模的对位方法，连续进行三次以上对位中，将对象体上第3次对位用的对准标记，设在第2次和第1次对位用对准标记之间，或者，相对于第1次对位用对准标记，设在第2次对位用对准标记所在一侧的相反侧上，进行对位的方法。

Description

曝光掩模的对位方法以及薄膜元件基板的制造方法
技术领域
本发明是关于使用全息照相等曝光技术的精细加工，更详细讲，是关于使曝光掩模与成为曝光对象的对象体进行对位的方法，以及使用该方法的薄膜元件基板的制造方法。
背景技术
近年来，在半导体装置的图案形成工序中，TIR(Total InternalReflection：全内部反射)型全息照相曝光技术受到注目，该曝光技术使用全息照相曝光装置，采用由以下工序构成的方法，即，对全息照相掩模记录所要求图案的记录工序、和对该全息照相掩模照相再生光，对半导体图案用的光致抗蚀剂(resist)进行感光的曝光工序。
在记录工序中，首先，向与半导体装置的图案相对应的掩模图案(原十字线)照射激光的记录光束，产生衍射光，射到全息照相掩模的记录面上。另一方面，对于全息照相掩模的记录面，以一定的角度从全息照相掩模的背侧照射参照光，与来自原十字线的衍射光干涉。由此，在全息照相掩模的记录面上产生干涉图案，并将它记录在全息照相记录面上。
在曝光工序中，将全息照相掩模置于和原十字线同等的位置上，由与记录时相反的方向照射再生光的曝光光束，使再现原图案的衍射光在光致抗蚀剂上成像，并对光致抗蚀剂进行曝光。通常，在该曝光工序中，通过使全息照相掩模与在成为曝光对象体的基板侧上形成的对准标记和全息照相层侧上形成的对准标记相吻合，而使基板和全息照相掩模进行对位。
以往，使用多个全息照相掩模形成图案时，在与这多个全息照相掩模上分别形成的各对准标记相对应的位置上，使用形成各个对准标记的基板，对全息照相掩模和基板的进行对位(参照非专利文献1)。
因此，在基板侧上需要多个与全息照相掩模相对应的对准标记，使用的全息照相掩模数越多，所以基板侧的对准标记数也越多，所以存在的问题是为形成对准标记，基板上必须形成很宽阔的面积。
在这种全息照相曝光装置用的全息照相掩模中编入的对准标记，虽然与器件区域分别制作成，但是，对制作装置的精度上，器件区域及其他全息照相掩模(其他层)用的对准标记，制作时需要设置5mm的间距(参照图7和图8)。
在此，图7(a)和(b)分别是表示制作全息照相用掩模的原Cr制掩模(原十字线)的第1层掩模和第2层掩模的简要平面图。如图7(a)所示，第1层掩模1，位于中央部分设有第1层器件区域D1、和位于四角处设置的第1层对准标记A1。而且，如图7(b)所示，第2层掩模2，位于中央部分设有第2层器件区域D2，和位于四角处设置的第2层对准标记A2。A1和A2的标记模样不同。
图8(a)和(b)分别是全息照相用掩模(第2层掩模)中器件区域记录时和对准标记记录时各个工序的简要构成图。如图8(a)所示，在器件区域记录时，用遮光板将原Cr掩模2的4个对准标记A2形成为封闭状态，利用经由器件区域D2的目标光束和经由棱镜的参照光束对全息照相掩模进行记录。另一方面，如图8(b)所示，在对准标记记录时，用遮光板将器件区域D2形成为封闭形态，利用经由原Cr掩模2的4个对准标记A2的目标光束，对全息照相掩模进行记录。因此，制成的全息照相用掩模中，制作成在对准标记和器件区域之间分别设置5mm的间距。另外，尽管未图示，对于在同一掩模上设置该对准标记和其他层用对准标记时，制作成在两个对准标记之间分别设置5mm的间距。
图9是用于说明以往的曝光掩模的对位方法的简要构成图。如图9所示，以前，像第1层掩模(L1)、第2层掩模(L2)、…第7层掩模(L7)那样，为多层曝光掩模时，因为在同一掩模中对准标记之间保持最小容许间距的必要性，所以基板等对象体上的对准标记，与AL2-1、AL3-2、AL4-3、AL5-4、AL6-5、AL7-6分别以5mm的间距，每一次对位，向着同一个配置方向依次设置。图中，为便于说明，是将掩模重叠示出，但实际的对位是每个掩模在记录在全息照相掩模上的上层侧标记和记录在对象体上的下层侧标记之间进行。这种曝光掩模涉及到多层时，对象体上可制作成装置的区域显著减小。
(非特许文献1)  SID 03 Digest，p-40，pp.350-353。
发明内容
本发明所要解决的问题就是上述现有技术中存在的问题。
因此，本发明的目的是提供一种既能在同一曝光掩模中对准标记之间的最小的容许间距，又能缩小对象体的对准标记所需要区域的曝光掩模的对位方法，及使用该方法制造薄膜元件基板的方法。
本发明通过提供下述1中所示曝光掩模的对位方法，即可达到上述目的。
1.一种曝光掩模的对位方法，其中使用已形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两者的对准标记，进行多次上述全息照相掩模和上述对象体的对位，其特征在于：
至少连续进行三次对位中，将上述对象体上第3次对位用的对准标记，设在第2次和第1次各次对位用的对准标记之间，或者设在相对于第1次对位用的对准标记，与第2次对位用的对准标记的所在一侧的相反侧上，进行对位。
根据本发明，既能在同一曝光掩模中的对准标记之间保持最小的容许间距，又能缩小对象体的对准标记所需要的区域。
本发明还分别提供了下述2～5中所示的发明。
2.根据上述1所述的曝光掩模的对位方法，其中
将上述对象体上的第奇数次对位用的对准标记和第偶数次对位用的对准标记，交替地设在各个配置区域内，进行对位。
根据该方法，可更有效地缩小对象体的对准标记所需要的区域。
3.一种薄膜元件基板的制造方法，是利用了使用已形成对准标记的多个全息照相掩模进行图案曝光的全息照相曝光，其特征在于，包括：
使用上述1或2所述的曝光掩模的对位方法，进行对位的第1工序；和
通过从上述全息照相掩模上照射曝光光束，对上述对象体进行曝光形成图案的第2工序。
根据这种方法，由于能够扩展半导体装置等的器件中所用的薄膜元件基板的电路图案形成中可利用的区域，所以可提供更高密度集成化的器件。
4.一种薄膜元件基板的制造方法，是利用了使用已形成对准标记的多个全息照相掩模进行图案曝光的全息照相曝光，其特征在于，包括：
在上述全息照相掩模上，记录含有对准标记的所要图案的第1工序；
利用上述1或2所述的曝光掩模的对位方法，进行对位的第2工序；和
通过从上述全息照相掩模上照射曝光光束，对上述对象体进行曝光而形成图案的第3工序。
根据这样的方法，由于能够扩展半导体装置等器件中所用的薄膜元件基板的形成电路图案中可利用的区域，所以能提供更高密度的集成化的器件。
5.根据上述3或4所述的薄膜元件基板的制造方法，其中上述对象体的对准标记是在该对象体上曝光最初图案时形成。
根据这样的方法，由于不需要另外在对象体上形成对准标记，所以可减少作业工序，并能提高生产效率。
根据本发明提供一种既能在同一曝光掩模中对准标记之间保持最小的容许间距，又能缩小对象体的对准标记所需要的区域的曝光掩模的对位方法。根据本发明提供一种可形成高密度集成化的器件的薄膜元件基板的制造方法。
附图说明
图1是表示用于实施本实施方式曝光掩模的对位方法的全息照相曝光装置整体构成的图。
图2是用于说明本实施方式曝光掩模的对位方法的图。
图3是用于说明本实施方式的薄膜元件基板的制造方法的图。
图4是用于说明本实施方式的薄膜元件基板的制造方法的图。
图5是用于说明本实施方式的薄膜元件基板的制造方法的图。
图6是用于说明本实施方式的薄膜元件基板的制造方法的图。
图7(a)和(b)是用于制作全息照相用掩模的原Cr制掩模(原十字线)简要平面图。
图8(a)和(b)是表示全息照相用掩模(第2层掩模)中的器件区域记录时和对准标记记录时，各工序的简要构成图。
图9是用于说明以往的曝光掩模的对位方法的简要构成图。图中：
200、200a、200b…全息照相掩模，201…棱镜，202…全息照相记录面，210…被曝光基板，212…感光性材料膜，212a…第1感光性材料膜，212b…第2感光性材料膜，214…感光性材料膜表面，220…台面，222…台面装置，230…第1信息处理装置，240…距离测定光学系统，250…膜厚测定光学系统，260…光源，270…第2信息处理装置，280…曝光光源，282…曝光光源驱动装置，300…第1原版掩模，302…第2原版掩模，310…第1干涉条纹图案，312…干涉条纹图案，314…图案，316…第1电路图案，320…第2干涉条纹图案，322…干涉条纹图案，324…第2电路图案，A1～A4…对准标记，B1～B4…区域，HM…全息照相掩模，L…曝光光源，L1…记录光束，L2…参照光，L3…曝光光束，P…棱镜，P11、P21、P31、P41…干涉条纹图案，P12、P22、P32、P42…对准标记，P1～P4…对准标记，LA1～6…下层侧标记，UA1～7…上层侧标记，AL2-1、AL3-2、AL4-3、AL5-4、AL6-5、AL7-6…对准标记。
具体实施方式
以下参照附图说明本发明的实施方式。但本发明并不限于述实施方式。
图1是表示用于实施本实施方式曝光掩模的对位方法的全息照相曝光装置整体构成的图。
如图1所示，该曝光装置主要由：棱镜201、具备台面220的台面装置222、第1信息处理装置230、距离测定光学系统240、膜厚测定光学系统250、光源260、第2信息处理装置270、曝光光源280、曝光光源驱动装置282、和基准系统290构成。
台面装置222构成为：将作为形成感光性材料膜212的曝光对象体的被曝光基板210，用真空卡盘等保持在台面220上，可调整台面220在上下方向(Z方向)和水平方向(XY平面)上的位置。
光源260构成为：可射出距离测定光学系统240和膜厚测定光学系统250测定用的光束。距离测定光学系统240具备光束分裂器、圆柱状透镜、光传感器、误差信号检测器等，通过调整全息照相记录面202和涂布在被曝光基板上的感光性材料膜表面214之间的距离，可控制曝光时的焦点。
第1信息处理装置230构成为：根据由距离侧定光学系统240测量的全息照相记录面和被曝光基板上形成的感光性材料膜表面之间的距离，设定台面220的位置，以形成适宜的焦点。膜厚测定光学系统250的构成具备光束分裂器、光探测器、放大器、A/D转换器等，还具有用于测定形成在被曝光基板210上的感光性材料膜212厚度的构成。
第2信息处理装置270构成为：移动曝光光源280，使由曝光光源280照射的曝光光束在适当的曝光区域内进行扫描，同时根据由膜厚测定光学系统250输出的感光性材料膜212厚度的相对值，控制曝光的光量。
曝光光源280构成为：可向全息照相掩模200的全息照相记录面202照射曝光光束。曝光光源驱动装置282构成为：移动该曝光光源280，在被曝光基板210上所要求的曝光区域内扫描而进行曝光。另外，该曝光装置备有在与被曝光基板210相对向的面上，安装了记录有与所定十字线图案相对应的干涉图案的全息照相掩模200的棱镜201。
另外，基准系统290，具备用于观察对准标记的观察机构，和根据由观察机构得到的信息，检测全息照相掩模200的对准标记与被曝光基板210的对准标记的位置偏移的位置偏移检测机构。
本实施方式中，作为观察机构的显微镜292是通过全息照相掩模200，观察在被曝光基板210上形成对准标记的装置。显微镜292备有用于摄取观察到的对准标记图像的，例如CCD照相机等图像摄取装置。由显微镜292观察，由图像摄取装置摄取全息照相掩模200的对准标记和被曝光基板210的对准标记图像，转换成图像信号，输送给作为位置偏移检测装置的位置偏移检测装置294。
位置偏移检测装置294，是从图像信号中提取全息照相掩模200侧的对准标记和被曝光基板210侧的对准标记的特征点，并计算出特征点之间的距离的装置。例如，在被曝光基板210上形成十字状的对准标记，在全息照相掩模200侧上形成X字状的对准标记时，作为特征点，例如，分别提取十字状的交点和X字状的交点，计算出该交点间的距离。将计算出的距离信息传送给第1信息处理装置230。
第1信息处理装置230构成为：将台面装置222在XY方向上移动，设定被曝光基板210的位置，以减小该基准间的距离(基准偏移量)，由此，可使全息照相掩模200和被曝光基板210对位。
而且，全息照相掩模200和被曝光基板210的对位按图2所示进行。如图2所示，本实施方式中，全息照相掩模200由多层形成，即，成为被曝光基板210上的图案形成对象的第1层曝光中使用的掩模(称作第1层用掩模，以下相同)(L1)、第2层用掩模(L2)、第3层用掩模(L3)……第7层用掩模(L7)。
首先，在第1层用掩模(L1)的所定区域内设置下层侧掩模用的对准标记LA1。由此，在被曝光基板210上进行第1层图案形成曝光时，在被曝光基板210上器件区域以外的所定区域内一并形成与LA1对应的对准标记(下层侧标记)。接着在所用的第2层用掩模(L2)上，以一定的间距，设置该第2层用掩模自身与被曝光基板210进行对位的对准标记(上层侧标记)UA2、和第3层用掩模(L3)与被曝光基板210进行对位的下层侧标记用的对准标记LA2。这样，通过与被曝光基板210上先形成的LA1相对应的对准标记与第2层用掩模上的UA2相对照，进行第1次对位。
第2层用掩模和被曝光基板210进行对位后，通过在被曝光基板210上进行第2层图案形成曝光，在被曝光基板210上的器件区域以外的所定区域内一并形成与LA2对应的对准标记(下层侧标记)。这时，进行第1次对位的被曝光基板210上的对准标记，利用UA2的曝光，形成米字的标记AL2-1。接着，在所用的第3层用掩模(L3)上，以一定的间距，在所定的位置上，设置该第3层用掩模自身与被曝光基板210进行对位的对准标记(上层侧标记)UA3、和第4层用掩模(L4)与被曝光基板210进行对位的下层侧标记用对准标记LA3。即，本实施方式中，LA3设在直接靠近先形成的被曝光基板210上的标记AL2-1旁边，形成下层侧标记的位置上。这样，通过与先形成的被曝光基板210上的LA2相对应的对准标记与第3层用掩模上的UA3相对照，进行第2次对位。
第3层用掩模与被曝光基板210进行对位后，通过对被曝光基板210上进行第3层图案形成曝光，在被曝光基板210上的器件区域以外的所定区域内，一并形成与LA3对应的对准标记(下层侧标记)。这时，进行第2次对位的被曝光基板210上的对准标记，成为由UA3的曝光形成米字的标记AL3-2。接着，在所用的第4层用掩模(L4)上，也和第3层用掩模(L3)一样，以一定的间距，在所定的位置上设置该第4层用掩模自身与被曝光基板210进行对位的对准标记(上层侧标记)UA4、和第4层用掩模(L4)与被曝光基板210进行对位的下层侧标记用对准标记LA4。即，本实施方式中，LA4设置在直接靠近先形成的被曝光基板210上的标记AL3-2旁边，形成下层侧标记的位置上。这样，通过使与先形成的被曝光基板210上的LA3相对应的对准标记与第4层用掩模上的UA4相对照，进行第3次对位。
对于第5层掩模(L5)和被曝光基板210的第4次对位，第6层掩模(L6)和被曝光基板210的第5次对位、第7层掩模(L7)和被曝光基板210的第6次对位，可按照和上述第2次、第3次的对位一样的顺序进行。照这样，在进行第6次对位后，通过对被曝光基板210上的第7层图案形成的曝光，在被曝光基板210上器件区域以外的所定区域内，如图2所示，密接形成米字的标记AL2-1、AL3-2、AL4-3、AL5-4、AL6-5和AL7-6。即，在同一个全息照相掩模200上的二个对准标记之间，以比最小容许更小的间距形成。这样，根据本实施方式，可缩小被曝光基板210的对准标记所需要的区域。
本实施方式中，上述第1次～第6次对位中，将被曝光基板210上的第1次、第3次、和第5次的第奇数次对位用的对准标记(相当于图2中所示的AL2-1、AL4-3、AL6-5位置的十字下层侧标记)、和第2次、第4次、和第6次的第偶数次对位用的对准标记(相当于图2中所示AL3-2、AL5-4、AL7-6位置的十字下层侧标记)，交替地设置在各个配置区域内，即图2中，从形成对位用的对准标记整个区域的中央开始，左侧区域和右侧区域内，以进行对位。为此，可更有效地缩小被曝光基板210的对准标记所需要的区域。
本实施方式中，例如，连续的第1、第2和第3次对位中，相对于第1次对位用的对准标记(相当于AL2-1位置的十字下层侧标记)，将被曝光基板210中第3次对位用的基板标记(相当于AL4-3位置的十字下层侧标记)，设置在与第2次对位用基板标记(相当于AL3-2位置的十字下层侧标记)的所在一侧相反侧上，进行对位。也可设在第2次和第1次各次对位用的对准标记(分别相当于AL3-2和AL2-1位置的十字下层侧标记)之间(图2中AL5-4、AL7-6的某个位置)，进行对位。
例如，在连续的第2、第3和第4次对位中，将被曝光基板210中的第4次对位用的对准标记(相当于AL5-4位置的十字下层侧标记)，设置在第3次和第2次各次对位用的对准标记(分别相当于AL4-3和AL3-2位置的十字下层侧标记)之间，进行对位。也可相对于第2次对位用对准标记(相当于AL3-2位置的十字下层侧标记)，设置在与第3次对位用对准标记(相当于AL4-3位置的十字下层侧标记)所在一侧相反侧(图2中，AL3-2左侧的无标记的位置)上，进行对位。
本发明中，至少连续三次对位中，将被曝光基板中的第3次对位用的对准标记，设在第2次和第1次各次对位用的对准标记之间，或者，相对于第1次对位用的对准标记，设在与第2次对位用对准标记所在一侧相反侧上，进行对位，但并不仅限于上述形态。
图2中，为便于说明，将多个全息照相掩模200以层状重叠示出，但实际的对位，是在记录在全息照相200上的上层侧标记和记录在被曝光基板210上的下层侧标记之间，对每个全息照相掩模200进行。这样进行曝光的全息照相掩模200，即使涉及到多个，也能在同一个全息照相掩模200上对准标记之间保持最小的容许间距，不会减小作为对象体的被曝光基板210上的可制作器件的区域。
以下参照图3～图6，对本实施方式的薄膜元件基板的制造方法进行说明。
首先，进行第1次图案形成(最初的图案形成)。
如图3(A)所示，在贴合在棱镜201上的全息照相掩模200a的全息照相记录面202上，例如，使用Cr制的第1原版掩模300(也称作原十字线)，记录与第1十字线图案相对应的干涉条纹。在第1十字线图案中，至少含有与含有目的薄膜元件基板中的薄膜元件的薄膜电路相对应的图案。
具体讲，是对第1原版掩模300照射记录光束L1(物体光)，使经第1原版掩模300的衍射光，照射到全息照相掩模200a的全息照相掩记录面202上。经由该第1原版掩模300的记录光束L1和从全息照相记录面202的其他面透过棱镜201照射的参照光L2进行干涉。由此，在全息照相记录面202上记录上所要图案的干涉条纹。
图3(B)是形成了第1干涉条纹图案310的全息照相掩模200a之一例的图。如图3(B)所示，第1干涉条纹图案310中含有与构成薄膜电路的第1电路图案相对应的干涉条纹312和成为对准标记的干涉条纹图案P11、P21、P31、P41。
接着，如图4(A)所示，在配置原版掩模300的位置上，配置形成第1感光性材料膜212a的被曝光基板210，取代原版掩模300。随后，从图3(A)中参照光L2射入侧的相反方向(参照光L2射出侧)，使再生光的曝光光束L3，通过棱镜201照射到全息照相记录面202上，对被曝光基板210上形成的第1感光性材料膜212a进行曝光。而且，这时，改变棱镜201的方向，将全息照相掩模200a改移成棱镜201，使棱镜201的斜面朝向曝光光束L3的射入侧。由此，在被曝光基板210上形成与全息照相记录面202上记录的第1干涉条纹图案310相对应的图案314。
图4(B)中示出由第1干涉条纹图案310形成的图案314之一例。如图4(B)所示，形成与全息照相掩模200a的干涉条纹图案P11、P21、P31、P41相对应的对准标记A1～A4和与干涉条纹图案312相对应的第1电路图案316。随后，进行必要的显影和蚀刻处理，结束第1图案形成。
接着，在进行第2图案形成时，除了以所定的间距形成全息照相掩模的对准标记位置外，其他和第1图案形成一样。
以下进行第2图案形成。
如图5(A)所示，在棱镜201上贴合的全息照相掩模200b的全息照相记录面202上，例如使用Cr制的第2原版掩模302，记录与第2十字线图案相对应的干涉条纹。在第2十字线图案中，至少含有与含有薄膜元件基板中薄膜元件的薄膜电路相对应的图案。记录干涉条纹的工序和图3(A)的工序同样的方法，即，利用物体光L1和参照光L2的照射而进行。这时，也可形成与其他全息照相掩模和被曝光基板210进行对位的对准标记P13、P23。另外，与这种记录干涉条纹的工序不同，通过只照射物体光L1，在全息照相掩模200b的全息照相记录面202上，形成对准标记P12、P22、P32、P42。此处形成的对准标记P12～P42和P13、P23，随其目的而不同。即，前者是对第1图案形成进行对准标记的上层侧标记，而后者是和所谓的第3层全息照相掩模进行对准标记的下层侧标记，两者，以和图8所示的方法相同的方法分别制作。
图5(B)是形成第2干涉条纹图案和第2对准标记的全息照相掩模200b之一例的图。如图5(B)所示，第2干涉条纹图案中，含有与构成薄膜电路的第2电路图案相对应的干涉条纹图案320。另外，在全息照相掩模200b的四角处，所定的位置上形成为使该全息照相掩模200b和被曝光基板210进行对位的对准标记P12、P22、P32、P42、P13、P23。
接着如图6(A)所示，在配置原版掩模302的位置上，配置第1电路图案上形成了第2感光性材料膜212b的被曝光基板210。随后，从与图5(A)中参照光L2相反的方向(参照光L3射出侧)，使曝光光束L3通过棱镜201照射到全息照相记录面202上，对第2感光性材料膜212b进行曝光。这时，也同样改变棱镜201的方向，将全息照相掩模200b改移成棱镜201，使棱镜201的斜面朝向曝光光束L3的射入侧。
对本工序进行更具体地说明。
首先，通过使被曝光基板210上形成的对准标记A1～A4和全息照相掩模200b上形成的对准标记P12、P22、P32、P42(图5(B))重合，使形成了第2感光性材料膜212b的被曝光基板210与全息照相掩模200b进行对位。具体讲，如图1所示，将全息照相掩模200b和被曝光基板210设置在所定的位置后，利用设置在观察各对准标记的位置上的显微镜292，通过棱镜201的垂直面，摄取全息照相掩模200b和被曝光基板210的对准标记的重叠图像。将显微镜292中摄入的图像作为图像信号，传送给位置偏移检测装置294，从对准标记的重叠图像中提取特征点。例如，提取全息照相标记A1的十字的交点和对准标记P12的X字的交点位置，并计算出该交点之间的距离。将该距离信息传送给第1信息处理装置230，驱动台面装置222，以减小该距离，进行全息照相掩模200b与被曝光基板210之间的对位。
随后，向全息照相记录面照射曝光光束L3。在感光性材料膜212b上，与全息照相掩模200b的对准标记P12、P22、P32、P42、P13、P23相对应的对准标记和记录在全息照相记录面202上记录的干涉条纹图案320相对应的第2电路图案324一并形成(图6(B))。随后进行必要的显影和蚀刻处理，结束第2图案形成。
这样，采用上述的对位方法(参照图2)，重复图5和图6所述的工序，通过进行第3图案形成、第4图案形成、……，可制造出本实施方式的薄膜元件基板。
本发明的薄膜元件基板的制造方法，例如，可适用于形成EL显示装置和液晶显示装置等电光学装置中的、构成各像素的像素电路和控制该像素电路的驱动器(集成电路)。除了制造这种电光学装置外，还可适用于各种器件的制造。例如可制造FeRAM(ferroelectric RAM)、SRAM、DRAM、NOR型RAM、NAND型RAM、漂移栅型不挥发存储器、磁性RAM(MRAM)等各种存储器。此外，使用薄膜晶体管(TFT)，还可用于集成化的传感器、搭载CPU的银行卡等。进而，在使用微波的非接触型通信系统中，制造搭载微小电路片(IC芯片)的廉价附属物时，也可适用。
本发明提供的曝光掩模的对位方法，既能在同一曝光掩模中对准标记之间保持最小的容许间距，又能缩小对象体的对准标记所需要的区域，作为可形成高密度集成化的器件的薄膜元件基板的制造方法，具有工业可利用性。

Claims (5)

1.一种曝光掩模的对位方法，是使用已形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两者的对准标记，进行多次上述全息照相掩模和上述对象体的对位，其特征在于：
至少连续进行三次对位中，将上述对象体上第3次对位用的对准标记，设在第2次和第1次各次对位用的对准标记之间，或者设在相对于第1次对位用的对准标记，与第2次对位用的对准标记的所在一侧的相反侧上，进行对位。
2.根据权利要求1所述的曝光掩模的对位方法，其特征在于：
将上述对象体上的第奇数次对位用的对准标记和第偶数次对位用的对准标记，交替地设在各个配置区域内，进行对位。
3.一种薄膜元件基板的制造方法，是利用了使用已形成对准标记的多个全息照相掩模进行图案曝光的全息照相曝光，其特征在于，包括：
使用权利要求1或2所述的曝光掩模的对位方法，进行对位的第1工序；和
通过从上述全息照相掩模上照射曝光光束，对上述对象体进行曝光形成图案的第2工序。
4.一种薄膜元件基板的制造方法，是利用了使用已形成对准标记的多个全息照相掩模进行图案曝光的全息照相曝光，其特征在于，包括：
在上述全息照相掩模上，记录含有对准标记的所要图案的第1工序；
利用权利要求1或2所述的曝光掩模的对位方法，进行对位的第2工序；和
通过从上述全息照相掩模上照射曝光光束，对上述对象体进行曝光而形成图案的第3工序。
5.根据权利要求3或4所述的薄膜元件基板的制造方法，其特征在于，
上述对象体的对准标记是在该对象体上曝光最初图案时形成。
CNB2005101039298A 2004-09-27 2005-09-15 曝光掩模的对位方法以及薄膜元件基板的制造方法 Expired - Fee Related CN100451839C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004280043A JP4168344B2 (ja) 2004-09-27 2004-09-27 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法
JP2004280043 2004-09-27

Publications (2)

Publication Number Publication Date
CN1755528A CN1755528A (zh) 2006-04-05
CN100451839C true CN100451839C (zh) 2009-01-14

Family

ID=36099602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101039298A Expired - Fee Related CN100451839C (zh) 2004-09-27 2005-09-15 曝光掩模的对位方法以及薄膜元件基板的制造方法

Country Status (5)

Country Link
US (1) US7255968B2 (zh)
JP (1) JP4168344B2 (zh)
KR (1) KR100639626B1 (zh)
CN (1) CN100451839C (zh)
TW (1) TWI295749B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070238027A1 (en) * 2006-04-06 2007-10-11 Han-Tung Hsu Method for generating alignment marks and related masks thereof
JP2009027028A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置の製造方法
KR101569896B1 (ko) 2009-03-16 2015-11-17 삼성전자주식회사 반사형 포토 마스크 및 그 제조 방법
JP5633021B2 (ja) * 2009-06-29 2014-12-03 株式会社ブイ・テクノロジー アライメント方法、アライメント装置及び露光装置
KR101116321B1 (ko) * 2009-08-21 2012-03-09 에이피시스템 주식회사 기판 정렬 방법
CN103205682B (zh) * 2012-01-16 2017-03-15 昆山允升吉光电科技有限公司 掩模组件间接对位的方法
KR101693498B1 (ko) 2015-06-17 2017-01-17 주식회사 옵티레이 노광 장치에서의 카메라 조명 및 제어 방법
CN105887010B (zh) 2016-05-13 2018-10-26 京东方科技集团股份有限公司 掩膜集成框架及蒸镀设备
CN109669325A (zh) * 2017-10-17 2019-04-23 晶能光电（江西）有限公司 一种光刻对准方法
CN108109906B (zh) * 2017-12-28 2021-08-17 Tcl华星光电技术有限公司 基底与掩模对位的方法以及对基底图案化的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504596A (en) * 1992-12-21 1996-04-02 Nikon Corporation Exposure method and apparatus using holographic techniques
US6329104B1 (en) * 1992-03-16 2001-12-11 Holtronic Technologies, Ltd. Position alignment system for holographic lithography process
US6514851B2 (en) * 2000-06-13 2003-02-04 Nec Corporation Method of fabrication of multilayer semiconductor wiring structure with reduced alignment mark area
CN1530773A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 曝光装置、方法、薄膜晶体管的制造方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329104B1 (en) * 1992-03-16 2001-12-11 Holtronic Technologies, Ltd. Position alignment system for holographic lithography process
US5504596A (en) * 1992-12-21 1996-04-02 Nikon Corporation Exposure method and apparatus using holographic techniques
US6514851B2 (en) * 2000-06-13 2003-02-04 Nec Corporation Method of fabrication of multilayer semiconductor wiring structure with reduced alignment mark area
CN1530773A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 曝光装置、方法、薄膜晶体管的制造方法、显示装置

Also Published As

Publication number Publication date
KR20060051014A (ko) 2006-05-19
JP4168344B2 (ja) 2008-10-22
US7255968B2 (en) 2007-08-14
CN1755528A (zh) 2006-04-05
TWI295749B (en) 2008-04-11
TW200625013A (en) 2006-07-16
US20060068304A1 (en) 2006-03-30
KR100639626B1 (ko) 2006-11-01
JP2006093606A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
CN100451839C (zh) 曝光掩模的对位方法以及薄膜元件基板的制造方法
CN100447673C (zh) 曝光掩模的对位方法，以及薄膜元件基板的制造方法
TWI581068B (zh) 微影裝置、元件製造方法及將圖案施加於基板之方法
TWI431440B (zh) 提供對準標記之方法、器件製造方法和微影裝置
CN101957567B (zh) 多头对准系统中的对准头的位置校准
US7049617B2 (en) Thickness measurement in an exposure device for exposure of a film with a hologram mask, exposure method and semiconductor device manufacturing method
US7643188B2 (en) Method of recording an exposure pattern in a recording layer of a holographic mask, method of forming an exposure pattern in a photosensitive material film, method of manufacturing a semiconductor device and method of manufacturing an electro-optic device
CN101681118A (zh) 曝光方法和电子器件制造方法
KR100561759B1 (ko) 디스토션계측방법 및 노광장치
US20230296990A1 (en) Sub-nanoscale high-precision lithography writing field stitching method, lithography system, wafer, and electron beam drift determination method
TW201940982A (zh) 自參考與自校準之干擾圖型套疊測量
CA2990195A1 (en) Submicron wafer alignment
NL2014941A (en) Lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product.
KR20110030477A (ko) 공작물 상에 연속적으로 패터닝된 층들 사이의 오버레이를 보상하기 위한 방법 및 장치
CA2990426A1 (en) Submicron wafer alignment
JP3348918B2 (ja) 位置合わせ方法、該方法を用いた露光方法、及びデバイス製造方法
CN106814557A (zh) 一种对准系统及对准方法
JPH01286309A (ja) 露光装置
JP3289264B2 (ja) 位置合わせ方法及び装置、露光方法及び装置、並びにデバイス製造方法
JP3448826B2 (ja) 位置合わせ方法、露光方法、及びデバイス製造方法
JP4370563B2 (ja) ホログラム露光方法
US20060121357A1 (en) Large pattern printing
CN101689028B (zh) 图案数据的处理方法以及电子器件的制造方法
JP4487243B2 (ja) 露光装置
JPH01120819A (ja) 露光方法及びそれを用いた素子製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20160915