CN100445927C - 可产生验证信号的信号发生系统以及其相关方法 - Google Patents

Abstract

一种可产生验证信号的信号发生系统以及其相关方法，该信号发生系统包含有：一锁相回路，用来将一输出时钟脉冲的频率锁至一特定时钟脉冲频率；以及一数字信号发生电路，该数字信号发生电路包含有：一触发电路，电连接至该锁相回路，用来决定该锁相回路的输出时钟脉冲的频率是否落于一频率范围之内，并且于该锁相回路的输出时钟脉冲的频率落于该频率范围时输出一触发信号；以及一信号发生器，电连接至该触发电路以及该锁相回路，用来当接收到该触发电路时，根据该输出时钟脉冲产生该验证信号；其中在输出时钟脉冲的频率尚未落于该频率范围前，该锁相回路持续输出该输出时钟脉冲。

Description

可产生验证信号的信号发生系统以及其相关方法

技术领域

本发明提供一种信号发生系统及其相关方法，尤指一种用来产生一验证信号的信号发生系统以及其相关方法。

背景技术

在今日的计算机系统中，由于内部中央处理器的处理速度越来越快，内部各种接口的传输效率成为计算机系统整体效能的重要关键指针。如业界所知，计算机系统中原本以IDE接口作为传输接口；随后，为了增进传输的效率，业界新推出了一种称之为串行高级技术附件规格(serial Advanced TechnologyAttachment，SATA)接口的新接口。无庸置疑地，SATA接口成功地提高了传输的速率，使得使用者无须花费过多的时间便可将数据储存于SATA装置(譬如SATA硬盘)，换句话说，SATA接口开创了计算机系统传输接口的一个新纪元。

如业界所知，当计算机主机(host)与SATA装置进行沟通时，主机端与SATA装置端必须先建立SATA信道；换言之，SATA装置端与主机端彼此之间必须先建立联机机制。请参阅图1，其为现有主机100与SATA装置110建立联机机制的简单示意图。为了建立前述的联机机制，如图1所示，首先，主机100会透过传输器101发出一ComReset信号；SATA装置110会从接收器112接收该ComReset信号，并且接着检查ComReset信号是否正确。此时，如果SATA装置110确认所接收的信号确为ComReset信号，SATA装置110会透过传输器111响应一ComInit信号；从而主机100会从接收器102接收该ComInit信号，并且主机100会调整其自身的内部阻抗并响应一ComWake信号至SATA装置110。在SATA装置110接收到ComWake信号之后，SATA装置110也会调整其自身的内部阻抗并输出一ComWake信号。

在主机100接收SATA装置110输出的ComWake信号后，主机100与SATA装置110便可以执行一连串的操作(譬如主机100与SATA装置之间的同步操作)。因此，便可以成功的建立前述的SATA信道，且主机100与SATA装置便可以由SATA接口互相沟通。

在此请参阅图2，图2为现有频带外(out-of-band，OOB)信号ComReset、ComInit、以及ComWake的波形示意图。如前所述，在建立SATA信道之前，主机100与SATA装置必须检测彼此传输的OOB信号，并且由OOB信号进行响应。在实际操作中，主机100与SATA装置110检测OOB信号是否符合特定波形，以确认接收的OOB信号是否正确，若OOB信号符合特定波形，主机100或SATA装置110便产生响应的OOB信号。因此，如图2中的(a)所示，信号ComReset以及ComInit具有一特定的波形(型样)。换句话说，信号ComReset以及ComInit具有多个突波(burst)，每一个突波的宽度大致上为106.7ns，并且两连续突波之间的距离大致上是320ns。相同地，图2中的(b)所示的信号ComWake也具有多个突波，其中每一个突波的宽度也为106.7ns，但是两连续突波之间的距离大致上为106.7ns。换言之，这些OOB信号都具有一第一状态以及一第二状态，第一状态代表一个闲置(idle)状态，而第二状态代表一个突波(burst)状态；并且如图2所示，对于不同的信号，其第一状态的持续时间也有所不同。

在实施上，主机100与SATA装置110通常利用一时钟脉冲(clock)来计数突波的持续时间以及两突波之间的持续时间，以进行上述信号的检测。此外，主机100与SATA装置110也利用该时钟脉冲来产生符合前述波形的OOB信号，以彼此进行响应，进而建立彼此的联机。在此请注意，可以由一锁相回路来产生前述的时钟脉冲，而一般的锁相回路可利用石英震动的频率作为一参考时钟脉冲以产生前述的时钟脉冲。

换句话说，检测电路会检测接收信号中第一状态的时间以及第二状态的时间，以辨认接收到的信号为ComReset信号，ComInit信号，或是ComWake信号。此外，如前所述，在确认信号之后，主机100与SATA装置110都可以利用一时钟脉冲来产生符合前述波形的OOB信号以彼此进行响应。在此请注意，可以由一锁相回路来产生前述的时钟脉冲，而一般的锁相回路可利用石英震动的频率作为一参考时钟脉冲以产生前述的时钟脉冲。

然而，锁相回路需要时间来将输出时钟脉冲的频率锁位于一特定频率；因此，当锁相回路正在进行特定频率的锁相过程时(这意味着此时输出时钟脉冲的频率尚未与特定频率相等)，并且锁住特定频率的步骤尚未进入稳态，此时锁相回路所产生的输出时钟脉冲为一不正确的时钟脉冲。换句话说，当锁相回路的输出时钟脉冲尚未进入稳态之前，锁相回路的输出时钟脉冲并不能用来产生所需的OOB信号。

在此请注意，前述不正确的时钟脉冲大致上可以分为两种状况。第一种状况是不正确的时钟脉冲的频率太高(这里所谓的频率太高指其频率大于SATA装置110内部电路的容许工作频率范围)，因此SATA装置110的内部电路完全无法使用这样的时钟脉冲。第二种状况是不正确的时钟脉冲的频率虽然落于SATA装置内部电路的可容许频率范围之内，但是该时钟脉冲仍然没有办法用来产生正确的OOB信号；在此状况下，SATA装置110的其它内部电路可使用这样的时钟脉冲来执行除了产生OOB信号之外的其它工作。

然而，在前述的两个状况下，SATA装置110不能使用不正确的时钟脉冲来产生OOB信号；而且，即使SATA装置110可以使用不正确的时钟脉冲来产生信号，主机100也没有办法辨识所接收到的信号。

为了避免前述的问题，一些现有的解决方法是直接限制锁相回路的输出，直到锁相回路的输出时钟脉冲为正确的时钟脉冲为止。也就是说，在锁相的过程中，锁相回路不会输出不正确的时钟脉冲；这样的操作可以保证不会有不正确的时钟脉冲输出。

除此之外，在现有的其它做法中，锁相回路仍然会输出不正确的时钟脉冲至SATA装置110，但是SATA装置110在锁相回路输出正确的时钟脉冲之前，会持续重置SATA装置110。因此，这样的操作也可以确保SATA装置110完全使用正确的时钟脉冲。

很显然地，即使锁相回路的输出时钟脉冲为不正确的时钟脉冲，但是只要这些不正确的时钟脉冲落于可容许的频率范围内，那么这些不正确的时钟脉冲仍然可以被用来作为内部电路的操作时钟脉冲，但是在前述的几个现有的方法中，这些可容许使用的不正确时钟脉冲都被忽略掉了，这造成了一些处理时间的浪费。举例来说，这些可容许使用的不正确时钟脉冲可以用来执行传输振幅的设定操作，或是其它的设定操作，如SSC开关的设定。

发明内容

因此本发明的主要目的之一在于提供一种用来自动产生验证信号的信号发生系统以及其相关方法，以解决前述问题。

根据本发明的申请专利范围，揭露一种信号发生系统，其用来产生一验证信号，该信号发生电路包含有：一锁相回路(phase lock loop，PLL)，用来将一输出时钟脉冲的频率锁至一特定时钟脉冲频率；以及一数字信号发生电路。该数字信号发生电路包含有：一触发电路，电连接至该锁相回路，用来决定该锁相回路的输出时钟脉冲的频率是否落于一频率范围之内，并且于该锁相回路的输出时钟脉冲的频率落于该频率范围时输出一触发信号；以及一信号发生器，电连接至该触发电路以及该锁相回路，当接收到该触发信号时，用来根据该输出时钟脉冲产生该验证信号；其中在输出时钟脉冲的频率尚未落于该频率范围前，该锁相回路持续输出该输出时钟脉冲。

根据本发明的申请专利范围，另揭露一种信号发生方法，其用来产生具有一特定波形的一验证信号，该信号发生方法包含有：利用一锁相回路(phaselock loop，PLL)将一输出时钟脉冲的频率锁至一预定时钟脉冲频率；检测该输出时钟脉冲的频率是否落于一频率范围；当该输出时钟脉冲的频率落于该频率范围时，根据该输出时钟脉冲触发一信号发生器以产生该验证信号；以及当该输出时钟脉冲的频率落于该频率范围之前，利用该锁相回路持续输出该输出时钟脉冲。

根据本发明的申请专利范围，另揭露一种信号发生系统，其用来产生一验证信号，该信号发生系统包含有：一锁相回路，用来将一输出时钟脉冲锁至一特定时钟脉冲频率；以及一数字信号发生电路。该数字信号发生电路包含有：一检测电路(verifying circuit)，电连接至该锁相回路，用来接收一第一信号，并且于该第一信号符合一预定条件时，输出一检验正确信号；一信号发生器，电连接至该检测电路以及该锁相回路，用来根据该输出时钟脉冲持续产生信号，直至接收该检验正确信号；其中当该第一信号符合该预定条件时，该信号发生器所产生的信号为该验证信号。

根据本发明的申请专利范围，另揭露一种信号发生方法，其用来产生具有一特定波形的一验证信号，该信号发生方法包含有：利用一锁相回路将一输出时钟脉冲锁住一特定时钟脉冲频率；利用一信号发生器，以根据该输出时钟脉冲产生一信号；检测该输出时钟脉冲的频率是否落于一频率范围，或该信号发生器所产生的该信号是否符合该特定波形；以及若该输出时钟脉冲的频率落于该频率范围，或该信号发生器所产生的该信号符合该特定波形，控制该信号发生器以停止输出该信号。

当锁相回路的输出时钟脉冲落于预定频率范围时，即进入稳态时，本发明信号发生系统以及其相关方法可以利用一触发电路来触发一信号发生器，使信号发生器产生所需的验证信号；因此，相较于现有技术，本发明中无论锁相回路所产生的输出时钟脉冲是否已经进入稳态，锁相回路都可以持续的输出；换句话说，当锁相回路的输出时钟脉冲属于不正确的时钟脉冲时，虽然此时不正确的时钟脉冲并不能用来产生验证信号，但是仍然可以给予内部电路进行其它工作(譬如一些传输时钟脉冲以及SSC开关的设定)；而当输出时钟脉冲进入稳态时，触发电路会自动触发信号发生器以产生所需的验证信号(OOB信号)。因此，本发明不但可以节省一些操作时钟脉冲，而且本发明信号发生系统也可视为一可自动产生符合特定波形的验证信号的信号发生装置。

附图说明

图1为现有主机与SATA装置建立联机的简单示意图。

图2为现有频带外(out-of-band，OOB)信号ComReset、ComInit、以及ComWake的波形示意图。

图3为本发明SATA装置的一实施例的方块示意图。

图4为图3所示SATA装置执行OOB信号的产生操作的流程图。

图5为本发明SATA装置的另一实施例的示意图。

图6为本发明SATA装置的又一实施例的示意图。

主要组件符号说明

100  主机；

110、300、500、600SATA  装置；

101、111  传输器；

102、112  接收器；

310、510、610  锁相回路；

320、520、620  数字信号发生电路；

330  触发电路；

340、540、640  频带外信号发生器；

331、531、631  检测器；

332  触发信号发生器；

530、630  检测电路；

532、632  检测信号发生器。

具体实施方式

在此请参阅图3，图3为本发明SATA装置300的一实施例的方块示意图。如图3所示，SATA装置300包含有一锁相回路310以及一数字信号发生电路320，其中数字信号发生电路320包含有一触发电路330以及一频带外(out-of-band，OOB)信号发生器340。锁相回路310电连接至触发电路330，而OOB信号发生器340电连接至触发电路330以及锁相回路310。

如前所述，锁相回路310用来将一输出时钟脉冲的频率锁至一特定时钟脉冲频率。在此请注意，由于锁相回路310的电路，功能以及其操作已为业界所公知，故不另赘述。举例来说，由于锁相回路310可以包含有一除频器，如此可使得锁相回路310所输出的输出时钟脉冲频率等于该特定时钟脉冲频率，或是为该特定时钟脉冲频率的倍数。

OOB信号发生器340用来产生前述的OOB信号ComInit/ComWake，并且将其传输至主机端；由于ComInit/ComWake信号必须符合前述的特定型样，因此OOB信号发生器340必须使用锁相回路310所产生的时钟脉冲来产生ComInit/ComWake信号。此外，如前所述，锁相回路310需要一段时间才能将输出时钟脉冲的频率正确地锁至该特定时钟脉冲频率；因此，于锁相回路310进行锁相的时间内输出的时钟脉冲为不正确的时钟脉冲，不能用来产生正确的OOB信号，在此请注意，如前所述，现有技术会直接舍弃这段时间的输出时钟脉冲，而不加以有效的利用。

因此，本发明采用触发电路330来解决前述的问题，在本实施例中，触发电路330用来防止OOB信号发生器340使用不正确的时钟脉冲。触发电路330包含有一检测器331以及一触发信号发生器332；触发信号发生器332电连接至检测器331以及OOB信号发生器340。在本实施例中，检测器331用来决定该输出时钟脉冲是否可以被使用。换句话说，当输出时钟脉冲可以用来产生正确的OOB信号时，输出时钟脉冲必定落于OOB信号发生器340的工作频率范围之内。因此，前述锁相回路310欲锁住的特定时钟脉冲频率便可以设定为OOB信号发生器340工作频率范围之内的任何一个频率值，或者特定时钟脉冲频率可以设定为很接近OOB信号发生器340工作频率范围的频率值。那么，当输出时钟脉冲锁住该特定时钟脉冲频率的时候，输出时钟脉冲便会落于OOB信号发生器340工作频率范围内，换言之，此时OOB信号发生器340便可以使用输出时钟脉冲来产生正确的OOB信号。

另一方面，检测器331也可以比较特定时钟脉冲频率与输出时钟脉冲的频率，以决定输出时钟脉冲是否已经很接近该特定时钟脉冲频率。因此，当特定时钟脉冲频率与输出时钟脉冲的频率的频率差量够小的时候，输出时钟脉冲的频率便可视为已经落入工作频率范围之内，并且可以用来产生OOB信号。当然，本发明并未限制特定时钟脉冲频率以执行该比较作业，举例来说，检测器331也可使用其它任何合理的频率来进行前述的比较机制；此外，由于锁相回路310需要一特定时间才能使其输出时钟脉冲进入稳态，检测器331也可以用来检测一预定的时间长度，以确保锁相回路310输出正确的输出时钟脉冲，如此的相对应变化，也属本发明的范畴。

最后，当检测器331决定锁相回路310所输出的输出时钟脉冲已经落于OOB信号发生器340的工作频率范围内后，这代表输出信号已经可以用来产生正确的OOB信号，因此检测器331便会发出一使能信号(enable signal)至触发信号发生器332。当触发信号发生器332接收到该使能信号，便会对应地发出一触发信号(triggering signal)至OOB信号发生器340，使得OOB信号发生器340可以利用输出时钟脉冲来产生符合特定波形的ComInit/ComWake信号。

在此请参阅图4，图4为图3所示SATA装置300执行OOB信号的产生操作的流程图。其包含有下列步骤：

步骤400：开始；

步骤420：锁相回路310将一输出时钟脉冲锁住一特定时钟脉冲频率；

步骤430：触发电路330内部的检测器331检测该输出时钟脉冲的频率是否落于一工作频率范围；若是，则接至步骤440，若非，检测器331继续比较该特定时钟脉冲频率与该输出时钟脉冲的频率，直到该输出时钟脉冲的频率落于该工作频率范围为止；

步骤440：触发电路330内部的触发信号发生器332触发OOB信号发生器340，使OOB信号发生器340开始工作；以及

步骤450：OOB信号发生器340利用该输出时钟脉冲来产生欲传送至主机端的OOB信号ComInit/ComWake。

首先，锁相回路310会将一输出时钟脉冲锁住一特定时钟脉冲频率(步骤420)；在此请注意，在输出时钟脉冲进入稳态之前，OOB信号发生器340尚未激活。在此同时，触发电路330内部的检测器331会决定该输出时钟脉冲是否已经落入OOB信号发生器340的工作频率范围之中；若输出时钟脉冲的频率已经落入OOB信号发生器340的工作频率范围之中，则代表输出时钟脉冲可以用来产生正确的OOB信号ComInit/ComWake。

如前所述，检测器331会将输出时钟脉冲与特定时钟脉冲频率或是其它合理的频率加以比较，以决定输出时钟脉冲是否已经可以用来产生正确的OOB信号；或是检测器331可以仅仅等待一个适当的时间长度，以确保锁相回路310成功地将输出时钟脉冲的频率锁至特定时钟脉冲频率。

总而言之，当检测器331决定输出时钟脉冲可以用来产生正确的OOB信号之后，检测器331发出一使能信号至触发信号发生器332；接着触发信号发生器332便会相对应地发出一触发信号至OOB信号发生器340，以触发OOB信号发生器340(步骤440)。

而且，在OOB信号发生器340未收到触发信号之前，并不会进行任何操作(此时的输出时钟脉冲为不正确的时钟脉冲)，只有当OOB信号发生器340接收到触发信号之后，才会被触发信号唤醒，从而开始运作；换句话说，由于触发装置的触发，OOB信号发生器340开始利用正确的输出时钟脉冲来产生所需的OOB信号ComInit/ComWake(步骤450)。

在此请注意，锁相回路310会持续性地产生输出时钟脉冲，即使OOB信号发生器340只有在输出时钟脉冲正确的时候才会开始工作；换言之，OOB信号发生器340仅仅只利用正确的输出时钟脉冲来产生所需的OOB信号ComInit/ComWake。因此，不正确的时钟脉冲并不会影响OOB信号发生器340的运作，另一方面，由于锁相回路310的输出时钟脉冲会持续性地输出，因此SATA装置300的其它内部电路(未显示于图3中)仍然可以利用部分落于可容许范围内的不正确时钟脉冲，以进行其它的逻辑操作；这也代表本发明并不会浪费掉不正确时钟脉冲中可以利用的部份。

在此请注意到，在前述的不正确时钟脉冲中，那些具有过高频率的不正确时钟脉冲不但不能加以利用，反而会损害SATA装置300的内部电路；因此在以下的揭露之中，本发明对于上述的问题提出几项建议，以避免上述状况的发生。也就是说，本发明采用一些电路技巧，使得输出时钟脉冲的频率不会高于工作频率。首先，锁相回路310由低频起振，也就是输出时钟脉冲的频率由低频开始慢慢的锁至较高频率的特定时钟脉冲频率；此外，锁相回路的频率变化量(相位边际)会有所一定的限制，以使得锁相回路进行相位锁定的过程当中，频率的变化不会太剧烈。前述两个锁相回路的机制可以确保输出时钟脉冲的频率不会超出SATA装置300内部电路所能容许的频率范围，因此SATA装置300的内部电路便可以持续的利用锁相回路310所产生的输出时钟脉冲，而无须考虑输出时钟脉冲的频率是否会过大的问题。

在此请参阅图5，图5为本发明SATA装置500的另一实施例的示意图。如图5所示，SATA装置500包含有一锁相回路510以及一数字信号发生电路520。数字信号发生电路520包含有一OOB信号发生器540，以及一检测电路(verifying circuit)530，其中OOB信号发生器540电连接至锁相回路510，并且检测电路530电连接至OOB信号发生器540以及锁相回路510。

检测电路530包含有一检测器531以及一检测信号发生器532。在此请注意，本实施例中，由于没有限制锁相回路510的输出时钟脉冲的频率，其会持续产生输出时钟脉冲，并且将输出时钟脉冲传输至检测器531以及OOB信号发生器540；因此，OOB信号发生器540会根据锁相回路510所产生的输出时钟脉冲，以持续产生信号。如前所述，由于锁相回路510需要一定的时间才能输出正确的输出时钟脉冲，因此当输出时钟脉冲尚未进入稳态之前，OOB信号发生器540并不能产生正确的OOB信号；也就是说，虽然OOB信号发生器540会根据锁相回路510所产生的输出时钟脉冲来持续产生信号，但是只有在锁相回路510所产生的输出时钟脉冲进入稳态后(这代表了输出时钟脉冲为一正确时钟脉冲并且落于OOB信号发生器540的工作频率范围内)，OOB信号发生器540所产生的信号才会是正确的OOB信号ComInit/ComWake。

在本实施例中，检测器531会检测输出时钟脉冲是否已经落于OOB信号发生器540的工作频率范围中；由于检测器531与OOB信号发生器540同时接收到锁相回路510所输出的输出时钟脉冲，当检测器531确定输出时钟脉冲为正确时钟脉冲时，这表示OOB信号发生器540已输出正确的OOB信号至主机端。

因此，检测器531会通知检测信号发生器532，以使检测信号发生器532输出一检验正确信号至OOB信号发生器540；如前所述，由于当检测器531确定输出时钟脉冲为一正确时钟脉冲时，OOB信号发生器540已同时产生了正确的OOB信号。所以，在接收到检验正确信号后，表示OOB信号发生器540已经完全产生所需的OOB信号，此时OOB信号发生器540便会停止其操作，进而停止输出任何信号。在此请注意，检测电路530可以视为OOB信号发生器540的失能(disable)装置；换句话说，当OOB信号发生器540完成了所需OOB信号的产生操作之后，检测电路530便可以停止OOB信号发生器540的运作。

此外，请参阅图6，图6为本发明SATA装置600的又一实施例的示意图。如图6所示，SATA装置600包含有一锁相回路610以及一数字信号发生电路620。数字信号发生电路620包含有一OOB信号发生器640，以及一检测电路(verifying circuit)630，其中OOB信号发生器640电连接至锁相回路610，并且检测电路630电连接至OOB信号发生器640。

相同地，检测电路630也包含有一检测器631以及一检测信号发生器632；但是在此请注意，在本实施例中，检测器631电连接至OOB信号发生器640，而非电连接至锁相电路610。

在此实施例中，检测器631检测OOB信号发生器640所产生的信号是否符合OOB信号ComInit/ComWake的波形规范，如果检测器631确定OOB信号发生器640所产生的信号符合OOB信号ComInit/ComWake的波形，这表示OOB信号发生器640已经产生了正确的OOB信号ComInit/ComWake。

接着，检测器631会通知检测信号发生器632输出一检验正确信号至OOB信号发生器640；如前所述，当检测器631确定OOB信号发生器640所产生的信号符合OOB信号ComInit/ComWake的波形时，OOB信号发生器640已同时产生了正确的OOB信号ComInit/ComWake。所以，在接收到检验正确信号后，表示OOB信号发生器640已经完整地产生所需的OOB信号，此时OOB信号发生器640便会停止其操作，进而停止输出任何信号。与前一实施例相同，检测电路630可以视为OOB信号发生器640的失能装置；换句话说，当OOB信号发生器640完成了所需OOB信号的产生操作之后，检测电路630便可以停止OOB信号发生器640的运作。

在此请注意，在前面的揭露中，检测器331、531、631似乎是以纯硬件实施的；然而本发明并未限制检测器331、531、631的实施方式。换句话说，检测器331、531、631可以以韧体的方式实现；也就是说，韧体也可用来执行前述的检测操作，如此的相对应变化，也不违背本发明的精神。

在此请注意，本发明的概念可应用于任何需要利用一输出时钟脉冲来产生一验证信号(或是产生一符合特定型样的信号)的系统。因此SATA接口仅仅只为一较佳实施例，而非本发明的限制。本发明也可应用于其它的接口之中，如此的相对应变化，也属本发明的范畴。

在此请注意，前述的SATA装置300、500、600仅仅只作为本发明的较佳实施例，而非本发明的限制。举例来说，本发明可以应用在SATA主机端，也可以应用在一串行连接小型计算机系统接口装置。此外，由于前面的揭露中，仅仅只以SATA装置作为一实施例，因此其对应的OOB信号仅仅只有ComInit/ComWake，然而，熟习此项技术者应可轻易地利用本发明的概念来产生其它的OOB信号(譬如前述的ComReset信号)，如此的相对应变化，也属本发明的范畴。

当锁相回路的输出时钟脉冲进入稳态时，本发明信号发生系统以及其相关方法可以利用一触发电路来触发一信号发生装置，使信号发生装置产生所需的验证信号；因此，相较于现有技术，本发明中无论锁相回路所产生的输出时钟脉冲是否已经进入稳态，锁相回路都可以持续的输出；换句话说，当锁相回路的输出时钟脉冲属于不正确的时钟脉冲时，虽然此时不正确的时钟脉冲并不能用来产生验证信号，但是仍然可以给予内部电路进行其它工作(譬如一些传输时钟脉冲以及SSC开关的设定)；而当输出时钟脉冲进入稳态时，触发电路会自动触发信号发生装置以产生所需的验证信号(OOB信号)。因此，本发明不但可以节省一些操作时钟脉冲，而且本发明信号发生系统也可视为一可自动产生符合特定波形的验证信号的信号发生装置。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (33)

1.一种信号发生系统，其用来产生一验证信号，该信号发生系统包含有：

一锁相回路，用来将一输出时钟脉冲的频率锁至一特定时钟脉冲频率；以及

一数字信号发生电路，该数字信号发生电路包含有：一触发电路，电连接至所述锁相回路，用来决定所述锁相回路的输出时钟脉冲的频率是否落于一频率范围之内，并且在所述锁相回路的输出时钟脉冲的频率落于所述频率范围时输出一触发信号；以及一信号发生器，电连接至所述触发电路以及所述锁相回路，当接收到所述触发信号时，用来根据所述输出时钟脉冲产生所述验证信号；

其中在输出时钟脉冲的频率尚未落于所述频率范围前，所述锁相回路持续输出所述输出时钟脉冲。

2.如权利要求1所述的信号发生系统，其特征在于，所述频率范围为所述信号发生器的一工作频率范围。

3.如权利要求1所述的信号发生系统，其特征在于，所述触发电路包含有：

一检测器，用来决定所述输出时钟脉冲的频率是否落于所述频率范围内；以及

一触发信号发生器，电连接至所述检测器，当所述输出时钟脉冲的频率落于所述频率范围时，用来产生所述触发信号。

4.如权利要求1所述的信号发生系统，其特征在于，所述信号发生系统应用于一串行高级技术附件规格装置。

5.如权利要求4所述的信号发生系统，其特征在于，所述验证信号为一频带外信号。

6.如权利要求1所述的信号发生系统，其特征在于，所述信号发生系统应用于一串行连接小型计算机系统接口装置。

7.如权利要求6所述的信号发生系统，其特征在于，所述验证信号为一频带外信号。

8.如权利要求1所述的信号发生系统，其特征在于，所述验证信号为一符合串行高级技术附件规格规则的频带外信号。

9.如权利要求1所述的信号发生系统，其特征在于，所述输出时钟脉冲的频率不大于所述频率范围的最大频率。

10.一种信号发生方法，其用来产生具有一特定波形的一验证信号，所述信号发生方法包含有以下步骤：

利用一锁相回路将一输出时钟脉冲的频率锁至一预定时钟脉冲频率；

检测所述输出时钟脉冲的频率是否落于一频率范围；

当所述输出时钟脉冲的频率落于所述频率范围时，触发一信号发生器以产生所述验证信号；以及

当所述输出时钟脉冲的频率落于所述频率范围之前，利用所述锁相回路持续输出所述输出时钟脉冲。

11.如权利要求10所述的信号发生方法，其特征在于，所述频率范围为所述信号发生器的工作频率范围。

12.如权利要求10所述的信号发生方法，其特征在于，所述信号发生方法应用于一串行高级技术附件规格装置。

13.如权利要求12所述的信号发生方法，其特征在于，所述验证信号为一频带外信号。

14.如权利要求10所述的信号发生方法，其特征在于，所述验证信号为符合串行高级技术附件规格规则的一频带外信号。

15.如权利要求10所述的信号发生方法，其特征在于，所述输出时钟脉冲的频率不大于所述频率范围的最大频率。

16.一种信号发生系统，其用来产生一验证信号，所述信号发生系统包含有：

一锁相回路，用来将一输出时钟脉冲锁至一特定时钟脉冲频率；以及

一数字信号发生电路，所述数字信号发生电路包含有：一检测电路，用来接收一第一信号，并且于所述第一信号符合一预定条件时，输出一检验正确信号；一信号发生器，电连接至所述检测电路以及所述锁相回路，用来根据所述输出时钟脉冲持续产生信号，直至接收所述检验正确信号；

其中当所述第一信号符合所述预定条件时，所述信号发生器所产生的信号为所述验证信号。

17.如权利要求16所述的信号发生系统，其特征在于，所述检测电路电连接至所述锁相回路，所述第一信号为所述输出时钟脉冲，以及当所述输出时钟脉冲落于一频率范围时，所述检测电路决定所述第一信号符合所述预定条件。

18.如权利要求17所述的信号发生系统，其特征在于，所述频率范围为所述信号发生器的工作频率范围。

19.如权利要求18所述的信号发生系统，其特征在于，所述检测电路包含有：

一检测器，电连接至所述锁相回路，用来决定所述输出时钟脉冲是否落于所述信号发生器的工作频率范围；以及

一检测信号发生器，电连接至所述检测器，用来当所述输出时钟脉冲落于所述信号发生器的工作频率范围时，产生所述检验正确信号。

20.如权利要求16所述的信号发生系统，其特征在于，所述检测电路电连接至所述信号发生器，所述第一信号为所述信号发生器所产生的信号，以及当第一信号符合所述验证信号的一预定波形时，所述检测电路决定所述第一信号符合所述预定条件。

21.如权利要求20所述的信号发生系统，其特征在于，所述检测电路包含有：

一检测器，用来决定所述第一信号是否符合所述验证信号的所述预定波形；以及

一检测信号发生器，电连接至所述检测器，用来当所述第一信号符合所述验证信号的所述预定波形时，产生所述检验正确信号。

22.如权利要求16所述的信号发生系统，其特征在于，所述信号发生系统应用于一串行高级技术附件规格装置。

23.如权利要求22所述的信号发生系统，其特征在于，所述验证信号为一频带外信号。

24.如权利要求16所述的信号发生系统，其特征在于，所述信号发生系统应用于一串行连接小型计算机系统接口装置。

25.如权利要求24所述的信号发生系统，其特征在于，所述验证信号为一频带外信号。

26.如权利要求16所述的信号发生系统，其特征在于，所述信号发生系统应用于一主机，并且其中所述验证信号为符合串行高级技术附件规格规则的一频带外信号。

27.一种信号发生方法，其用来产生具有一特定波形的一验证信号，所述信号发生方法包含有：

利用一锁相回路将一输出时钟脉冲锁至一特定时钟脉冲频率；利用一信号发生器，以根据所述输出时钟脉冲产生一信号；

检测所述输出时钟脉冲的频率是否落于一频率范围，或所述信号发生器所产生的所述信号是否符合所述特定波形；以及

若所述输出时钟脉冲的频率落于所述频率范围，或所述信号发生器所产生的所述信号符合所述特定波形，控制所述信号发生器停止输出所述信号。

28.如权利要求27所述的信号发生方法，其特征在于，所述频率范围为所述信号发生器的工作频率范围。

29.如权利要求27所述的信号发生方法，其特征在于，所述信号发生方法应用于一串行高级技术附件规格装置。

30.如权利要求29所述的信号发生方法，其特征在于，所述验证信号为一频带外信号。

31.如权利要求27所述的信号发生方法，其特征在于，所述信号发生方法应用于一主机，并且其中所述验证信号为符合串行高级技术附件规格规则的一频带外信号。

32.如权利要求27所述的信号发生方法，其特征在于，所述信号发生方法应用于一串行连接小型计算机系统接口装置。

33.如权利要求32所述的信号发生方法，其特征在于，所述验证信号为一频带外信号。

Images