CN103558907A - 电子装置及降低电子装置功耗的方法 - Google Patents

电子装置及降低电子装置功耗的方法 Download PDF

Info

Publication number
CN103558907A
CN103558907A CN201310524582.9A CN201310524582A CN103558907A CN 103558907 A CN103558907 A CN 103558907A CN 201310524582 A CN201310524582 A CN 201310524582A CN 103558907 A CN103558907 A CN 103558907A
Authority
CN
China
Prior art keywords
sata
clock
clock frequency
control module
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310524582.9A
Other languages
English (en)
Other versions
CN103558907B (zh
Inventor
黄振铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wei Feng Electronic Ltd By Share Ltd
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN103558907A publication Critical patent/CN103558907A/zh
Application granted granted Critical
Publication of CN103558907B publication Critical patent/CN103558907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种电子装置及降低电子装置功耗的方法。该电子装置，包括：一SATA实体层，用以连接一SATA装置，其中该SATA实体层以一第一时钟频率与该SATA装置进行数据传输；一时钟产生器，用以提供具有该第一时钟频率的一时钟信号至该SATA实体层；以及一控制单元，其中当该控制单元检测到至少一特定事件发生时，该控制单元控制该时钟产生器，使该时钟产生器提供具有一第二时钟频率的该时钟信号至该SATA实体层，藉以让该SATA实体层使用该第二时钟频率与该SATA装置进行数据传输，其中该第二时钟频率小于该第一时钟频率。

Description

电子装置及降低电子装置功耗的方法
技术领域
本发明涉及桥接装置，特别是涉及当特定情况发生时，可自动降低数据传输速率以节省功耗的具有串行先进科技连接接口(Serial AdvancedTechnology Attachment，SATA)的电子装置及降低电子装置功耗的方法。
背景技术
随着计算机技术发展，在现今的计算机系统中均会配备有SATA接口，例如是SATA Gen1/2/3的接口。然而，当一SATA装置与主控端(例如计算机)通过SATA接口进行连接时，其数据传输速率乃是视SATA装置及主控端/桥接装置所支持的最高数据传输速度而定。当SATA装置与传统的主控端/桥接装置之间已建立连接后，其数据传输速度为固定不变，而且也无法动态调整其数据传输速度，因而会持续地以较高的功耗传输数据。
发明内容
有鉴于此，本发明提供一种电子装置以解决上述高功耗问题。该电子装置包括：一SATA实体层，用以连接一SATA装置，其中该SATA实体层以一第一时钟频率与该SATA装置进行数据传输；一时钟产生器，用以提供具有该第一时钟频率的一时钟信号至该SATA实体层；以及一控制单元，其中当该控制单元检测到至少一特定事件发生时，该控制单元控制该时钟产生器，使该时钟产生器提供具有一第二时钟频率的该时钟信号至该SATA实体层，藉以让该SATA实体层使用该第二时钟频率与该SATA装置进行数据传输，其中该第二时钟频率小于该第一时钟频率。
本发明还提供一种降低电子装置功耗的方法，用于一电子装置，其中该电子装置包括一SATA实体层及一时钟产生器。该方法包括：利用该时钟产生器提供具有一第一时钟频率的一时钟信号至该SATA实体层；利用该SATA实体层连接一SATA装置，并以该第一时钟频率与该SATA装置进行数据传输；以及当检测到至少一特定事件发生时，该时钟产生器提供具有一第二时钟频率的该时钟信号至该SATA实体层，藉以让该SATA实体层以该第二时钟频率与该SATA装置进行数据传输，其中该第二时钟频率小于该第一时钟频率。
由于本发明在当控制单元检测到至少一特定事件发生时，电子装置会降低电子装置与SATA装置时钟信号的时钟频率，用较低的数据传输速度传输数据，进而降低了功率消耗，从而克服了现有技术中存在的当SATA装置与传统的主控端/桥接装置建立连接后，由于其数据传输速度为固定不变，并且无法动态调整其数据传输速度，因而会持续地以较高的功耗传输数据的缺陷。
附图说明
图1是显示依据本发明一实施例的电子装置100的功能方块图。
图2是显示依据本发明图1中的电子装置100与SATA装置200进行OOB交握沟通以决定数据传输速度的示意图。
图3是显示依据本发明另一实施例的电子装置300的功能方块图。
图4是显示依据本发明一实施例的降低电子装置功耗的方法的流程图。
附图符号说明
100、300～电子装置；
110、310～控制单元；
120、320～SATA实体层；
130、330～储存单元；
140、340～时钟产生器；
150、350～电源供应器；
200～SATA装置；
360～USB控制单元；
370～USB实体层；
H1－H9、D1－D6～阶段。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1是显示依据本发明一实施例的电子装置100的功能方块图。在一实施例中，电子装置100包括一控制单元110、一SATA实体层(SATA PHY)120、一储存单元130、一时钟产生器(clock generator)140、及一电源供应器150。控制单元110读取并执行储存于储存单元130中运作电子装置100所需的固件(例如为基础输入输出系统(Basic Input/Output System，BIOS)的程序码)，藉以控制SATA实体层120及时钟产生器140。除此之外，控制单元110并可读取并执行储存于储存单元130中的一监控程序，藉以判断连接于SATA实体层120的SATA装置的规格，并判断本发明中可自动调降时钟信号的时钟频率的情况是否发生(其细节将详述于后)。举例来说，储存单元130可为一非易失性存储器，例如是只读存储器(ROM)、硬盘(hard disk)或快闪存储器(flashmemory)等装置，但本发明并不限于此。SATA实体层120用以连接相容于SATA第1～3代(Gen1/2/3)标准的硬盘、固态硬盘、光盘机或其他电子装置，例如图1所示的SATA装置200。时钟产生器140依据来自控制单元110的控制信号以调整其内部的锁相回路(图中未示)的振荡频率，藉以调整所输出的时钟信号的时钟频率。电源供应器150用以提供电子装置100中的其他元件的电源。在一些实施例中，电源供应器150还包括一电池或一电池组，用以提供电力。
在SATA Gen1～3的规格中所定义的数据传输速率分别为1.5Gbps、3.0Gbps及6.0Gbps，且数据传输速率的上限是视所连接的SATA装置200及电子装置100的SATA规格而定，且SATA Gen3可向下相容SATA Gen1/2，SATAGen2则可向下相容SATA Gen1。若电子装置100支持SATA Gen3，但是所连接的SATA装置200仅支持SATA Gen2，则控制单元110会将其SATA实体层的数据传输速率限制在SATA Gen2的3.0Gbps。
更详细而言，每当一SATA装置200与SATA实体层120连接时，控制单元110与所连接的SATA装置200会先进行带外信令(Out-of-band，OOB)交握(handshake)沟通以判断要以何种SATA规格的速度进行数据传输，并互相送出并回应相应的控制信号以进行后续的装置设定及数据传输，此过程成为建立连接(link)。
图2是显示依据本发明图1中的电子装置100与SATA装置200进行带外信号发送(Out of Band Signaling,OOB)交握沟通以以建立连接的示意图。举例来说，电子装置100可视为一主控端(host)，所连接的SATA装置可视为一客户端(client)。依据SATA规格中的OOB交握协定，当SATA装置200连接至SATA实体层120时，意即主控制及客户端均已启动(阶段H1)。在H1阶段时，控制单元110在会直接忽略来自SATA装置200的任何信号且SATA装置亦忽略来自控制单元110的任何信号，直到控制单元110通过SATA实体层120先发送一COMRESET信号至该SATA装置200(阶段H2)，并且SATA实体层120会持续维持(assert)该COMRESET信号。接着，SATA装置200是回应一COMINIT信号通过SATA实体层120至控制单元110(阶段D1)。回应COMINIT信号后，SATA装置200释放(release)COMINIT信号(阶段D2)。接收到来自SATA装置200的COMINIT信号后，控制单元110会释放该COMRESET信号以开始进行后续动作(阶段H3)。
接着，控制单元110在阶段H4调整(calibrate)，并在阶段H5发送COMWAKE信号至SATA装置200。SATA装置200可检测到来自控制单元110的COMWAKE的信号序列，藉以在阶段D3进行其发送器(transmitter)调整。在阶段D4中，SATA装置200接着突发(burst)传送COMWAKE信号的序列至主控端的控制单元110。在阶段D5中，SATA装置200以所支持的最高传输速度(例如SATA Gen3的6.0Gbps)发送一连串的对齐(ALIGN)信号序列至控制单元110，藉此询问控制单元110是否支持此最高传输速度(例如前述中的SATAGen3的6.0Gbps)。
需注意的是，当控制单元110在预定时间内无法回应该最高传输速度的ALIGN信号时，SATA装置200会降低至次一阶的传输速度(例如SATA Gen2的3.0Gbps)，并传送该次一阶传输速度的ALIGN信号至控制单元110。上述SATA装置200发送ALIGN信号的动作会重复执行并降低传输速度，直到控制单元110可在预定时间内以相同的传输速度回应ALIGN信号至SATA装置200。更进一步而言，当控制单元110检测到来自SATA装置200的COMWAKE信号时，会开始以其所支持的最低传输速度传送一D10.2字元(阶段H7)，且控制单元110会锁定所接收的ALIGN信号序列，并且在准备好时，以相同的传输速度回应来自SATA装置200的ALIGN信号序列(阶段H8)。此时，SATA装置200同样会锁定所接收的ALIGN信号序列，并传送一同步信号以表示其已准备好开始正常运作。当控制单元110收到来自SATA装置200的连续三个同步信号后，表示控制单元110及SATA装置200之间的传输连接已建立，可开始正常传输数据(阶段D6及H9)。
在一实施例中，假设电子装置100及SATA装置200均支持SATA Gen3的规格，且电子装置100与SATA装置200之间通过上述的OOB交握协定已建立SATA Gen3的传输连接。控制单元110所执行的监控程序会持续检测某些特定事件是否发生。在一实施例中，上述的特定事件为：(a)电源供应器150的电池电量已低于一预定阈值；(b)在一特定期间(例如5秒或1分钟)中，SATA传输通道的闲置计数值已大于一预定阈值；以及(c)所传输的数据量小于一预定值。举例来说，控制单元110可以一预定周期检测SATA实体层120是否有活动(activity)，若该预定周期内SATA传输通道无任何活动，则将闲置计数值加1。
当检测到上述事件(a)、(b)及(c)中的任一者发生时，则控制单元110会更新其内部多个寄存器(未绘示)的设定值，藉以停止时钟产生器140，并动态降低时钟产生器140所分别提供至控制单元110及SATA实体层120的时钟信号的时钟频率。控制单元110及SATA实体层120可藉此较低频率的时钟频信号与SATA装置200重新建立传输连接。举例来说，控制单元110中的第一寄存器的设定值是有关于时钟产生器140的开启/关闭，例如当第一寄存器的设定值为0时，关闭时钟产生器140；当第一寄存器的设定值为1时，开启时钟产生器140。控制单元110中的第二寄存器的设定值是有关于时钟产生器140所产生的时钟信号的时钟频率。假设第一寄存器的设定值为1(意即开启时钟产生器140)，且当第二寄存器的设定值为00时，时钟产生器140产生用于SATAGen1的时钟频率的时钟信号(例如控制单元110的时钟频率为37.5MHz，SATA实体层120的时钟频率为37.5MHz)；当第二寄存器的设定值为01时，时钟产生器140产生用于SATA Gen2的时钟频率的时钟信号(例如控制单元110的时钟频率为75MHz，SATA实体层120的时钟频率为150MHz)；第二寄存器的设定值为10时，时钟产生器140产生用于SATA Gen3的时钟频率的时钟信号(例如控制单元110的时钟频率为150MHz，SATA实体层120的时钟频率为300MHz)，但本发明用于控制单元110及SATA实体层120的时钟频率并不以此为限，控制单元110及SATA实体层120的时钟频率可视实际设计情况而进行调整。
更进一步而言，当检测到上述事件(a)、(b)及(c)中的任一者发生时，控制单元110会先停止时钟产生器140的时钟信号，意即先切断电子装置100及SATA装置200之间的传输连接。此时，SATA装置200可再开始发出COMINIT信号以便与电子装置100重新建立传输连接，而控制单元110还可进一步控制时钟产生器140输出较低的时钟频率至SATA实体层120，故SATA实体层可采用较低的数据传输速率(例如SATA Gen2的3Gbps)回应来自SATA装置的ALIGN信号以重新建立传输连接。换言之，在上述事件(a)～(c)的任一者发生时，电子装置100会降低电子装置100与SATA装置200的时钟信号的时钟频率，且可用较低的数据传输速度以传输数据，进而降低功率消耗。
图3是显示依据本发明另一实施例的电子装置300的功能方块图。电子装置300可视为一独立的桥接装置(例如SATA转USB外接盒)或是可整合于一主控端中(例如计算机)。请同时参考图1及图3。如图3所示，电子装置300的主要元件310～350与图1中的电子装置100中的元件110～150的功能相同，且电子装置300还包括一USB控制单元360及USB实体层370。USB控制单元360用以将来自控制单元310的SATA格式的数据转换为USB格式的数据，并依据USB协定控制USB实体层370传输数据。更进一步而言，连接至电子装置300的SATA装置200可通过SATA实体层320传送SATA格式的数据至控制单元310，USB控制单元360则可将SATA格式的数据转换为符合USB格式的数据，藉此可实现SATA接口与USB接口数据转换的桥接装置。对于本发明领域的技术人员来说，应已了解将SATA接口的信号转换为USB接口的信号的相关实施内容，故其细节于此不再赘述。
假设该电子装置300与所连接的SATA装置以第一时钟频率(例如为SATA Gen3)的速度进行数据传输，此时时钟产生器340提供具有一第一时钟频率(例如300MHz)的时钟信号至SATA实体层320以及控制单元310。当检测到上述事件(a)、(b)及(c)中的任一者发生时，控制单元310控制时钟产生器340，使时钟产生器340提供具有第二时钟频率(例如为SATA Gen2)的时钟信号至SATA实体层320，藉以让SATA实体层320使用该第二时钟频率与SATA装置200进行数据传输。在提供第二时钟频率的时钟信号之前，控制单元310可先控制时钟产生器340停止提供具有该第一时钟频率的时钟信号，以切断电子装置300及SATA装置200之间的传输连接。在切断电子装置300及SATA装置200之间的传输连接后，控制单元310控制时钟产生器340改以提供具有一第二时钟频率的时钟信号至该SATA实体层320以及控制单元310。上述第二时钟频率小于第一时钟频率。在切断传输连接时，SATA装置200可再开始发出COMINIT信号以便与电子装置300重新以第二时钟频率进行连接。在一实施例中，控制单元310会更新其内部多个寄存器(未绘示)的设定值，藉以停止时钟产生器340，并动态降低时钟产生器340所分别提供至控制单元310及SATA实体层320的时钟频率(即第二时钟频率)，藉以用较低的时钟频率与SATA装置200重新建立传输连接。需注意的是，在此实施例中，USB实体层370与一USB主控端(例如计算机)相连接时，在USB接口的传输速度及连接并不会受到SATA接口的影响。也就是说，当SATA接口端的传输连接因特定事件发生而受影响，USB接口端的传输连接以固定的传输速度持续传输数据，没有改变传输速度或断开传输连接。
图4是显示依据本发明一实施例的降低电子装置功耗的方法的流程图。请同时参考图1及图4，在步骤S410，时钟产生器140提供相应于具有第一时钟频率的一时钟信号至SATA实体层120。在步骤S420，将SATA实体层120连接SATA装置200，并以第一时钟频率(例如SATA Gen3的6Gbps)与SATA装置200进行数据传输。在步骤S430，当检测到至少一特定事件发生时，控制单元110控制时钟产生器140动态调整该时钟信号为一第二时钟频率，藉以让该SATA实体层120以该第二时钟频率(例如SATA Gen3的3Gbps)与该SATA装置200进行数据传输，其中该第二时钟频率小于该第一时钟频率。需注意的是，上述的至少一特定事件可为：(a)电源供应器150的电池电量已低于一预定阈值；(b)在一特定期间(例如5秒或1分钟)中的闲置计数值已大于一预定阈值；以及(c)所传输的数据量小于一预定值。换言的，在上述事件(a)～(c)的任一者发生时，电子装置100会降低电子装置100与SATA装置200的时钟信号的时钟频率，且可用较低的数据传输速度以传输数据，进而降低功率消耗。
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，本领域技术人员，在不脱离本发明的精神和范围的前提下，可做些许的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。

Claims (16)

1.一种电子装置，包括：
一SATA实体层，用以连接一SATA装置，其中该SATA实体层以一第一时钟频率与该SATA装置进行数据传输；
一时钟产生器，用以提供具有该第一时钟频率的一时钟信号至该SATA实体层；以及
一控制单元，其中当该控制单元检测到至少一特定事件发生时，该控制单元控制该时钟产生器，使该时钟产生器提供具有一第二时钟频率的该时钟信号至该SATA实体层，藉以让该SATA实体层使用该第二时钟频率与该SATA装置进行数据传输，其中该第二时钟频率小于该第一时钟频率。
2.如权利要求1所述的电子装置，其中该至少一特定事件为该电子装置中的一电源供应器中的一电池电量小于一预定阈值。
3.如权利要求1所述的电子装置，其中该至少一特定事件为在一特定期间内的一闲置计数值大于一预定阈值。
4.如权利要求1所述的电子装置，其中该至少一特定事件为该控制单元所传送的数据量小于一预定值。
5.如权利要求1所述的电子装置，其中当该控制单元检测到该至少一特定事件发生时，该控制单元还控制该时钟产生器停止产生具有该第一时钟频率的该时钟信号以断开该电子装置与该SATA装置的一传输连接。
6.如权利要求5所述的电子装置，其中该控制单元还控制该时钟产生器产生具有该第二时钟频率的该时钟信号，藉以回应该SATA装置的对应于该第二时钟频率的一第二对齐信号以重新建立该传输连接。
7.如权利要求6所述的电子装置，其中该SATA装置发送对应于该第一时钟频率的一第一对齐信号；该控制单元不回应该SATA装置所发出的该第一对齐信号；该SATA装置未收到该第一对齐信号的回应时，产生对应于该第二时钟频率的一第二对齐信号；以及该控制单元回应该第二对齐信号以重新建立该传输连接。
8.如权利要求1所述的电子装置，其中该控制单元还包括：
一第一寄存器，其设定值用以控制该时钟产生器的开启及关闭；以及
一第二寄存器，其设定值用以控制该时钟产生器所产生的该时钟信号的一时钟频率。
9.一种降低电子装置功耗的方法，用于一电子装置，其中该电子装置包括一SATA实体层及一时钟产生器，该方法包括：
利用该时钟产生器提供具有一第一时钟频率的一时钟信号至该SATA实体层；
利用该SATA实体层连接一SATA装置，并以该第一时钟频率与该SATA装置进行数据传输；以及
当检测到至少一特定事件发生时，该时钟产生器提供具有一第二时钟频率的该时钟信号至该SATA实体层，藉以让该SATA实体层以该第二时钟频率与该SATA装置进行数据传输，其中该第二时钟频率小于该第一时钟频率。
10.如权利要求9所述的方法，其中该至少一特定事件为该电子装置中的一电源供应器中的一电池电量小于一预定阈值。
11.如权利要求9所述的方法，其中该至少一特定事件为在一特定期间内的一闲置计数值大于一预定阈值。
12.如权利要求9所述的方法，其中该至少一特定事件为该控制单元所传送的数据量小于一预定值。
13.如权利要求9所述的方法，还包括：
当检测到至少一特定事件发生时，该时钟产生器停止产生具有该第一时钟频率的该时钟信号以断开该电子装置与该SATA装置的一传输连接。
14.如权利要求13所述的方法，还包括：
利用该时钟产生器产生具有该第二时钟频率的该时钟信号，藉以回应该SATA装置对应于该第二时钟频率的一对齐信号以重新建立该传输连接。
15.如权利要求14所述的方法，重新建立该传输连接的步骤还包括：
不回应该SATA装置所发出的对应于该第一时钟频率的一第一对齐信号；以及
当该SATA装置未收到该第一对齐信号的回应而产生对应于该第二时钟频率的一第二对齐信号时，回应该第二对齐信号以重新建立该传输连接。
16.如权利要求9所述的方法，还包括：
利用该控制单元中的一第一寄存器的设定值控制该时钟产生器的开启及关闭；以及
利用该控制单元中的一第二寄存器的设定值控制该时钟产生器所产生的该时钟信号的一时钟频率。
CN201310524582.9A 2013-09-02 2013-10-30 电子装置及降低电子装置功耗的方法 Active CN103558907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102131491A TWI477974B (zh) 2013-09-02 2013-09-02 電子裝置及降低電子裝置功耗之方法
TW102131491 2013-09-02

Publications (2)

Publication Number Publication Date
CN103558907A true CN103558907A (zh) 2014-02-05
CN103558907B CN103558907B (zh) 2016-05-11

Family

ID=50013185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310524582.9A Active CN103558907B (zh) 2013-09-02 2013-10-30 电子装置及降低电子装置功耗的方法

Country Status (3)

Country Link
US (1) US9239609B2 (zh)
CN (1) CN103558907B (zh)
TW (1) TWI477974B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107038138A (zh) * 2016-01-29 2017-08-11 三星电子株式会社 通用串行总线功率输送装置和包括其的系统
CN108628793A (zh) * 2017-03-20 2018-10-09 华大半导体有限公司 Spi通信电路及方法
CN112235858A (zh) * 2019-06-27 2021-01-15 瑞昱半导体股份有限公司 低功耗的通信方法、信号传送电路及信号接收电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201818231A (zh) 2016-11-08 2018-05-16 祥碩科技股份有限公司 橋接模組及其操作方法
CN111858438B (zh) * 2019-04-30 2022-03-01 瑞昱半导体股份有限公司 接口连接装置与方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020834B2 (en) * 2001-10-18 2006-03-28 Via Technologies, Inc. Circuit and signal encoding method for reducing the number of serial ATA external PHY signals
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
CN101241391A (zh) * 2007-08-24 2008-08-13 威盛电子股份有限公司 降低计算机系统耗能的方法、控制装置、及计算机系统
US7609770B2 (en) * 2003-03-13 2009-10-27 Via Technologies Inc. Circuit structure and signal encoding method for a serial ATA external physical layer
CN101727418A (zh) * 2008-10-14 2010-06-09 安国国际科技股份有限公司 一种具省电功能的桥接装置
US20110289340A1 (en) * 2010-05-18 2011-11-24 Plx Technology, Inc. Dynamic system clock rate
CN202720546U (zh) * 2012-08-22 2013-02-06 成都爱斯顿测控技术有限公司 运用于便捷式通讯装置内的主板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228062A (en) * 1990-04-16 1993-07-13 Telebit Corporation Method and apparatus for correcting for clock and carrier frequency offset, and phase jitter in multicarrier modems
US7366641B1 (en) * 2005-03-28 2008-04-29 Western Digital Technologies, Inc. Serial interface amplitude selection for a disk drive in an unknown interconnect environment
US7339976B2 (en) * 2005-07-18 2008-03-04 Motorola, Inc. Method and apparatus for reducing power consumption within a wireless receiver
WO2007138385A1 (en) * 2006-05-29 2007-12-06 Freescale Semiconductor, Inc. Method for transmitting data from multiple clock domains and a device having data transmission capabilities
TWI376603B (en) * 2007-09-21 2012-11-11 Phison Electronics Corp Solid state disk storage system with a parallel accessing architecture and a solid state disk controller

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020834B2 (en) * 2001-10-18 2006-03-28 Via Technologies, Inc. Circuit and signal encoding method for reducing the number of serial ATA external PHY signals
US7609770B2 (en) * 2003-03-13 2009-10-27 Via Technologies Inc. Circuit structure and signal encoding method for a serial ATA external physical layer
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
CN101241391A (zh) * 2007-08-24 2008-08-13 威盛电子股份有限公司 降低计算机系统耗能的方法、控制装置、及计算机系统
CN101727418A (zh) * 2008-10-14 2010-06-09 安国国际科技股份有限公司 一种具省电功能的桥接装置
US20110289340A1 (en) * 2010-05-18 2011-11-24 Plx Technology, Inc. Dynamic system clock rate
CN202720546U (zh) * 2012-08-22 2013-02-06 成都爱斯顿测控技术有限公司 运用于便捷式通讯装置内的主板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107038138A (zh) * 2016-01-29 2017-08-11 三星电子株式会社 通用串行总线功率输送装置和包括其的系统
CN107038138B (zh) * 2016-01-29 2022-05-13 三星电子株式会社 通用串行总线功率输送装置和包括其的系统
CN108628793A (zh) * 2017-03-20 2018-10-09 华大半导体有限公司 Spi通信电路及方法
CN108628793B (zh) * 2017-03-20 2021-04-02 华大半导体有限公司 Spi通信电路及方法
CN112235858A (zh) * 2019-06-27 2021-01-15 瑞昱半导体股份有限公司 低功耗的通信方法、信号传送电路及信号接收电路

Also Published As

Publication number Publication date
US9239609B2 (en) 2016-01-19
US20150067367A1 (en) 2015-03-05
TWI477974B (zh) 2015-03-21
CN103558907B (zh) 2016-05-11
TW201510733A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN103558907A (zh) 电子装置及降低电子装置功耗的方法
EP2987087A1 (en) Device, method and system for operation of a low power phy with a pcie protocol stack
US9645954B2 (en) Embedded microcontroller and buses
US20120290761A1 (en) USB Converter and Related Method
CN104516296A (zh) 一种基于外设模块的微控制器系统的唤醒方法及外设模块
CN106462528A (zh) Usb功率传输源装置的功率节约模式
CN104063290A (zh) 处理超时的系统、方法和装置
KR20130113203A (ko) 전자 장치 및 전자 장치의 파워 관리 방법
US10181975B2 (en) Override subsystems for rapid recovery from serial-link errors
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
US20220391337A1 (en) Digital bus activity monitor
CN101369948B (zh) 一种实现低功耗的通信系统
US7782783B2 (en) Methods and systems for centralized link power management control (CLMC)
CN105807886A (zh) 一种芯片唤醒系统及方法以及移动终端
US7730337B2 (en) Method and apparatus for asserting a hardware pin to disable a data bus connecting a processor and a chipset during power saving state
CN102445981B (zh) 数据传输系统以及数据传输方法
KR20090009512A (ko) Ｓａｔａ 전자 장치 및 상기 ｓａｔａ 전자 장치의 테스트방법
KR102428450B1 (ko) 호스트 컨트롤러, 보안 요소 및 직렬 주변기기 인터페이스 통신 시스템
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
CN103870203A (zh) 便携储存装置及动态调整其工作模式的方法
CN108388481B (zh) Olt设备的智能看门狗电路系统
US8185678B1 (en) Method and apparatus for controlling a data bus
CN111124518B (zh) 一种系统睡眠控制电路及其控制方法
CN108227893A (zh) 串口控制器、微控制系统及微控制系统中的唤醒方法
CN111182514B (zh) 一种实现管脚分时复用方法、装置、设备和介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191119

Address after: Chinese Taiwan New Taipei City

Patentee after: Wei Feng electronic Limited by Share Ltd

Address before: Chinese Taiwan New Taipei City

Patentee before: VIA Technologies