CN100442392C - 静态随机存取存储器的输出装置 - Google Patents
静态随机存取存储器的输出装置 Download PDFInfo
- Publication number
- CN100442392C CN100442392C CNB2004100066560A CN200410006656A CN100442392C CN 100442392 C CN100442392 C CN 100442392C CN B2004100066560 A CNB2004100066560 A CN B2004100066560A CN 200410006656 A CN200410006656 A CN 200410006656A CN 100442392 C CN100442392 C CN 100442392C
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- preliminary filling
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 24
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000003334 potential effect Effects 0.000 description 1
- 230000009183 running Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明是提出静态随机存取存储器的输出装置主要包括一预充电电路、一充放电路径电路、一电压保持电路及一输出反相电路。预充电电路耦合至复数个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸耦合至该共同输出端及该预充点，当欲读取该复数个存储单元其中之一时，对该预充点进行预先充电至一高电位，传输闸的闸极连接至一高电位，当在进行预先充电时，使得该共同输出端的电位只能被充至(Vdd-VT)，使该共同输出端电位会更快被下拉至低电位，而提高存储单元的读取速度。
Description
技术领域
本发明是关于静态随机存取存储器的技术领域，尤指一种静态随机存取存储器的输出装置。
背景技术
图1为一般双接口静态随机存取存储器与其输出装置的详细电路图，为方便叙明起见，仅显示静态随机存取存储器的复数个存储单元的其中二个存储单元100，其中，存储单元100是由复数个MOS晶体管所构成，存储单元100的输出处有一NMOS晶体管MR，晶体管MR的漏极连接至输出装置120的一端点E，其栅极连接至一控制信号RWL(Read Word Line)，以控制存储单元的资料是否输出至端点E。输出装置120是由PMOS晶体管101、103、105及107及NMOS晶体管102、104及106所构成。
输出装置的工作时序图如图2所示，当欲读出存储单元100的资料时，必须先使输出装置120的端点E维持在高电压，即进行预先充电(Precharge)过程，所以于T1时段，先使预先充电信号PRE及RWL均为低电位，晶体管MR处于关闭状态，晶体管101为导通状态，使得晶体管101的源极所连接电Vdd，来对端点E进行预先充电而维持在高电压。接着，在T2时段，预先充电信号PRE由低电压转成高电压，代表上述端点E的预先充电已经确实完成。接着，在T3时段下，控制信号RWL由低电压转成高电压，NMOS晶体管MR导通，代表存储单元100的资料已经开始传送到输出装置120。若在T3以后，传送存储单元100的资料为高电位时，会使得存储单元100的F点会处于低电位，此时存储单元100的晶体管MP不导通，而端点E因已进行预先充电而维持在高电压，因此导NMOS晶体管102，造成G点维持在低电位，然后经由MOS晶体管106与107所构成反相电路122，在OUT端输出高电位(与存储单元100的资料相同为高电位)。反之，传送存储单元100的资料为低电位时，会使得存储单元100的F点会处于高电位，此时存储单元100的晶体管MP导通，其源极的电位gnd并开始将端点E的准位由高电位转为低电位，同时PMOS晶体管103导通将G点维持在高电位，使得由MOS晶体管106与107所构成反相电路122，在OUT端输出低电位(与存储单元100的资料相同为低电位)。然而上述在将G点由低电压转成在高电位却常要一段长时间浪费，这是由于端点E由高电位转为低电位，E点同时连接多个存储单元，使得E点负载较大(以电容108代表)，故拉下E点的电位需较多时间，此外NMOS晶体管102先在端点E的高电位下维持导通，减慢晶体管103将G点拉至高电位的时间，并使得G点接收到MOS晶体管102的源极电压gnd影响维持在低电位，造成PMOS晶体管105导通，其源极电压Vdd仍供应到端点E，因此端点E由高电位转为低电位的切换将不易快速达成，且往往需要一段较长时间，因此也造成存储单元100的传送资料为低电位时，往往需要较长时间才能切换过来。
此外，若前次读出的存储单元为低电位，端点E在低电位，由于PMOS晶体管103在端点E低电位下导通，而使其源极电压Vdd供应到G点，在G点高电位下使得NMOS晶体管104导通，因此晶体管104的源极电压gnd直接提供到E点上，当在T1时段要进行预先充电过程中，晶体管101的源极电压Vdd对端点E充电到高电压，两晶体管101与104的作用如图3所示，晶体管104用以将E点维持在低电压，而晶体管101用以将E点维持在高电压，因此在设计上，往往会将晶体管104的尺寸设计很小，而且远小于晶体管101的尺寸，而使晶体管101可以具有较大驱动力来达成对E点的预先充电。
然而晶体管104在尺寸很小下而驱动力较差下，对上述存储单元100的传输资料为低电位亦会造成影响，因为G点在浪费一段时间转成在高电位后，导通NMOS晶体管104，使得其源极电压gnd供应到E点，而可以加快E点降到低电位，但在晶体管104在尺寸很小而驱动力较差下，此加快E点降到低电位效果就减少许多，因此存储单元的读出速度无法提高，所以已知静态随机存取存储器的输出装置的设计仍有诸多缺点而有子以改进的必要。
发明内容
本发明的目的是在提供一种静态随机存取存储器的输出装置，以加速该输出装置各端点的电位切换，进而提高该存储器的读取速度。
为达成前述的目的，本发明的一种静态随机存取存储器的输出装置，该静态随机存取存储器有多个存储单元以供储存资料，其特征在于，该输出装置包括：
一预充电电路，耦合至该多个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸串接于该共同输出端及该预充点之间，以及一第一PMOS晶体管，连接至该预充点，以当欲读取该多个存储单元其中之一时，该第一PMOS晶体管被导通而对该预充点进行预先充电至一高电位，其中，该传输闸为一第一NMOS晶体管，用以传输该共同输出端的逻辑位准至该预充点，该第一NMOS晶体管的栅极连接至一高电位；
一充放电路径电路，连接该预充点，并依据该预充点的电压，控制该充放电路径电路的输出端电压；
一电压保持电路，连接该充放电路径电路的输出端与该预充点，并依据该充放电路径电路的输出点电压，控制该电压保持电路的输出端电压；以及
一输出反相电路，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
其中，该第一NMOS晶体管的栅极连接至一高电位，且该第一NMOS晶体管的栅极所连接的高电位的值大于该预充点所具有的高电位的值。
其中，该充放电路径电路是由一第二PMOS晶体管与一第二NMOS晶体管串联构成，当该预充点电压为高电位时，第二NMOS晶体管导通，当该预充点电压为低电位时，第二PMOS晶体管导通。
其中，该电压保持电路是由一第三PMOS晶体管与一第三NMOS晶体管串联构成，当该充放电路径电路的输出点电压为高电位时，第三NMOS晶体管导通，当该充放电路径电路的输出点电压为低电位时，第三PMOS晶体管导通。
其中，该输出反相电路是由一第四PMOS晶体管与第四NMOS串联所构成，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
由于本发明设计新颖，能提供产业上利用，且确有增进功效，故依法申请发明专利。
附图说明
为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：
图1是已知的静态随机存取存储器的输出装置的电路图。
图2是已知的静态随机存取存储器的输出装置工作时的时序图。
图3是已知的静态随机存取存储器的输出装置上作时的等效电路图。
图4是本发明的静态随机存取存储器的输出装置的电路图。
图5是本发明的静态随机存取存储器的输出装置工作时的模拟时序图。
具体实施方式
图4显示本发明的静态随机存取存储器的输出装置的一较佳实施例的详细电路图，其中，静态随机存取存储器具有复数个连接至一端点E的存储单元，在此仅以一个存储单元100代表，输出装置200则包含有一预先充电电路210、一充放电路径电路220、一电压保持电路230、及一输出反相电路240。
该预充电电路210是由PMOS晶体管301及NMOS 体管302所构成，PMOS晶体管301的闸极连接至一预先充电信号PRE，其源极连接至一高电位Vdd，其漏极连接至一预充端点H。NMOS晶体管302是作为一传输闸，并耦合至该共同输出端E及该预充端点H之间，其闸极连接至至一高电位Vdd。
当读取该复数个存储单元100之一之前，该预先充电信号PRE会变为低电位，将该PMOS晶体管301导通，使得该PMOS晶体管301的源极所连接电压Vdd，来对预充端点H进行预先充电而维持在高电压。该预先充电信号PRE为低电位且对预充端点H进行预先充电时，由于该NMOS晶体管302的栅极连接至一高电位(Vdd)，故端点E只能被充电至一(Vdd-VT)的电压位准。
充放电路径电路220是由PMOS晶体管303及NMOS晶体管304所构成，晶体管303的栅极连接至预充端点H，其源极连接至一高电位Vdd，其漏极连接至晶体管304的漏极，晶体管304的源极连接至接地电压gnd，其栅极连接至该预充端点H。
电压保持电路230是由PMOS晶体管305及NMOS晶体管306所构成，晶体管305的栅极连接至晶体管303的漏极及晶体管30
6的闸极，其源极连接至一高电位Vdd，其漏极连接至晶体管306的漏极及预充端点H。晶体管306的源极连接至接地电压gnd。其中，电压保持电路230以充放电路径电路220的输出端点G的电压，来控制NMOS晶体管306导通与否，以保持端点H的电位。
该输出反相电路240是由PMOS晶体管307及NMOS晶体管308所构成，晶体管307的栅极连接至端点G及晶体管308的栅极，其漏极连接至OUT端点及晶体管308的漏极，其源极连接至一高电位，而晶体管308的源极连接至一低电位。该输出反相电路240依据该放电路径控制电路230的输出端G电压，产生一反相电压并输出之。
图5显示有关本发明的静态随机存取存储器的输出装置200读取资料时的工作时序图，其说明图4中输出装置200运作。其中，输出装置200可工作的输入电压范围设定在例如为0V到1.8V之间。首先在T1时段，输出装置200进行充电过程，以预先充电信号PRE为低电位，使得预充电电路210的PMOS晶体管301导通，其源极电压Vdd对预充端点H进行预先充电至一高电位(Vdd)。由于该NMOS晶体管302的栅极连接至一高电位(Vdd)，故端点E只能被充电至一(Vdd-VT)的电压位准。
接着，在T2时期后，预先充电信号PRE由低准位转成高准位，表示已经完成对预充端点H进行预先充电至一高电位的目的。然后进入到T3时期后，控制信号RWL由低电压转成高电压，NMOS晶体管MR导通，代表存储单元100的资料已经开始传送到输出装置200。
若存储单元100所储存的资料为高电位(图5显示为低电位传送，在此并无显示)，端点F为低电位，此时，晶体管MR为导通状态，晶体管MP为关闭状态，预充端点H保持为充电后的高电位(Vdd)，造成晶体管303为关闭状态，同时使NMOS晶体管304导通，所提供第一接地路径11使G点保持为低电位，再经过一反相电路240作用，使得端点OUT输出高电位。
相反的，若存储单元100所储存的资料为低电位(即如图5所示要将原先正点由(Vdd-VT)的电压位准转为低电位)，即端点F为高电位，此时，晶体管MR、MP导通，会使E点由(Vdd-VT)的电压位准转为低电位。故晶体管303导通并提供高电位给G点，使得反相电路240输出端点OUT输出低电位，同时使得晶体管306为导通状态。由于E点由(Vdd-VT)的电压位准转为低电位所需时间较由(Vdd)的电压位准转为低电位为少，故可由图5的正点电压变化图中看出由原先(1)变成(2)的曲线，也因此在OUT点电压变化图中看出本发明的作用下的曲线(2)的切换时间远快于曲线(1)的切换时间。
由上述说明可知，在T1时段，由于在预充电电路210增加一NMOS晶体管302，其使端点E只能被充电至一(vdd-VT)的电压位准。由于端点E只被充电至一(vdd-VT)的电压位准，故在T3时段时，使得端点E电位会更快被下拉至低电位，而可提高存储单元的读取速度。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。
Claims (5)
1.一种静态随机存取存储器的输出装置，该静态随机存取存储器有多个存储单元以供储存资料，其特征在于，该输出装置包括：
一预充电电路，耦合至该多个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸串接于该共同输出端及该预充点之间，以及一第一PMOS晶体管，连接至该预充点，以当欲读取该多个存储单元其中之一时，该第一PMOS晶体管被导通而对该预充点进行预先充电至一高电位，其中，该传输闸为一第一NMOS晶体管，用以传输该共同输出端的逻辑位准至该预充点，该第一NMOS晶体管的栅极连接至一高电位；
一充放电路径电路，连接该预充点，并依据该预充点的电压，控制该充放电路径电路的输出端电压；
一电压保持电路，连接该充放电路径电路的输出端与该预充点，并依据该充放电路径电路的输出点电压，控制该电压保持电路的输出端电压；以及
一输出反相电路，依据该充放电路径电路的输出端电压，产生一反相电压并输出之。
2.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，其中，该第一NMOS晶体管的栅极连接至一高电位，且该第一NMOS晶体管的栅极所连接的高电位的值大于该预充点所具有的高电位的值。
3.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，其中，该充放电路径电路是由一第二PMOS晶体管与一第二NMOS晶体管串联构成，当该预充点电压为高电位时，第二NMOS晶体管导通，当该预充点电压为低电位时，第二PMOS晶体管导通。
4.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，其中，该电压保持电路是由一第三PMOS晶体管与一第三NMOS晶体管串联构成，当该充放电路径电路的输出点电压为高电位时，第三NMOS晶体管导通，当该充放电路径电路的输出点电压为低电位时，第三PMOS晶体管导通。
5.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，其中，该输出反相电路是由一第四PMOS晶体管与第四NMOS串联所构成，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100066560A CN100442392C (zh) | 2004-02-25 | 2004-02-25 | 静态随机存取存储器的输出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100066560A CN100442392C (zh) | 2004-02-25 | 2004-02-25 | 静态随机存取存储器的输出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661725A CN1661725A (zh) | 2005-08-31 |
| CN100442392C true CN100442392C (zh) | 2008-12-10 |
Family
ID=35010962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100066560A Expired - Lifetime CN100442392C (zh) | 2004-02-25 | 2004-02-25 | 静态随机存取存储器的输出装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100442392C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI511159B (zh) * | 2009-12-21 | 2015-12-01 | Advanced Risc Mach Ltd | 預充電記憶體裝置中資料線之所需峰值電流的降低 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246266B1 (en) * | 1999-09-24 | 2001-06-12 | Texas Instruments Incorporated | Dynamic logic circuits using selected transistors connected to absolute voltages and additional selected transistors connected to selectively disabled voltages |
| US6674671B1 (en) * | 2002-08-14 | 2004-01-06 | Broadcom Corp. | Circuit for lines with multiple drivers |
| CN1529317A (zh) * | 2003-10-13 | 2004-09-15 | 威盛电子股份有限公司 | 静态随机存取存储器的输出装置 |
| CN1545098A (zh) * | 2003-11-10 | 2004-11-10 | 威盛电子股份有限公司 | 静态随机存取存储器的输出装置 |
-
2004
- 2004-02-25 CN CNB2004100066560A patent/CN100442392C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246266B1 (en) * | 1999-09-24 | 2001-06-12 | Texas Instruments Incorporated | Dynamic logic circuits using selected transistors connected to absolute voltages and additional selected transistors connected to selectively disabled voltages |
| US6674671B1 (en) * | 2002-08-14 | 2004-01-06 | Broadcom Corp. | Circuit for lines with multiple drivers |
| CN1529317A (zh) * | 2003-10-13 | 2004-09-15 | 威盛电子股份有限公司 | 静态随机存取存储器的输出装置 |
| CN1545098A (zh) * | 2003-11-10 | 2004-11-10 | 威盛电子股份有限公司 | 静态随机存取存储器的输出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1661725A (zh) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8422313B2 (en) | Reduced power consumption memory circuitry | |
| CN1126104C (zh) | 含有选择性预充电电路的低功率存储器 | |
| CN103229242B (zh) | 具有泄漏抑制和电平控制的静态随机存取存储器(sram)写入辅助电路 | |
| CN105280223B (zh) | 半导体集成电路 | |
| US20130286705A1 (en) | Low power content addressable memory hitline precharge and sensing circuit | |
| CN102081959B (zh) | 一种存储器读出电路以及存储器 | |
| CN102265396B (zh) | 电容隔离的失配补偿型读出放大器 | |
| JP2000516008A (ja) | 低電力セルフタイミングメモリ装置およびその制御方法ならびに装置 | |
| US8358551B2 (en) | Reducing peak currents required for precharging data lines in memory devices | |
| US8223570B2 (en) | Semiconductor storage device with bit line pre-charge circuit | |
| US20010026464A1 (en) | Content addressable memory with potentials of search bit line and/or match line set as intermediate potential between power source potential and ground potential | |
| CN102956262A (zh) | 静态ram | |
| EP0178921A2 (en) | Semiconductor memory device | |
| US8031542B2 (en) | Low leakage ROM architecture | |
| JP2000021180A (ja) | 内蔵ラッチを備えたダイナミック・センス増幅器 | |
| CN101315809A (zh) | 半导体器件 | |
| CN100583294C (zh) | 一种用于eeprom的灵敏放大器及由其构成的读电路 | |
| KR101543701B1 (ko) | 감지 증폭기 및 그를 이용한 반도체 메모리 장치 | |
| US4447892A (en) | Pre-charge for the bit lines of a random access memory | |
| CN1229994A (zh) | 半导体存储器件 | |
| CN100442392C (zh) | 静态随机存取存储器的输出装置 | |
| CN101110260B (zh) | 带充电补偿结构的存储器选择性预充电电路 | |
| CN100372026C (zh) | 静态随机存取存储器的输出装置 | |
| CN100495569C (zh) | 半导体存储装置 | |
| US6898136B2 (en) | Semiconductor memory device, capable of reducing power consumption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081210 |
|
| CX01 | Expiry of patent term |