CN102265396B - 电容隔离的失配补偿型读出放大器 - Google Patents
电容隔离的失配补偿型读出放大器 Download PDFInfo
- Publication number
- CN102265396B CN102265396B CN2009801520212A CN200980152021A CN102265396B CN 102265396 B CN102265396 B CN 102265396B CN 2009801520212 A CN2009801520212 A CN 2009801520212A CN 200980152021 A CN200980152021 A CN 200980152021A CN 102265396 B CN102265396 B CN 102265396B
- Authority
- CN
- China
- Prior art keywords
- amplifier stage
- capacitor
- output
- inverter
- signal node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 abstract description 7
- 238000013500 data storage Methods 0.000 abstract description 2
- 210000000352 storage cell Anatomy 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
根据本发明的一个实施例，例如DRAM数据存储单元阵列(108)的读出放大器包括一个或多个串联在一起的放大器级(102、104)。所述放大器级(102、104)一起形成DRAM阵列(108)的读出放大器。每个放大器级都包括一个隔离电容器(114)，以将每个放大器级内的晶体管的阈值电压之间的任何失配减少至相对较小的值。来自DRAM存储器单元阵列(108)的位线(106)连接至第一放大器级(102)。来自最后放大器级(104)的输出端连接至写回开关(112)，写回开关(112)的输出端连接至所述第一放大器级(102)的输入端处的位线(106)。
Description
技术领域
本发明一般地涉及存储器读出放大器，更具体地说，涉及电容隔离的失配补偿型读出放大器。
背景技术
在动态随机存取存储器(DRAM)器件中，通常利用读出放大器来读出连接至每个DRAM存储单元(包括存储电容器和晶体管)的公共位线上的电压。在读取操作期间寻址该单元时，所述晶体管在位线上选择性切换存储的电容器电压值。存储电容器存储代表逻辑二进制“0”和“1”值的相对较小的电压值。随着半导体器件技术持续朝向提供更小器件大小以及每个集成电路(IC)更多器件(因此IC内的电路中使用的电压更小)发展，通常包括一个读出放大器的若干晶体管之间的阈值电压内固有的失配变得更加困难，并且针对其所做的正确补偿也更重要。
发明内容
根据本发明的一个实施例，例如DRAM数据存储单元阵列的读出放大器包括一个或多个串联在一起的放大器级。所述放大器级一起形成DRAM阵列的读出放大器。每个放大器级都包括一个隔离电容器，以将每个放大器级内的晶体管的阈值电压之间的任何失配减少至相对较小的值。来自DRAM存储器单元阵列的位线连接至第一放大器级。来自最后放大器级的输出端连接至写回开关，写回开关的输出端连接至所述第一放大器级的输入端处的位线。
附图说明
参考示意性附图，其中相同的元素具有相同的编号，这些附图是：
图1是根据本发明的一个实施例的二级电容隔离的失配读出放大器的一个实施例的示意图；
图2是图1的放大器在预充电工作模式内的简化方块图；
图3是图1的放大器在预设工作模式内的简化方块图；
图4是图1的放大器在信号发展工作模式内的简化方块图；
图5是图1的放大器在放大工作模式内的简化方块图；
图6是图1的放大器在写回工作模式内的简化方块图；
图7是读取DRAM存储器阵列内所存储的“0”时，图1的放大器内的各种信号的图表；以及
图8是读取DRAM存储器阵列内所存储的“1”时，图1的放大器内的各种信号的图表。
具体实施方式
参考图1，其中例示了根据本发明的一个实施例的包括一对相同的放大器级102-104的读出放大器电路配置100的示意图。但是，在备选实施例中，仅可使用一个放大器级，或可使用超过两个放大器级。所述一对放大器级102-104包括DRAM阵列108的读出放大器。通常，此类DRAM阵列108可含有几百或几千个存储单元，每个单元都包括一个电容器以存储代表逻辑二进制“0”或“1”值的电压值，以及一个晶体管以在位线信号线106上切换存储单元的电压值。位线106连接至第一放大器级102的输入端并可能为一对位线中的一个位线，该位线提供阵列108内被选择用于读取或写入的一个对应DRAM单元内存储的逻辑二进制值的“真”和“补充(cpmplement)”状态。备选地，DRAM阵列108可包括另一种存储器单元阵列，如包括静态RAM(SRAM)器件的那些存储器单元阵列。来自第二放大器级104的线110上的输出端连接至写回开关112，并且来自写回开关112的输出端的线上的输出信号连接回位线106。
对于第一放大器级102，位线106连接至隔离电容器114和电容器分流开关116两者，在此电容器114和分流开关116是并联的。根据本发明的一个实施例，电容器114的值可以约为选通反相器132的输入电容的10倍以上。电容器分流开关116可包括并联的NFET 118和PFET 120。NFET118的栅极受信号sh的控制，而PFET 120的栅极受信号sh b的控制。此后将说明电容器分流开关116的功能。电容器114和电容器分流开关116的输出侧在信号节点sn0122处连接在一起。四个晶体管124-130在电源电压Vdd与地之间串联。这四个晶体管124-130形成第一放大器级102的选通反相器132。信号节点sn0122连接至用作放大器的晶体管126-128的栅极。因此，信号节点sn0122是到第一放大器级102的选通反相器132的输入端。其他两个晶体管124、130用作作为选通反相器132的一部分的功率栅极(power gate)。晶体管126-128之间的连接点形成第一放大器级102的线134上的输出端。晶体管124的栅极受信号set_b0的控制，而晶体管130的栅极受信号set0的控制。第一放大器级102还包括由NFET 138和PFET 140并联形成的预设开关或反相器分流器件136。预设开关136的输入侧连接至信号节点sn0122，而预设开关136的输出侧连接至第一放大器级102的输出端134。NFET 138的栅极受信号pre的控制，而PFET140的栅极受信号pre b的控制。
如上所述，第二放大器级104可与第一放大器级102完全相同。来自第一放大器级102的输出信号134连接在第二放大器级104的输入端处。第二放大器级104包括电容器142以及包含NFET 146和PFET 148的电容器分流开关144。提供了信号节点sn1150。四个晶体管152-158串联并形成第二放大器级104的选通反相器160，并在线110上提供选通反相器160的输出。因此，信号节点sn1150是到第二放大器级104的选通反相器160的输入端。预设开关或反相器分流器件162包括NFET 164和PFET166。图1中指示了提供给第二放大器级104内的各晶体管的各种选通控制信号。
来自第二放大器级104的线110上的输出信号连接至写回开关112的输入端，所述开关包括并联的NFET 170和PFET 172。NFET 170的栅极受信号wb的控制，而PFET 172的栅极受信号wb b 172的控制。写回开关112的输出端连接回位线106。
通过对第一和第二放大器级102-104以及写回开关112的各种工作模式的描述，可最佳地理解读出放大器电路配置100的工作。图2-6均以简化形式例示了特定工作模式内的电路配置100。此外，图7和8的图表例示了经过一段时间后，电路配置100内的各种信号的电压值。具体而言，图7例示了从阵列108内的单元之一读出逻辑二进制“0”的情况。图8例示了从阵列108内的单元之一读出逻辑二进制“1”的情况。
图2例示了图1的读出放大器电路配置的预充电工作模式。在预充电模式期间，将位线106驱动至预充电电平，在此情况中是0伏特，但是可以是针对单元维持优化的任意电平。第一和第二放大器级102-104内的两个选通反相器132、160分别被浮置或门关断(gated off)。这例示于图7和图8内，在这些图的相应图表的时间周期的开始处，其中位线106(BL)上的电压值为0伏特。
图3例示了预设工作模式，其中开关180闭合并且大约300毫伏(mV)的电压基准Vref 182被施加到位线106，并且对应第一和第二放大器级102-104内的选通反相器132、160均被预设至其相应的电压跳脱点(trippoint)。此工作模式展示了期望的失配偏移补偿，其中使节点sn0122和sn1150之间的电压差为相对较小的值，如sn0122和sn1150的信号轨迹间的差异所指示的，其中此电压差由图7和图8内带有箭头186的线条所示。这通过以下操作实现：暂时接通所述开关或第一放大器级102内的传输晶体管124和130以及第二放大器级104内的类似晶体管152和158，而同时闭合相应级102-104内的预设开关或反相器分流开关136、162，从而将每个选通反相器132、160的输入端和输出端实际上短路在一起。因此，每个级102-104内的隔离电容器114、142帮助去除每个级102-104内的各晶体管的阈值电压间同样多的失配。如图7至图8内所示，第一放大器级102的信号节点sn0122的跳脱点大约等于第二放大器级104的信号节点sn1150的跳脱点，这两个跳脱点大约都是450mV。
图4例示了信号发展工作模式，其中通过关断选通反相器132、160而“浮置”第一和第二放大器级102-104，此后阵列单元108中的一个选定单元将其存储的电荷量转移至位线106，如图4内带有箭头188的线条所示。在此模式内，开关180断开并且预设开关或反相器分流开关136、162被关断。通过断言字线wl0190来选择所述阵列单元中的一个单元。第一放大器级102内的隔离电容器114将位线106上的任何电荷转移至读出节点122。参考图7至图8，从位线106转移至信号节点sn0122的电荷量由带有箭头192的线条所示。
图5例示了放大工作模式，其中第一和第二放大器级102-104分别放大第一和第二信号节点sn0122和sn1150处的电压。这通过以下操作实现：接通所述开关或第一放大器级102内的传输晶体管124、130以及第二放大器级104内的类似晶体管152、158。这允许第一放大器级102内的放大晶体管126-128和第二放大器级104内的放大晶体管154-156放大每个级102-104的相应信号节点sn0122和sn1150处的电压。对于图7的图表内所指示的读取“0”操作，将信号节点sn0122处的电压驱动为远低于跳脱点，其中选通反相器132将此下降电压(low going voltage)反相，并在第一放大器级102的输出端134处提供高电压信号。对于图8的图表内所指示的读取“1”操作，将信号节点sn0122处的电压驱动为远高于跳脱点，其中选通反相器132将此升高电压(high going voltage)反相，并在第一放大器级102的输出端134处提供低电压信号。第二放大器级104以类似方式工作，其中对于读取“0”操作，信号节点sn1150处的电压是由第二放大器级104的选通反相器160反相的升高电压(图7)，并且其中对于读取“1”操作，信号节点sn1150处的电压是由选通反相器160反相的下降电压(图8)。
图6例示了在放大工作模式之后的写回工作模式。在写回模式内，写回开关112闭合，由此根据在上述读取“0”或读取“1”操作内所读取的特定阵列单元的电压值，将位线106上的电压电平增强至高或低电压电平。此外，在此工作模式期间闭合电容器分流开关116、144，以避免任何来自模拟电压电平的功率。
本文中所用的术语，仅仅是为了描述特定的实施例，而不意图限定本发明。本文中所用的单数形式的“一”和“该”，旨在也包括复数形式，除非上下文中明确地另行指出。还要知道，“包含”和/或“包括”一词在本说明书中使用时，说明存在所指出的特征、整体、步骤、操作、元素和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、元素和/或组件，以及/或者它们的组合。
以下的权利要求中的对应结构、材料、操作以及所有功能性限定的装置(means)或步骤的等同替换，旨在包括任何用于与在权利要求中具体指出的其它单元相组合地执行该功能的结构、材料或操作。所给出的对本发明的描述其目的在于示意和描述，并非是穷尽性的，也并非是要把本发明限定到所表述的形式。对于所属技术领域的普通技术人员来说，在不偏离本发明范围和精神的情况下，显然可以作出许多修改和变型。对实施例的选择和说明，是为了最好地解释本发明的原理和实际应用，使所属技术领域的普通技术人员能够明了，本发明可以有适合所要的特定用途的具有各种改变的各种实施方式。
Claims (15)
1.一种器件，包括：
第一放大器级，其上施加有一输入信号；
其中所述第一放大器级包括并联的隔离电容器和电容器分流开关，所述输入信号施加到所述隔离电容器和所述电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在信号节点处连接，其中所述第一放大器级还包括连接至所述信号节点的反相器以及连接在所述信号节点与所述反相器的输出端之间的反相器分流开关，其中所述输入信号在来自DRAM存储器单元阵列的位线上，并且其中所述第一放大器级包括用于所述DRAM存储器单元阵列的读出放大器，
写回开关，其连接至所述第一放大器级的输出端并提供连接至所述位线的输出端，其中当选择性地闭合所述写回开关时，增强电压值被施加到所述位线。
2.如权利要求1中所述的器件，还包括第二放大器级，其具有与所述第一放大器级的输出端连接的输入端，所述第二放大器级具有并联的隔离电容器和电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在信号节点处连接，其中所述第二放大器级还包括连接至所述信号节点的反相器以及连接在所述信号节点与所述反相器的输出端之间的反相器分流开关。
3.如权利要求2中所述的器件，其中在所述第一和第二放大器级的预设工作时段内，所述第一放大器级的所述信号节点与所述第二放大器级的所述信号节点之间的电压差具有排除由所述输入信号上的电压值所代表的二进制逻辑电平的任何错误读数的值。
4.一种读出放大器，包括：
第一放大器级，其上施加有一输入信号，其中所述第一放大器级包括并联的隔离电容器和电容器分流开关，所述输入信号施加到所述隔离电容器和所述电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在信号节点处连接，其中所述第一放大器级还包括连接至所述信号节点的反相器以及连接在所述信号节点与所述反相器的输出端之间的反相器分流开关，并且其中所述输入信号在来自存储器单元阵列的位线上；以及
第二放大器级，其具有与所述第一放大器级的输出端连接的输入端，所述第二放大器级具有并联的隔离电容器和电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在信号节点处连接，其中所述第二放大器级还包括连接至所述信号节点的反相器以及连接在所述信号节点与所述反相器的输出端之间的反相器分流开关，
写回开关，其连接至所述第二放大器级的输出端并提供连接至所述位线的输出端，其中当选择性地闭合所述写回开关时，增强电压值被施加到所述位线。
5.如权利要求4中所述的读出放大器，其中在所述第一和第二放大器级的预设工作时段内，所述第一放大器级的所述信号节点与所述第二放大器级的所述信号节点之间的电压差具有排除由所述输入信号上的电压值所代表的二进制逻辑电平的任何错误读数的值。
6.如权利要求4中所述的读出放大器，其中在信号发展工作模式期间，所述第一和第二放大器级被浮置并且所述存储器单元阵列中的一个选定存储器单元将其存储的电荷量转移至所述位线，其中所述第一放大器级的所述隔离电容器将所述位线上的任何电荷转移至所述第一放大器级的读出节点。
7.如权利要求4中所述的读出放大器，其中所述存储器单元阵列包括DRAM存储器单元阵列。
8.一种装置，包括：
第一和第二放大器级，每个级上均施加有一输入信号，其中每个级都包括并联的隔离电容器和电容器分流开关，所述输入信号施加到所述隔离电容器和所述电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在每个对应级的信号节点处连接，其中每个级还包括连接至该级的所述信号节点的反相器以及连接在该级的所述信号节点与所述反相器的输出端之间的反相器分流开关；
其中所述第一放大器级的所述输入信号在来自存储器单元阵列的位线上，并且其中所述第二放大器级的所述输入信号来自所述第一放大器级的所述反相器的输出端，
还包括写回开关，其连接至所述第二放大器级的输出端并提供连接至所述位线的输出端，其中当选择性地闭合所述写回开关时，增强电压值被施加到所述位线。
9.如权利要求8中所述的装置，其中所述存储器单元阵列包括DRAM存储器单元阵列。
10.如权利要求8中所述的装置，其中所述第一和第二放大器级包括用于所述存储器单元阵列的读出放大器。
11.如权利要求8中所述的装置，其中在所述第一和第二放大器级的预设工作时段内，所述第一放大器级的所述信号节点与所述第二放大器级的所述信号节点之间的电压差具有排除由所述输入信号上的电压值所代表的二进制逻辑电平的任何错误读数的值。
12.一种放大器件，包括：
至少一个放大器级，其上施加有一输入信号，其中所述输入信号在来自存储器单元阵列的位线上，其中所述至少一个放大器级包括并联的隔离电容器和电容器分流开关，所述输入信号施加到所述隔离电容器和所述电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在信号节点处连接，其中所述至少一个放大器级还包括连接至所述信号节点的反相器以及所述反相器的输出端，并且其中所述放大器件包括各种工作模式以读取来自所述存储器单元之一的电压值并将电压值写入所述存储器单元之一；
第二放大器级，其具有与所述至少一个放大器级的输出端连接的输入端，所述第二放大器级具有并联的隔离电容器和电容器分流开关，并且其中所述隔离电容器和所述电容器分流开关的输出端在信号节点处连接，其中所述第二放大器级还包括连接至所述信号节点的反相器以及连接在所述信号节点与所述反相器的输出端之间的反相器分流开关；以及
写回开关，其连接至所述第二放大器级的输出端并提供连接至所述位线的输出端，其中当在所述放大器件的写回工作模式期间选择性地闭合所述写回开关时，增强电压值被施加到所述位线。
13.如权利要求12中所述的放大器件，其中在所述放大器件的预设工作模式期间，所述至少一个放大器级的所述信号节点与所述第二放大器级的所述信号节点之间的电压差具有排除由所述输入信号上的电压值所代表的二进制逻辑电平的任何错误读数的值。
14.如权利要求12中所述的放大器件，其中在所述放大器件的放大工作模式内发生读取工作模式，其中对于所述位线上的二进制逻辑“0”值的读取操作，所述至少一个放大器级的所述信号节点处的电压被放大为远低于跳脱点，其中所述至少一个放大器级的所述反相器使所述至少一个放大器级的所述信号节点处的电压反相并在所述至少一个放大器级的输出端处提供高电压信号，其中对于所述位线上的二进制逻辑“1”值的读取操作，所述至少一个放大器级的所述信号节点处的电压被放大为远高于所述跳脱点，其中所述至少一个放大器级的所述反相器使所述至少一个放大器级的所述信号节点处的电压反相并在所述至少一个放大器级的所述输出端处提供低电压信号。
15.如权利要求12中所述的放大器件，其中在信号发展工作模式期间，所述至少一个和第二放大器级被浮置并且所述存储器单元阵列中的一个选定存储器单元将其存储的电荷量转移至所述位线，其中所述至少一个放大器级的所述隔离电容器将所述位线上的任何电荷转移至所述至少一个放大器级的读出节点。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/343,554 US8014218B2 (en) | 2008-12-24 | 2008-12-24 | Capacitively isolated mismatch compensated sense amplifier |
| US12/343,554 | 2008-12-24 | ||
| PCT/US2009/064544 WO2010074833A1 (en) | 2008-12-24 | 2009-11-16 | Capacitively isolated mismatch compensated sense amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102265396A CN102265396A (zh) | 2011-11-30 |
| CN102265396B true CN102265396B (zh) | 2013-07-24 |
Family
ID=42265831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801520212A Active CN102265396B (zh) | 2008-12-24 | 2009-11-16 | 电容隔离的失配补偿型读出放大器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8014218B2 (zh) |
| EP (1) | EP2371002B1 (zh) |
| JP (1) | JP5241927B2 (zh) |
| KR (1) | KR101369093B1 (zh) |
| CN (1) | CN102265396B (zh) |
| TW (1) | TWI539455B (zh) |
| WO (1) | WO2010074833A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102394094B (zh) * | 2011-10-09 | 2013-11-06 | 中国科学院微电子研究所 | 一种全电流灵敏放大器 |
| US8605528B2 (en) | 2011-11-03 | 2013-12-10 | International Business Machines Corporation | Sense amplifier having an isolated pre-charge architecture, a memory circuit incorporating such a sense amplifier and associated methods |
| US8934286B2 (en) * | 2013-01-23 | 2015-01-13 | International Business Machines Corporation | Complementary metal-oxide-semiconductor (CMOS) dynamic random access memory (DRAM) cell with sense amplifier |
| US9337253B2 (en) * | 2013-03-09 | 2016-05-10 | Microchip Technology Incorporated | Method and apparatus for constructing an isolation capacitor in an integrated circuit |
| US9093175B2 (en) | 2013-03-27 | 2015-07-28 | International Business Machines Corporation | Signal margin centering for single-ended eDRAM sense amplifier |
| US9111623B1 (en) | 2014-02-12 | 2015-08-18 | Qualcomm Incorporated | NMOS-offset canceling current-latched sense amplifier |
| US10559346B2 (en) * | 2018-01-19 | 2020-02-11 | International Business Machines Corporation | Bias-controlled bit-line sensing scheme for eDRAM |
| US11869624B2 (en) | 2020-07-27 | 2024-01-09 | Changxin Memory Technologies, Inc. | Sense amplifier, memory and method for controlling sense amplifier |
| CN111863052B (zh) * | 2020-07-27 | 2022-11-01 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
| US11887655B2 (en) | 2020-08-13 | 2024-01-30 | Anhui University | Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches |
| CN111863055B (zh) * | 2020-08-13 | 2022-10-28 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
| US11929111B2 (en) | 2020-09-01 | 2024-03-12 | Anhui University | Sense amplifier, memory and method for controlling sense amplifier |
| US11862285B2 (en) | 2020-09-01 | 2024-01-02 | Anhui University | Sense amplifier, memory and control method of sense amplifier |
| US20230111161A1 (en) * | 2021-10-13 | 2023-04-13 | Synopsys, Inc. | Multi-protocol analog front end circuit |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168461A (en) * | 1989-08-21 | 1992-12-01 | Industrial Technology Research Institute | Switched capacitor differentiators and switched capacitor differentiator-based filters |
| JPH04285792A (ja) * | 1991-03-14 | 1992-10-09 | Hitachi Ltd | 半導体メモリ |
| US5237533A (en) * | 1991-12-20 | 1993-08-17 | National Semiconductor Corporation | High speed switched sense amplifier |
| US5381364A (en) | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
| US5959878A (en) | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
| EP0928056A3 (en) | 1997-12-30 | 2000-08-23 | Texas Instruments Incorporated | Voltage loss compensation for dc-dc converters |
| US6181621B1 (en) | 1999-12-10 | 2001-01-30 | Cypress Semiconductor Corp. | Threshold voltage mismatch compensated sense amplifier for SRAM memory arrays |
| US6687175B1 (en) * | 2000-02-04 | 2004-02-03 | Renesas Technology Corporation | Semiconductor device |
| US6191989B1 (en) | 2000-03-07 | 2001-02-20 | International Business Machines Corporation | Current sensing amplifier |
| JP3967065B2 (ja) | 2000-06-12 | 2007-08-29 | 三菱電機株式会社 | 増幅回路 |
| US6370072B1 (en) * | 2000-11-30 | 2002-04-09 | International Business Machines Corporation | Low voltage single-input DRAM current-sensing amplifier |
| JP4223214B2 (ja) * | 2001-11-30 | 2009-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置、画像表示装置、及び電子機器 |
| US20030112684A1 (en) | 2001-12-17 | 2003-06-19 | International Business Machines Corporation | DRAM reference cell direct write |
| KR100437464B1 (ko) | 2002-07-02 | 2004-06-23 | 삼성전자주식회사 | 오프셋 보상 감지 방식을 갖는 반도체 메모리 장치 |
| US6738300B2 (en) | 2002-08-26 | 2004-05-18 | International Business Machines Corporation | Direct read of DRAM cell using high transfer ratio |
| US7227798B2 (en) | 2002-10-07 | 2007-06-05 | Stmicroelectronics Pvt. Ltd. | Latch-type sense amplifier |
| KR100542710B1 (ko) | 2003-10-02 | 2006-01-11 | 주식회사 하이닉스반도체 | 차동 증폭기 및 이를 채용한 비트라인 센스 증폭기 |
| US7164612B1 (en) | 2003-10-10 | 2007-01-16 | Sun Microsystems, Inc. | Test circuit for measuring sense amplifier and memory mismatches |
| TWI233211B (en) | 2004-04-23 | 2005-05-21 | Sunplus Technology Co Ltd | Image sensor and offset-able reference voltage generator thereof |
| US7432687B2 (en) | 2004-08-02 | 2008-10-07 | Electrovaya Inc. | High efficiency switching power supply |
| JP4712365B2 (ja) | 2004-08-13 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および半導体記憶装置 |
| US7221605B2 (en) * | 2004-08-31 | 2007-05-22 | Micron Technology, Inc. | Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets |
| US7286385B2 (en) | 2005-07-27 | 2007-10-23 | International Business Machines Corporation | Differential and hierarchical sensing for memory circuits |
| US7286425B2 (en) | 2005-10-31 | 2007-10-23 | International Business Machines Corporation | System and method for capacitive mis-match bit-line sensing |
| JP2007329518A (ja) * | 2006-06-06 | 2007-12-20 | Oki Electric Ind Co Ltd | チョッパ型コンパレータ |
| KR100794310B1 (ko) * | 2006-11-21 | 2008-01-11 | 삼성전자주식회사 | 스위치드 커패시터 회로 및 그것의 증폭 방법 |
-
2008
- 2008-12-24 US US12/343,554 patent/US8014218B2/en not_active Expired - Fee Related
-
2009
- 2009-11-16 JP JP2011543520A patent/JP5241927B2/ja active Active
- 2009-11-16 WO PCT/US2009/064544 patent/WO2010074833A1/en active Application Filing
- 2009-11-16 CN CN2009801520212A patent/CN102265396B/zh active Active
- 2009-11-16 EP EP09835439.2A patent/EP2371002B1/en active Active
- 2009-11-16 KR KR1020117016535A patent/KR101369093B1/ko not_active IP Right Cessation
- 2009-11-27 TW TW098140583A patent/TWI539455B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101369093B1 (ko) | 2014-02-28 |
| WO2010074833A1 (en) | 2010-07-01 |
| EP2371002B1 (en) | 2014-04-23 |
| TWI539455B (zh) | 2016-06-21 |
| CN102265396A (zh) | 2011-11-30 |
| EP2371002A4 (en) | 2012-12-12 |
| JP2012514281A (ja) | 2012-06-21 |
| JP5241927B2 (ja) | 2013-07-17 |
| EP2371002A1 (en) | 2011-10-05 |
| US8014218B2 (en) | 2011-09-06 |
| TW201037708A (en) | 2010-10-16 |
| US20100157698A1 (en) | 2010-06-24 |
| KR20110113730A (ko) | 2011-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102265396B (zh) | 电容隔离的失配补偿型读出放大器 | |
| KR100373223B1 (ko) | 반도체장치 | |
| US7558134B2 (en) | Semiconductor memory device and its operation method | |
| US7586804B2 (en) | Memory core, memory device including a memory core, and method thereof testing a memory core | |
| US7773444B2 (en) | Semiconductor memory device and data write and read methods thereof | |
| KR910009442B1 (ko) | 반도체 기억장치 | |
| JPH08227586A (ja) | 集積回路メモリ装置 | |
| CN111583974B (zh) | 具有维持存储架构的动态随机存取存储器 | |
| JP3226433B2 (ja) | 強誘電体メモリ装置 | |
| CN102956262A (zh) | 静态ram | |
| KR100275107B1 (ko) | 강유전체메모리장치및그구동방법 | |
| CN101276638B (zh) | 具有铁电器件的半导体存储器器件及其更新方法 | |
| CN106205664B (zh) | 存储器读写传输门管控电路 | |
| KR100275109B1 (ko) | 강유전체메모리장치및그동작방법 | |
| CA1160742A (en) | Static ram memory cell | |
| US6639862B2 (en) | Semiconductor memory with refresh and method for operating the semiconductor memory | |
| US6711078B2 (en) | Writeback and refresh circuitry for direct sensed DRAM macro | |
| CN100545944C (zh) | 半导体存储器装置的位线控制电路 | |
| US20190311766A1 (en) | Semiconductor device | |
| KR101171254B1 (ko) | 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 | |
| US6836446B2 (en) | Semiconductor memory device | |
| KR100369360B1 (ko) | 강유전체 메모리 장치 | |
| KR20000003989A (ko) | 재쓰기회로를 갖는 스태틱램 디바이스 | |
| EP0318094B1 (en) | Integrated memory circuit with on-chip supply voltage control | |
| KR0135605B1 (ko) | 다이나믹 ram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |