CN100438325C - 用于模拟集成电路设计中的分段式交叉耦合mos管 - Google Patents

用于模拟集成电路设计中的分段式交叉耦合mos管 Download PDF

Info

Publication number
CN100438325C
CN100438325C CNB2005101261832A CN200510126183A CN100438325C CN 100438325 C CN100438325 C CN 100438325C CN B2005101261832 A CNB2005101261832 A CN B2005101261832A CN 200510126183 A CN200510126183 A CN 200510126183A CN 100438325 C CN100438325 C CN 100438325C
Authority
CN
China
Prior art keywords
nmos pipe
cross
couplings
unit
biasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CNB2005101261832A
Other languages
English (en)
Other versions
CN1805268A (zh
Inventor
宁彦卿
张春
王志华
陈弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Research Institute Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CNB2005101261832A priority Critical patent/CN100438325C/zh
Publication of CN1805268A publication Critical patent/CN1805268A/zh
Application granted granted Critical
Publication of CN100438325C publication Critical patent/CN100438325C/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于模拟集成电路设计中的分段式交叉耦合MOS管,属于基本电路设计领域,本发明由并联在一起的k组交叉耦合MOS管单元组成,k为等于或大于2的正整数;该每个交叉耦合MOS管单元包括以交叉耦合的方式连接的两个相同尺寸的MOS管、为其提供偏置电流的MOS管以及控制该交叉耦合MOS管所工作状态的单刀双掷开关;本发明将交叉耦合MOS管及其偏置电路分为可开关切换的若干段,使其特性可以在大范围内改变,以补偿在VCO中因电容调整而引起的振荡器工作状态变化。本发明可以大大拓展CMOS LC VCO的频率覆盖范围。

Description

用于模拟集成电路设计中的分段式交叉耦合MOS管
技术领域
本发明属于CMOS模拟集成电路设计技术领域,特别涉及交叉耦合MOS管结构设计。
背景技术
CMOS LC压控振荡器(VCO)有良好的相位噪声性能而广泛应用于现代电子系统中。在CMOS工艺成为业界主流和SOC设计理念的驱动下,提高该部件的性能对提高整个系统性能有重要意义。如图1(a)所示,该电路主要包括由电感L和电容组成的LC谐振回路和由MOS管M1、M2组成的交叉耦合MOS及为其提供偏置电流的MOS管Mb。基于MOS器件的小信号线性化模型,振荡器输出的频率由LC谐振回落的电感、电容值决定。交叉耦合MOS管形成的动态负电阻对振荡回路中的能量损失进行补偿。对交叉耦合MOS的非线性分析表明,在CMOS LC VCO中,振荡器特性与LC振荡回路和交叉耦合MOS管是密不可分的。如果把图1(a)中的交叉耦合MOS管M1、M2看作一个非线性负电导i=f(v),其简化电路可以表示为图1(b)。
交叉耦合MOS管是指将两个相同尺寸、相同类型的MOS管以交叉耦合的连接方式组成的一种结构,即两个MOS管的源极接在一起,一个MOS管的栅极与另一个MOS管的漏极相互连接构成的一种电路结构(如图1中的M1、M2)。为了使该电路工作,必须由电流源或电流镜电路在两个MOS管的源极提供必须的偏置电流。这种结构是CMOS模拟集成电路中构成模拟电路单元的一个比较特殊的单元电路。它的结构可以采用如图2所示的各种结构。即根据构成器件管的不同,可以由两个NMOS管(如图2(a)所示的M1a、M2a)、两个PMOS(如图2(b)所示的M1b、M2b)或两个NMOS管和两个PMOS结合(如图2(c)所示的M3c、M3c和M1c、M2c)构成。其中,每对MOS管的接法都是交叉耦合的连接方式。图2中还显示了相应的偏置电路Mba、Mbb、Mbc)。这种结构的特殊性在于它可以在1-1’端口呈现负电阻对外呈现动态负电阻特性,从而可以动态地对外部电路提供能量。
上述结构的交叉耦合MOS管的组成的尺寸是固定的,在电路工作时该电路结构不会发生改变。目前,采用这种结构的单个VCO所能达到的频率覆盖范围是73%,但传统的无线电广播、电视系统和潜在的UWB协议都要求频带极大的相对频率范围。
发明内容
本发明的目的是为克服已有技术的不足之处,设计出一种用于模拟集成电路设计中的分段式交叉耦合MOS管,能够在工作状态下大范围调整交叉耦合MOS管特性,使之能够在调整范围大的模拟集成电路设计中应用。
本发明设计的第一种用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,由并联在一起的k组交叉耦合NMOS管单元组成,k为等于或大于2的正整数;所述每个交叉耦合NMOS管单元包括以交叉耦合的方式连接的两个相同尺寸的NMOS管、为其提供偏置电流的NMOS管以及控制该交叉耦合NMOS管所工作状态的单刀双掷开关。其连接关系为:k组交叉耦合NMOS管单元并联接于对外连接的支路(1-1’)端口;各单元的偏置NMOS管的漏极与其相应的交叉耦合NMOS管的源极相连,该偏置NMOS管的源极接地;该各偏置NMOS管的栅极连接相应的单刀双掷开关的动触点;该各单刀双掷开关的两个静触点分别接偏置电压Vref和地电位;所述每一单元的偏置NMOS管的栅极均可通过所述的单刀双掷开关与一NMOS管相连构成电流镜或与地电位相连切断该单元偏置电流。
本发明设计的第二种用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,由并联在一起的k组交叉耦合NMOS管单元组成,k为等于或大于2的正整数。该每个交叉耦合NMOS管单元包括以交叉耦合的方式连接的两个相同尺寸的NMOS管、为其提供偏置电流的NMOS管以及控制该交叉耦合NMOS管单元工作状态的单刀单掷开关;其连接关系为:k组交叉耦合NMOS管单元并联接于对外连接的支路(1-1’)端口,各单元的偏置NMOS管的漏极与其相应的交叉耦合NMOS管的源极相连,该偏置NMOS管的源极接地,所述每一单元的偏置NMOS管与一NMOS管相连构成电流镜,该单刀单掷开关串联在电流镜的输入支路上以控制电流镜的输入电流。
本发明设计的第三种用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,由并联在一起的k组交叉耦合NMOS管单元组成,k为等于或大于2的正整数;该每个交叉耦合NMOS管单元包括以交叉耦合的方式连接的两个相同尺寸的NMOS管、为其提供偏置电流的NMOS管以及控制该交叉耦合NMOS管所工作状态的一对单刀单掷开关;其连接关系为:k组交叉耦合NMOS管单元通过串联一对单刀单掷开关并联接于对外连接的支路(1-1’)端口,各单元的偏置NMOS管的漏极与其相应的交叉耦合NMOS管的源极相连,该偏置NMOS管的源极和栅极分别接地和接偏置电压Vref,所述每一单元的偏置NMOS管与一NMOS管相连构成电流镜。
本发明的工作原理叙述如下:在图1(a)的NMOS交叉耦合MOS管结构中,其交叉耦合MOS的伏安特性可以分为两种情况,当偏置电流较小时,M1和M2在饱和区和截止区切换,整个伏安特性分为三段,如解析表达式(1)。否则,M1和M2在饱和区、线性区和截止区切换,这个伏安特性共五段,如解析表达式(2)。
i = f ( v ) = I 0 2 v < - 2 V n - I 0 v V n 1 - v 2 V n 2 - 2 V n &le; v &le; 2 V n - I 0 2 v > 2 V n - - - ( 1 )
i = f ( v ) = I 0 2 v < - V n 2 V T - 0.5 V T - I 0 V n 2 ( v + V T ) 2 - I 0 v V n 2 V n 2 - v 2 + 2 ( v + V T ) 2 - V n 2 V T - 0.5 V T &le; v < - V T - I 0 v V n 1 - v 2 4 V n 2 - V T &le; v &le; V T I 0 V n 2 ( v - V T ) 2 - I 0 v V n 2 V n 2 - v 2 + 2 ( v - V T ) 2 V T < v &le; V n 2 V T + 0.5 V T - I 0 2 v > V n 2 V T + 0.5 V T - - - ( 2 )
其中, i = i 1 - I 0 2 ; VT为MOS管阈值电压; V n = I 0 k n = I 0 2 k n &prime; ( W / L ) ; W、L分别为MOS管的沟道宽度和长度;k′n是MOS管中载流子的迁移率;I0是偏置电流。
从式(1)、(2)可以看出,若保持Io∝kn,即偏置电流和MOS管尺寸成正比,则Vn是一个常数。该伏安特性与偏置电流或MOS尺寸都成正比。因此可以把交叉耦合MOS电路分割为可开关切换的并联结构。
采用本发明设计的可开关切换的各种交叉耦合MOS管单元结构,可以把交叉耦合MOS管及其偏置电路分段,并使之可以在电路工作状态下开关调节,根据需要调整有效的交叉耦合MOS管尺寸。
附图说明
图1现有的由NMOS管构成CMOS LC VCO(a)及其简化电路(b)。
图2现有的交叉耦合NMOS、PMOS、CMOS管结构示意图。
图3本发明的分段式交叉耦合NMOS管的结构示意图。
图4本发明的分段式交叉耦合NMOS管单元结构示意图。
图5本发明实施例1的结构原理图。
图6本发明实施例2的结构原理图。
图7本发明应用实施例1的结构原理图。
图8本发明应用实施例1的频率覆盖测试结果。
具体实施方式
本发明的技术方案通过附图、实施例及其应用详细说明如下:
本发明设计的用于模拟集成电路设计中的分段式交叉耦合MOS管的结构由并联在一起的k组交叉耦合MOS管单元组成,k为等于或大于2的正整数。每个交叉耦合MOS管单元包括以交叉耦合的方式连接的两个相同尺寸的MOS管、为其提供偏置电流的MOS管以及控制该交叉耦合MOS管所工作状态的单刀双掷开关。具体的电路实现结构及通过开关控制偏置MOS栅极电压的方式如图3所示,在图3中,M11和M12…Mk1和Mk2构成k组交叉耦合MOS管单元并联接于对外连接的支路1-1’端口。各单元的偏置MOS管M1b…Mkb的漏极与其相应的交叉耦合MOS管的源极相连提供偏置电流。偏置MOS管M1b…Mkb的源极接地,该各管的栅极连接相应的单刀双掷开关SW1…SWk的动触点。SW1…SWk的两个静触点分别接偏置电压Vref和地电位。因此,M1b…Mkb的栅极可以通过SW1…SWk在偏置电压Vref或地电位间切换。
在该实施方式中,偏置MOS管和其对应的交叉耦合MOS管的尺寸成正比。对交叉耦合MOS管单元1,当开关SW1将M1b的栅极与Vref连通时,MOS管M1b和MOS管Mb构成电流镜。由电流镜的特性可知,此时M11和M12由与其尺寸成正比的电流偏置,处于工作状态,对外电路呈现负阻特性。若SW1将M1b的栅极连接到地电位,则M1b处于截止状态,切断了M11和M12的直流供电,这两个MOS管也处于关断状态。这样,开关SW1就可以在线切换M11和M12的工作状态。同理,SWk也可以控制Mk1和Mk2的工作状态。这样,1-1’的总的伏安特性就正比于由开关SW1…SWk控制处于工作状态下的交叉耦合单元的尺寸之和。
本发明针对每个并联交叉耦合MOS管单元的开关连接方式还可以采用如图4(a、b)的两种方式。在图4(a)中,Ma1和Ma2构成交叉耦合MOS管单元结构。偏置管Mab的漏极连接交叉耦合MOS管Ma1和Ma2的源极以提供偏置电流。Mb和Mab构成电流镜。开关SWa串联于偏置电流镜的输入支路上。这样,SWa的通/断决定了电流镜Mb和Mab中的直流电流的通/断,即交叉耦合单元Ma1和Ma2的偏置电流,从而决定了该单元是否对外呈现负阻特性。在图4(b)中,Mb1和Mb2构成交叉耦合MOS管结构,偏置管Mbb的漏极连接交叉耦合MOS管Mb1和Mb2的源极为其提供偏置电流。偏置管Mbb的栅极接固定的偏置电压,源极接地。开关SWc1和SWc2分别串联在交叉耦合MOS管对外连接的支路1、1’上。开关SWc1和SWc2的通/断决定Mb1和Mb2是否对外起作负阻作用。在实施中,这两种单元的交叉耦合MOS管尺寸也要和其偏置MOS管尺寸成正比关系。
上述图3、4是以NMOS管构成的交叉耦合MOS管分段结构。在CMOS集成电路中,这种分段的交叉耦合MOS管结构也可以采用对应的PMOS管电路实现。各单元的交叉耦合PMOS管及为其提供偏置电流的PMOS管在尺寸可以相等,也可以上按1/2比例依次缩小,或者其它关系变化。受CMOS工艺偏差及电路复杂性限制,k取值最好在10以内。
本发明设计的用于模拟集成电路设计中的分段式交叉耦合MOS管在模拟电路的实施例说明如下:
实施例1:是一个四段分段式交叉耦合NMOS管构成,其结构如图5所示。在该图中,NMOS管M11和M21、M12和M22…M14和M24构成四组交叉耦合MOS管单元,并通过开关对SWa1和SWb1、SWa2和SWb2…SWa4和SWb4并联在1-1’端口上。各偏置管NMOS管Mb1、Mb2…Mb4的漏极连接于各单元交叉耦合NMOS管的源极上提供相应的偏置电流。偏置管NMOS管Mb1、Mb2…Mb4的栅极和源极分别接固定的偏置电压和地电位。当开关SWa1、SWb1接通时,交叉耦合MOS管单元M11、M21对1-1’端口呈现负阻特性;SWa1、SWb1断开时,该单元对1-1’端口无影响。其它单元在电路拓扑上完全相同,只要保证交叉耦合MOS管的尺寸和其相应偏置MOS的尺寸比例关系,就可以实现在线调整1-1’端口特性的目的。在本实施例中,图5中W/L等于10。各单元的交叉耦合PMOS管与为其提供偏置电流的PMOS管在尺寸的比值为5∶8。这个比例关系必须相同。而四段交叉耦合NMOS管单元的尺寸比为1∶1∶2∶4。这个比例关系也可以根据需要调整。
实施例2:是一个三段交叉耦合NMOS管,其结构如图6所示。在图中,NMOS管M11和M21、M12和M22、M13和M23构成三组交叉耦合MOS管单元并联1-1’端口上。各单元的电流镜结构Ma1、Mb1,Ma2、Mb2,Ma3、Mb3分别接对应的源极提供偏置电流。对第一个单元,当开关SW1接通时,电流镜结构Ma1、Mb1为交叉耦合MOS管单元M11、M21提供偏置电流,使之在A-B端口呈现负阻特性;当SW1断开时,M11、M21截止,对A-B端口无影响。其它单元在电路拓扑上完全相同。实施时,要求电流源I1、I2、I3的值与交叉耦合MOS管单元的M11和M21、M12和M22、M13和M23的尺寸成正比。在本实施例中,交叉耦合PMOS管单元中的M11和M21、M12和M22、M13和M23的宽长比(W/L)分别为40,20,10。电流镜结构Ma1和Mb1、Ma1和Mb1、Ma1和Mb1的宽长比分别为80、40、20。电流源I1、I2、I3的值分别为1.2、0.6、0.3mA。
本发明设计的用于模拟集成电路设计中的分段式交叉耦合MOS管在CMOS LC VCO中的应用实施例详细说明如下:
在图1(b)中,以其中的电压为状态变量列出的微分方程是
d 2 v d&tau; 2 + [ 1 Q + L C f &prime; ( v ) ] dv d&tau; + v = 0 - - - ( 3 )
其中, &tau; = t / LC 是时间归一化关系; Q = R Q C / L 是LC谐振回落的品质因数。
从上式可以看出,当LC谐振回路中电容改变时,一方面时间归一化方程受影响,使振荡器输出频率改变。另一方面,上式中的中间项的系数也受电容改变而变化,从而影响振荡器的工作状态。这种影响明显地表现在振荡器输出幅度的变化上。从上式也可以推论,为了得到更大的频率覆盖范围,交叉耦合MOS管的非线性特性也必须随着电容的改变而调整。
本发明的应用实施例:其结构如图7,由五段分段式交叉耦合PMOS管和LC谐振回路组成。图中,虚线框A内部是本发明提出的分段式交叉耦合MOS管结构。它是一个采用了五段交叉耦合PMOS管单元的阵列。交叉耦合MOS管单元及其偏置MOS管采用图3对应的PMOS管结构。即PMOS管M1k和M2k(k=0,1,…,4)构成五个交叉耦合MOS管单元并联与1-1’端口;其源极接对应的偏置PMOS管Mbk的漏极以提供偏置电流。Mbk的源极接电源,栅极由开关SNk在偏置电压Vbias和电源电位VDD间切换。若SNk将Mbk的栅极接到偏置电压,则对应的交叉耦合MOS管单元M1k和M2k处于工作状态;否则,M1k和M2k处于截止状态。在本实施例中,五段分段式交叉耦合PMOS管中各单元的交叉耦合PMOS管及为其提供偏置电流的PMOS管在尺寸上按1/2比例依次缩小(也可采用其它任意比例)。即各单元PMOS管的沟道长度都为0.5微米,尺寸最大的一段交叉耦合单元所使用PMOS管的宽长比是160,最小的一段是10。该振荡器的LC谐振回路由片外电感L和位于虚线框B内的MOS变容管阵列构成。由于该振荡器的对称结构,在电感和变容管的实现上也采用了对称结构。电感L的对称结构体现在中心抽头上。为了改变变容管的有效控制电压,电感的中心抽头被二极管D偏置在0.6V。变容管的实现见虚线框B。两个相同的电容2C1b串联连接于1-1’端口,其中心节点接频率控制电压Vtune。对于1-1’端口,两个2C1b的串联对1-1’端口等效为C1b。由于片上MOS变容管的最大/最小电容比小于3,调整范围有限。除了C1b一段直接并联到1-1’端口外,另外四段C1i(i=0,1,2,3)采用相似的对称结构通过开关Sc1i和Sc2i并联到1-1’端口。本应用实施例中虚线框B内的变容管对称性体现在以下几个方面。1、其实现单元都是长宽分别为1微米和5微米的PMOS管;2、两个相邻的PMOS管的源极、漏极全部接于频率控制电压Vtune,其栅极分别接向1-1’端口。根据频率覆盖的需要,C1b使用200个长宽分别为1微米和5微米的PMOS管;C11使用160个;C12使用600个;C13使用1400个;C14使用4000个。由于使用二极管是电感中心抽头,即节点1、1’的直流电位在0.6V,变容管上的有效控制电压为-0.6~2.7V(供电电压3.3V)。这个电路经流片测试,其频率覆盖范围为31MHz~111MHz。具体测试结果见图8。该图的横轴表示控制电压(单位:V),纵轴表示振荡器输出频率(单位:MHz)。图中的波段表示的是控制变容管的开关Sc1i和Sc2i的状态。其计算方式为:
Figure C20051012618300081
如波段4表示Sc10和Sc20、Sc11和Sc21处于导通状态;而Sc12和Sc22、Sc13和Sc23处于截止状态。波段9表示Sc13和Sc23处于导通状态;而Sc10和Sc20、Sc11和Sc21、Sc12和Sc22处于截止状态。从图中的曲线可以看出,该振荡器的输出频率范围可以覆盖31~111MHz。相对频率覆盖范围达到113%。
该应用实施例表明,本发明提出在工作状态下改变交叉耦合MOS管尺寸的方法可以达到113%的频率覆盖,大大突破了传统电路结构。这表明本专利所采用的分段交叉耦合MOS管电路可以大范围调整其伏安特性,对扩展CMOS LC VCO的频率覆盖是十分有效的。

Claims (6)

1、一种用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,由并联在一起的k组交叉耦合NMOS管单元组成,k为2到10之间的正整数;所述每个交叉耦合NMOS管单元包括以交叉耦合的方式连接的两个相同尺寸的NMOS管、为其提供偏置电流的NMOS管以及控制该交叉耦合NMOS管所工作状态的单刀双掷开关;其连接关系为:k组交叉耦合NMOS管单元并联接于对外连接的支路(1-1’)端口;各单元的偏置NMOS管的漏极与其相应的交叉耦合NMOS管的源极相连,该偏置NMOS管的源极接地;该各偏置NMOS管的栅极连接相应的单刀双掷开关的动触点;该各单刀双掷开关的两个静触点分别接偏置电压Vref和地电位;所述每一单元的偏置NMOS管的栅极均可通过所述的单刀双掷开关与一NMOS管相连构成电流镜或与地电位相连切断该单元偏置电流。
2、一种用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,由并联在一起的k组交叉耦合NMOS管单元组成,k为2到10之间的正整数;该每个交叉耦合NMOS管单元包括以交叉耦合的方式连接的两个相同尺寸的NMOS管、为其提供偏置电流的NMOS管以及控制该交叉耦合NMOS管单元工作状态的单刀单掷开关;其连接关系为:k组交叉耦合NMOS管单元并联接于对外连接的支路(1-1’)端口,各单元的偏置NMOS管的漏极与其相应的交叉耦合NMOS管的源极相连,该偏置NMOS管的源极接地,所述每一单元的偏置NMOS管与一NMOS管相连构成电流镜,该单刀单掷开关串联在电流镜的输入支路上以控制电流镜的输入电流。
3、一种用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,由并联在一起的k组交叉耦合NMOS管单元组成,k为2到10之间的正整数;该每个交叉耦合NMOS管单元包括以交叉耦合的方式连接的两个相同尺寸的NMOS管、为其提供偏置电流的NMOS管以及控制该交叉耦合NMOS管所工作状态的一对单刀单掷开关;其连接关系为:k组交叉耦合NMOS管单元通过串联一对单刀单掷开关并联接于对外连接的支路(1-1’)端口,各单元的偏置NMOS管的漏极与其相应的交叉耦合NMOS管的源极相连,该偏置NMOS管的源极和栅极分别接地和接偏置电压Vref,所述每一单元的偏置NMOS管与一NMOS管相连构成电流镜。
4、如权利要求1、2或3所述的用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,所述各单元的交叉耦合NMOS管的尺寸与其偏置NMOS管的尺寸及其偏置电流成正比;单元间的各NMOS管在尺寸上相等。
5、与权利要求1、2或3所述的用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,所述的所有NMOS管都采用相应的PMOS管电路结构实现。
6、如权利要求1、2或3所述的用于模拟集成电路设计中的分段式交叉耦合NMOS管,其特征在于,所述各单元的交叉耦合NMOS管及为其提供偏置电流的NMOS管在尺寸上按1/2比例依次缩小。
CNB2005101261832A 2005-12-01 2005-12-01 用于模拟集成电路设计中的分段式交叉耦合mos管 Withdrawn - After Issue CN100438325C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101261832A CN100438325C (zh) 2005-12-01 2005-12-01 用于模拟集成电路设计中的分段式交叉耦合mos管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101261832A CN100438325C (zh) 2005-12-01 2005-12-01 用于模拟集成电路设计中的分段式交叉耦合mos管

Publications (2)

Publication Number Publication Date
CN1805268A CN1805268A (zh) 2006-07-19
CN100438325C true CN100438325C (zh) 2008-11-26

Family

ID=36867160

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101261832A Withdrawn - After Issue CN100438325C (zh) 2005-12-01 2005-12-01 用于模拟集成电路设计中的分段式交叉耦合mos管

Country Status (1)

Country Link
CN (1) CN100438325C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102110B (zh) * 2007-07-10 2011-05-11 中国人民解放军国防科学技术大学 用于高速压控振荡器的差分电路延迟单元
CN103997337B (zh) * 2014-05-30 2017-01-04 北京大学 低功耗低相位噪声电感电容压控振荡器
CN107437938B (zh) * 2016-05-25 2020-11-06 深圳骏通微集成电路设计有限公司 一种压控振荡器电路
CN108880543B (zh) * 2017-05-10 2022-04-01 深圳清华大学研究院 流水线模数转换器及其运放自适应配置电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162866A (zh) * 1996-01-26 1997-10-22 株式会社日立制作所 带有可控过激励电路的半导体集成电路器件
SE511852C2 (sv) * 1997-07-14 1999-12-06 Ericsson Telefon Ab L M Klockfasjusterare för återvinning av datapulser
CN1549444A (zh) * 2003-05-21 2004-11-24 平 吴 新型电流音频功率放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162866A (zh) * 1996-01-26 1997-10-22 株式会社日立制作所 带有可控过激励电路的半导体集成电路器件
SE511852C2 (sv) * 1997-07-14 1999-12-06 Ericsson Telefon Ab L M Klockfasjusterare för återvinning av datapulser
CN1549444A (zh) * 2003-05-21 2004-11-24 平 吴 新型电流音频功率放大器

Also Published As

Publication number Publication date
CN1805268A (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
KR100760196B1 (ko) 적응성 부성 저항셀을 장착한 멀티밴드용 lc 공조전압제어발진기
US7423495B2 (en) Oscillator and method for generating an oscillator signal
US7902934B2 (en) Variable inductor, and oscillator and communication system using the same
JP5027472B2 (ja) 発振器およびそれを用いた情報機器
CN101944880B (zh) 一种采用调谐曲线补偿vco的方法及其电路模块
US8264293B2 (en) Oscillator
CN102545783B (zh) 一种宽频率调谐范围lc-vco
US7388446B2 (en) Directly modulated CMOS VCO
CN110729967B (zh) 一种具有宽调谐范围的窄带切换毫米波压控振荡器
CN101826872B (zh) 含改进lc压控振荡器的锁相环集成电路
CN103187927A (zh) 一种双模宽带压控振荡器
CN102983821A (zh) 高频功率放大装置
CN100438325C (zh) 用于模拟集成电路设计中的分段式交叉耦合mos管
CN102904527B (zh) 一种电压转换频率线性度补偿的lc振荡器
CN110061697A (zh) 低电源电压下、具有宽调谐范围的毫米波压控振荡器
CN106788408A (zh) 一种宽电压范围调谐增益恒定的lc‑vco
US6915121B2 (en) Integrated tunable filter for broadband tuner
CN102195639A (zh) 低噪声偏置电路及宽带压控振荡电路
CN101174834B (zh) 压控振荡器基于同步补偿的增益线性化方法
CN101127507A (zh) 一种利用校准算法实现频率控制的方法及装置
DE102005006543B4 (de) Direkt modulierter spannungsgesteuerter Oszillator auf CMOS-Basis
CN1777021A (zh) 压控振荡器
JP5553855B2 (ja) 電圧制御発振器およびそれを用いた情報機器
CN102739161A (zh) 一种宽带频率可调环形谐振器
CN206481286U (zh) 一种频带间隔均匀的宽带压控振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHENZHEN INSTITUTE OF STINGHUA UNIVERSITY

Free format text: FORMER OWNER: TSINGHUA UNIVERSITY

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100084 HAIDIAN, BEIJING TO: 518000 SHENZHEN, GUANGDONG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20120928

Address after: 518000 Nanshan District hi tech Industrial Zone, Guangdong, China, Shenzhen

Patentee after: Shenzhen Institute of Stinghua University

Address before: 100084 Beijing City, Haidian District Tsinghua Yuan

Patentee before: Tsinghua University

AV01 Patent right actively abandoned

Granted publication date: 20081126

Effective date of abandoning: 20160513

C20 Patent right or utility model deemed to be abandoned or is abandoned