CN100438040C - 动态随机存取存储器的结构 - Google Patents

Abstract

一种动态随机存取存储器结构，将基材上各存储晶胞单元的有源区单独排列，且同时设计深沟槽图案为一棋盘式排列，其中，各相邻深沟槽图案之间皆维持一固定间距。利用长型位线接触插塞的设置，以电连接对角相邻的每两个存储单元的有源区，其中，每一长型位线接触插塞上还设置有一接触窗口，以连接位线，进而使对角相邻的存储单元可由同一位线所控制。

Description

动态随机存取存储器的结构

技术领域

本发明涉及一种动态随机存取存储器的结构，特别是涉及一种具有棋盘式深沟槽图案，以提高元件集成度的动态随机存取存储器的结构。

背景技术

动态随机存取存储器(dynamic random access memory；DRAM)装置广泛应用于电子产业的集成电路中，以进行二进制数据的存取。然而，随着半导体电路的集成度不断提高，半导体元件尺寸也必须随之缩小，因此，近年来动态随机存取存储器晶胞的制作，将电容器的设计朝向三维空间发展，以因应小尺寸元件对元件漏电流的严格要求，甚至亦有将动态随机存取存储器晶胞，设计成同时由位于深沟槽(deep trench；DT)的垂直晶体管与深沟槽电容器所构成，以更有效提升元件的集成度。

虽然，垂直式晶体管与深沟槽电容器结构已能使动态随机存取存储器的晶胞集成度增加，但为更节省电路布局(layout)的空间，目前一般又将深沟槽图案(DT pattern)设计为具有镜像式的对称结构，如图1所示。

图1所绘示的为一现有具有镜像对称式深沟槽图案的动态随机存取存储器元件的基材表面部分俯视图，其中，基材100上显示有有源区域(activeregion)102、深沟槽图案104以及位线(bit line)接触窗口106，且深沟槽图案104的纵向排列为字线(word line)方向，而横向排列即为位线方向。另外，有源区域102之间，则以浅沟槽隔离区域108作为电性隔离之用。此现有结构的特色，即为一存储晶胞单元(unit cell)111与相邻的另一存储晶胞单元112，具有镜像式相对的深沟槽图案104，以呈现镜像式的元件对称结构，而使存储晶胞单元111能与存储晶胞单元112共享一接触窗口106。

因此，现有具有镜像对称深沟槽图案的动态随机存取存储器元件，利用两相邻存储单元可共享一接触窗口106的特色，而拥有可有效节省布局空间的优势。但是，却会因为部分深沟槽图案104位置过于相近，而极容易于工艺中，产生深沟槽图案104相连的短路缺陷110，进而影响元件制造的品质成品率，尤其是当深沟槽图案104的深宽比(aspect ratio)日益提高时，此种深沟槽短路缺陷110的现象，将更为严重。

所以，如何在保有存储单元共享接触窗口的布局优势下，而能避免深沟槽短路缺陷的发生，对于电路集成度逐渐增加的动态随机存取存储器制造来说，确实具有一迫切的需求。

发明内容

本发明的目的之一为提供一种具棋盘式排列的深沟槽图案，供动态随机存取存储器使用，以增大元件结构制作的工艺裕度，并利用位线接触插塞的设计，使连接对角相邻的存储单元，而具有两存储单元共享一位线接触插塞的布局优势，如此，将有利于存储器产品的尺寸日益缩小以及元件集成度日益增加的制作趋势。

根据本发明的上述目的，提出一种动态随机存取存储器的结构，依照本发明一优选实施例，一动态随机存取存储器至少包括多个有源区、多个深沟槽、多个长型位线接触插塞、多条字线以及多条位线。各有源区结构独立位于一基材中，并排列成多个横向阵列，另外，每一个深沟槽则位在每一个有源区上，以共同形成一存储单元区域。其中，深沟槽构成一棋盘式排列，而每一个同列相邻的深沟槽之间维持一固定间距。尤其，对角相邻的存储单元区域具有互为镜像的结构。

同时，本发明是设计的长型位线接触插塞，位于有源区的上方，并与有源区相接触，其中，每一长型位线接触插塞连接对角相邻的两个有源区，以使连接对角相邻的存储单元区域。

至于，每一字线则为位于有源区上方的纵向阵列，且每两个字线与每一个有源区交叉重叠。而位线则通过长型位线接触插塞的上方，并与长型位线接触插塞相接触，其中，位线与字线形成一交叉阵列。

除此之外，于长型位线接触插塞上还可包括一绝缘层，然后在绝缘层之中，设计接触窗口，暴露出每一个长型位线接触插塞，且接触窗口的尺寸小于长型位线接触插塞，而不会与有源区形成位置重叠。其中，接触窗口用以使长型位线接触插塞与通过其上方的位线相接触，以电连接至有源区域，而绝缘层用以阻绝一长型位线接触插塞与相邻位线通过的另一长型位线接触插塞发生短路。

依照本发明另一优选实施例，一动态随机存取存储器至少包括多列条状式有源区、多个深沟槽、多个环状氧化层、多个长型位线接触插塞、多条字线以及多条位线。条状式有源区位于一基材中，且各列条状式有源区上具有结构相连的多个存储单元区域，另外，每一个深沟槽则位在每一个存储单元区域内的基材中。其中，深沟槽以一条状式有源区为单位，呈现间隔对称，一奇数列上的深沟槽，与另一奇数列上的深沟槽互为对称，而于基材上共同构成一棋盘式排列，且每一个同列相邻的深沟槽之间维持一固定间距。

于此实施例中，环状氧化层位于每一深沟槽的上半内缘，且将每一个环状氧化层设计为具有第一环状部分，以及第二环状部分，其中，第一环状部分的高度大于第二环状部分的高度，以利用第一环状部份使电性隔离结构相连的存储单元区域。

而第一环状部分以及第二环状部分的形成，例如可使用一光致抗蚀剂掩模图形，以对环状氧化层进行蚀刻工艺，以移除每一个环状氧化层的部分至一深度，如此，移除至一深度的环状氧化层构成第二环状部分，而受光致抗蚀剂掩模保护，未被移除的环状氧化层即构成第一环状部分。

同样地，此实施例亦设计长型位线接触插塞，以连接对角相邻的两个存储单元区域，因此，每一长型位线接触插塞跨于相邻两列条状式有源区的上方，并与条状式有源区相接触。

除此之外，每一字线则为位于条状式有源区上方的纵向阵列，且每两个字线与每一个存储单元区域交叉重叠。而位线则通过长型位线接触插塞的上方，并与长型位线接触插塞相接触，其中，位线与字线形成一交叉阵列。

综合本发明的实施例设计，结合棋盘式深沟槽排列以及长型位线接触插塞的结构，以同时拥有存储单元共享位线接触插塞的布局优势，并藉由各深沟槽间所维持的一固定间距，而能有效避免深沟槽图案彼此发生接触短路。

另外，本发明还利用一光致抗蚀剂掩模图形，使位于相同深沟槽中的环状氧化层形成不同高度，并藉由高度较高的环状部分，以阻绝后续形成的埋入式带状导体层与相邻有源区接触，进而达到电性隔离各存储单元所属的有源区单元的效果。如此，将更可有利于改善当元件集成度日益增加，以及工艺裕度要求随之提高时，所可能产生的各有源区定义不佳的问题，以进而大幅提升存储器元件制作的产品成品率与可靠性。

附图说明

为让本发明的上述和其它目的、特征、和优点能更明显易懂，配合所附图式，加以说明如下：

图1为一现有具有镜像对称式深沟槽图案的动态随机存取存储器元件的基材表面部分俯视图；

与图2A为依照本发明第一优选实施例的一种动态随机存取存储器元件的基材表面部分俯视图；

图2B为依照本发明第一优选实施例的一种动态随机存取存储器元件的结构布局部分俯视图；

图3为依照本发明第二优选实施例的一种动态随机存取存储器元件的基材表面部分俯视图；以及

图4A～4B为依照本发明第二优选实施例的一种动态随机存取存储器元件的深沟槽结构的环状氧化层制作流程剖面示意图；以及

图5A～5C所示即为依照本发明第二优选实施例的另一种动态随机存取存储器元件的深沟槽结构的环状氧化层制作流程剖面示意图。

简单符号说明

100、200、300、400、500：基材

102、202、302、402、502：有源区域

104、204：304：深沟槽图案

106、209：接触窗口

108、205、208：区域

111、112、211、212：晶胞单元

207、207a、207b、307：接触插塞

220：字线

230：位线

311、312、315：晶胞

340、440、550：光致抗蚀剂掩模

350、450、450a、450b：环状氧化层

401、501：上电极层

403、503：介电层

404、504：深沟槽

417、517：深度

505：导体层

550、550a、550b：环状氧化层

具体实施方式

一种动态随机存取存储器的结构及其制作方法，利用棋盘式的深沟槽图案布局设计，使各深沟槽彼此间皆维持固定的距离，而有效避免相邻的深沟槽发生短路缺陷。同时，配合长型位线接触插塞(contact plug)的设计，用以连接两个存储单元，使两个存储单元能共享一个位线接触插塞。以下将以实施例对本发明的方法加以详细说明。

实施例1

本发明揭露了一种动态随机存取存储器的结构，参照图2A所示，图2A所绘示为依照本发明第一优选实施例的一种动态随机存取存储器元件的基材表面部分俯视图。

首先，本发明将现有存储单元的镜像相连设计的有源区域分开，并形成错位，如同图2A中所示，基材200上具有各自独立的有源区域202，而深沟槽图案204则以棋盘示排列方式，位于各有源区域202上，其中，有源区域202例如为P型硅基材，以作为一下电极，至于深沟槽图案204的内部，则为一电容结构。同时，本发明亦将对角相邻的存储单元，设计成共享一接触插塞，以电连接至同一位线，例如本实施例中，利用一长型位线接触插塞207，以使一存储晶胞单元212与其右上对角相邻的存储晶胞单元211相连接。

其中，对角相邻的晶胞单元211与晶胞单元212互为彼此的镜像结构，然后，藉由长型位线接触插塞207的设计，以进而连接晶胞单元211与晶胞单元212。另外，有源区域202之间，以浅沟槽隔离区域208作为电性隔离之用。

藉由上述的棋盘式深沟槽图案204的排列，深沟槽图案204彼此间皆维持一固定的距离d，如此，可有效降低相邻的深沟槽因距离过近，而导致于在深沟槽定义的制造过程中，容易发生深沟槽相连的短路现象。同时，本实施例还藉由长型位线接触插塞207的设计，而使有源区域202未相连的晶胞单元211与晶胞单元212，构成相连的状态。

接着，参照图2B，图2B为依照本发明第一优选实施例的一种动态随机存取存储器元件的结构布局部分俯视图，其中所描绘的即为结合图2A，以及后续的字线与位线制作完成的完整元件布局示意图。

在图2B中，每一字线220通过由深沟槽图案204所构成的纵向阵列，而每一位线230，则相同于深沟槽图案204的横向排列的方向，并经过长型位线接触插塞207，以与长型位线接触插塞207电连接。

观察图2B，可发现各位线230的设置，与其相邻横向列的长型位线接触插塞207极为接近，因而容易使原本位于不同横向列的长型位线接触插塞207，藉由位线230而发生电连接的短路现象。例如，一长型位线接触插塞207a，与另一相邻横向列的长型位线接触插塞207b，彼此原应为电性独立的状态，但因为通过长型位线接触插塞207a的位线230，与长型位线接触插塞207b，极为接近，故容易受限于工艺条件而出现彼此部分重叠的接触情形，进而导致长型位线接触插塞207a与长型位线接触插塞207b产生短路。

为了避免如上述的长型位线接触插塞207的短路问题发生，故本实施例中，于长型位线接触插塞207之上，先覆盖一绝缘层，例如氮化硅层，然后再设计一尺寸小于长型位线接触插塞207的接触窗口209。其中，长型位线接触插塞207用以使欲相连的存储单元的有源区域202相连接，而接触窗口209则用以连接位线230与长型位线接触插塞207，以使位线230能藉由接触窗口209，而达到连接对角相邻的存储单元的目的。至于，在长型位线接触插塞207之上，而位于接触窗口209以外的区域205，则为有绝缘层所覆盖。

由于接触窗口209的尺寸设计明显小于长型位线接触插塞207，故位线230的布局图形难以重叠至接触窗口209，而仅可能接触至区域205，故即使布局中的位线230，与相邻横向列上的长型位线接触插塞207的图形有所重叠时，亦可因区域205处的绝缘层设置，而有效隔离位线230与相邻横向列的长型位线接触插塞207相接触，以避免短路现象的发生。

实施例2

本发明又揭露了另一种动态随机存取存储器的结构，参照图3，图3所绘示为依照本发明第二优选实施例的一种动态随机存取存储器元件的基材表面部分俯视图。

在图3中，基材300上除了有棋盘式排列的深沟槽图案304之外，还具有条状式有源区域302的图形设计，其中，本实施例并未直接将位于同一条状式有源区域302上的各存储晶胞单元，定义出独立存在的有源区(如图2A中的有源区域202所示)，而是利用一环状氧化层光致抗蚀剂掩模340，使能在深沟槽图案304中，形成具有不同高度的环状氧化层350，以区隔各存储晶胞单元的有源区。

配合参照图4A～4B，图4A～4B所示为依照本发明第二优选实施例的一种动态随机存取存储器元件的深沟槽结构的环状氧化层制作流程剖面示意图，其所描绘的位置为图3中沿I-I线切割经过的剖面结构。

在图4A中，基材400中具有深沟槽404以及有源区域402，而在深沟槽404之中，设置有一上电极层401，且在深沟槽404的侧壁与上电极层401之间，还设置有一介电层403，以及一具有隔离电容作用的环状氧化层450。原本环状氧化层450形成于深沟槽404中时，具有相同的高度，但本实施例于环状氧化层450形成之后，利用一环状氧化层光掩模图形，以形成环状氧化层光致抗蚀剂掩模440(即为图3中的光致抗蚀剂掩模340)，使遮蔽环状氧化层450的一半。然后，再进行一般后续的环状氧化层450的蚀刻步骤。

如此，当对环状氧化层450进行蚀刻步骤时，则仅有未受光致抗蚀剂掩模440遮蔽的环状氧化层450，会被移除至一深度417，而受光致抗蚀剂掩模440遮蔽的环状氧化层450，将完整被保留。因而，即可形成如图4B所示的结构，在图4B中，环状氧化层450于深沟槽404内的左右两侧上具有不同的高度，其中环状氧化层450a的高度高于环状氧化层450b的高度。

于是，当后续工艺再形成埋入式带状导体层(buried strap)于深沟槽404之中时，较高的环状氧化层450a即可隔绝埋入式带状导体层与相邻的有源区域402相接触，而达到隔离各存储单元所属的有源区的效果。

回溯参照图3，一存储单元311与对角相邻的另一存储单元312，利用长型位线接触插塞307予以相连。但与存储单元311或存储单元312横向比邻的存储单元，则须有所区隔，故本实施例即藉由环状氧化层光致抗蚀剂掩模340，使保留深沟槽图案304中的部分环状氧化层350于一定高度(如图4B中的环状氧化物层450a所示)，以能电性隔离各存储单元的有源区，而达到区隔存储单元的目的，例如区隔存储单元311与存储单元315。

另外，除了上述的制造流程之外，亦可参照图5A～5C的另一种制作方法，图5A～5C所示即为依照本发明第二优选实施例的另一种动态随机存取存储器元件的深沟槽结构的环状氧化层制作流程剖面示意图。

在图5A中，基材500中同样具有深沟槽504、有源区域502、上电极层501、介电层503以及环状氧化层550。然而与图4A不同的是，在对环状氧化层550进行部分移除之前，先形成带状导体层505，覆盖于有源区域502以及深沟槽504上，例如可以沉积掺杂砷的多晶硅并配合化学机械研磨的方式予以形成。接着，利用一光致抗蚀剂掩模540(图形定义呈现为图3中的光致抗蚀剂掩模340的镜像位置)，使遮蔽部分有源区域502以及深沟槽504的一半。然后，依序对带状导体层505以及下电极层501分别进行蚀刻步骤。

于是，形成如图5B所示的结构，经由两阶段蚀刻过程，先使一半深沟槽504之中的带状导体层505移除，再接着使下方的部分下电极层501移除，以暴露出一半的环状氧化层550至一深度517。另外，还对覆盖于另一半环状氧化层550上方的带状导体层505，进行凹槽蚀刻，以使其形成低于有源区域502的高度的型态。

最后，即可直接对暴露出的一半环状氧化层550进行蚀刻步骤，形成如图5C所示的结构。在图5C中，暴露出的环状氧化层550b，将被移除至一深度，而受到带状导体层505覆盖的环状氧化层550a，则完整被保留。其中，应用上述制作流程所形成的环状氧化层550b，即用以隔离各存储单元所属的有源区。

故根据上述，若应用本发明第二实施例的设计，便无须事先定义出各有源区，而可直接采用条状式有源区域的结构图形，再利用环状氧化层的结构改良，使达到有源区单元隔离的效果。另外，当元件集成度日益增加时，甚至极容易因工艺裕度要求提高，而出现各有源区定义不佳，导致有源区彼此间发生接触短路的现象，此时若采用本发明第二实施例的设计，将可有效避免因有源区定义不良所产生的短路问题。

综合本发明上述实施例的设计，结合棋盘式深沟槽图案以及长型位线接触插塞的结构，以同时拥有存储单元共享位线接触插塞的布局优势，并有效避免深沟槽图案彼此发生接触短路。另外，本发明还利用环状氧化层光致抗蚀剂掩模，以使位于相同深沟槽中的环状氧化层形成不同高度，而产生阻绝埋入式带状导体层与相邻有源区接触的作用，进而达到确实隔离各存储单元所属的有源区的效果。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (14)

1、一种动态随机存取存储器的结构，至少包括：

多个有源区，位于一基材中，且排列成多条横向阵列，其中，每一该些有源区彼此结构独立；

多个深沟槽，其中，每一该些深沟槽，位于每一该些有源区内的该基材中，且该些深沟槽构成一棋盘式排列，而于同列相邻的每一深沟槽间维持一固定间距；

多个长型位线接触插塞，位于该些有源区的上方，并与该些有源区相接触，其中，每一该些长型位线接触插塞连接对角相邻的该些有源区的其中之二；

多条字线，位于该些有源区的上方，其中，每一该些字线为一纵向阵列，且每一该些有源区与每两个该些字线交叉重叠；以及

多条位线，通过该些长型位线接触插塞的上方，且与该些长型位线接触插塞相接触，其中，该些位线与该些字线形成一交叉阵列；

一绝缘层，位于该些长型位线接触插塞上；以及

多个接触窗口，位于该绝缘层之中，以及每一该些长型位线接触插塞上，并于该些接触窗口中暴露出该些长型位线接触插塞，以使该些位线的部分藉由该些接触窗口，而与该些长型位线接触插塞相接触，其中，该些接触窗口的尺寸小于该些长型位线接触插塞，且不与该些有源区位置重叠。

2、如权利要求1所述的结构，其中该基材为一硅基材。

3、如权利要求1所述的结构，其中每一该些有源区为一存储单元区域，且该存储单元区域与对角相邻的另一存储单元区域具有镜像结构。

4、如权利要求1所述的结构，其中该些有源区构成的该些横向阵列，呈现间隔对称，一奇数列上的该些有源区，与另一奇数列上的该些有源区互为对称。

5、如权利要求4所述的结构，其中该些深沟槽以每一该些横向阵列为单位，呈现间隔对称，而形成该棋盘式排列。

6、如权利要求1所述的结构，其中该些深沟槽中具有电容结构。

7、如权利要求6所述的结构，其中该些深沟槽中的电容结构至少包括一上电极层、一介电层以及一环状氧化层。

8、一种动态随机存取存储器的结构，至少包括：

多列条状式有源区，位于一基材中，且每一该些条状式有源区具有结构相连的多个存储单元区域；

多个深沟槽，位于该些存储单元区域内的该基材中，其中，该些条状式有源区的一奇数列上的该些深沟槽，与另一奇数列上的该些深沟槽互为对称，该些深沟槽共同构成一棋盘式排列，且同列相邻的每一深沟槽之间维持一固定间距；

多个环状氧化层，且每一该些环状氧化层位于每一该些深沟槽的上半内缘，其中，每一该些环状氧化层具有一第一环状部分以及一第二环状部分，该第一环状部分的高度大于该第二环状部分以及一上电极层的高度，该第一环状部分用以电性隔离结构相连的该些存储单元区域；

多个长型位线接触插塞，且每一该些长型位线接触插塞，跨于该些条状式有源区的其中的二列的上方，并与该些条状式有源区相接触，其中，每一该些长型位线接触插塞连接对角相邻的该些存储单元区域的其中之二；

多条字线，位于该些条状式有源区的上方，其中，每一该些字线为一纵向阵列，且每一该些存储单元区域与每两个该些字线交叉重叠；以及

多条位线，通过该些长型位线接触插塞的上方，且与该些长型位线接触插塞相接触，其中，该些位线与该些字线形成一交叉阵列；

一绝缘层，位于该些长型位线接触插塞上；以及

多个接触窗口，位于该绝缘层之中，以及每一该些长型位线接触插塞上，并于该些接触窗口中暴露出该些长型位线接触插塞，以使该些位线的部分藉由该些接触窗口，而与该些长型位线接触插塞相接触，其中，该些接触窗口的尺寸小于该些长型位线接触插塞，且不与该些条状式有源区位置重叠。

9、如权利要求8所述的结构，其中该基材为一硅基材。

10、如权利要求8所述的结构，其中该些深沟槽中具有电容结构。

11、如权利要求10所述的结构，其中该些深沟槽中的电容结构至少包括该上电极层、一介电层以及该环状氧化层。

12、如权利要求11所述的结构，其中该上电极层为一多晶硅层。

13、如权利要求8所述的结构，其中该些深沟槽之中还包括一埋入式带状导体层，位于该上电极层之上，其中，该些环状氧化层的该第一环状部分介于部分该埋入式带状导体层与该些条状式有源区之间，而使电性隔离相连的该些存储单元区域。

14、如权利要求8所述的结构，其中该些环状氧化层利用一光致抗蚀剂掩模图形，以对该些环状氧化层进行蚀刻，使移除每一该些环状氧化层的部分至一深度，而形成该第二环状部分，至于受该光致抗蚀剂掩模图形保护，而未被移除的该些环状氧化层部分即为该第一环状部分。

Images