CN100430861C

CN100430861C - 用于产生时钟信号的装置

Info

Publication number: CN100430861C
Application number: CNB021514763A
Authority: CN
Inventors: E·于冈
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2001-10-09
Filing date: 2002-10-05
Publication date: 2008-11-05
Anticipated expiration: 2022-10-05
Also published as: US20030069041A1; PL356466A1; CN1412639A; JP4130348B2; JP2003195972A; FR2830700A1; KR20030030894A; US6947706B2; US20050272391A1; EP1302837A1; US7558530B2

Abstract

一种用于产生为数字处理电路(204)定时的输出时钟信号(213)的装置(212)，所述装置接收一个第一时钟信号(209)，特征在于，它包括一个产生构成所述输出时钟信号的第二时钟信号的振荡器，所述振荡器在所述第一时钟信号的上升和下降沿的控制下运行于一个强制模式，所述振荡器在所述第一时钟信号上升和下降沿不存在时运行于一个自由模式，所述振荡器的正常频率低于所述第一时钟信号的频率。

Description

用于产生时钟信号的装置

技术领域

本发明涉及一种用于产生为数字处理电路定时的输出时钟信号的装置，所述产生装置接收一个第一时钟信号。

本发明有许多应用，尤其是在智能读卡器中。

背景技术

智能卡包括存储元件，用于存储信息，如有关个人识别(如姓名，地址等)或涉及个人管理数据(如社会安全号，银行资信等)的信息。智能卡还包括处理单元，用于结合智能读卡器传送的数据对存储在所述存储元件中的数据执行操作。这种情况尤其是银行交易类型中的一定操作，在这种类型中智能卡成为一个独立的数据处理单元。为了使在智能读卡器和智能卡之间并行执行数据处理成为可能，智能读卡器提供时钟信号给智能卡。时钟信号的用途是为置于智能卡上的数字处理电路定时。

图1描述了现有方式中一种用于产生输出时钟信号102的装置101。这种产生装置101置于一个智能读卡器103中。当智能卡处于读或写配置允许和智能读卡器会话105时，所述输出时钟信号102应用于智能卡104。

产生装置101接收一个输入时钟信号106，该信号由微处理器107的内部时钟传送并负责在智能读卡器上的各种处理操作。为了使输出时钟信号102的频率与智能卡104的处理性能相适应，一个分频器108在它的输入端接收一个输入时钟信号106并送出一个时钟信号109，它被认为是第一时钟信号并已经经过了分频。这样，输入时钟信号106的频率依赖于控制信号110的值被1、2、4和8倍分频。级111放大信号109，级111送出所述输出时钟信号102。

图1中描述的装置有许多功能的局限性，尤其是当被产生装置101接收的第一时钟信号106停止时。

实际上，当由微处理器107送出的输入时钟信号106停止时，这样的产生装置不能使送出一个输出时钟信号102成为可能。由微处理器107送出的输入时钟信号106的中断尤其会发生在微处理器107的供电电压掉落之后。当这种情况发生时，输入时钟信号106处在一个高二进制水平或一个低二进制水平。这样的结果就是第一时钟信号109和输出时钟信号102分别处于高二进制水平或低二进制水平，这样会冒着由输出时钟信号102定时的智能卡的处理电路被损坏的危险。另外，在智能卡上执行的处理操作被突然停止，可能导致智能卡的存储元件中错误数据的存储。

发明内容

本发明的目的是通过提供一种即使是在智能读卡器的微处理器送出的时钟信号中断的情况下也可以连续产生输出时钟信号的装置来弥补这些局限性。

为此目的，本发明的特征在于，产生输出信号的装置包括一个产生构成所述输出时钟信号的第二时钟信号的振荡器，所述振荡器在所述第一时钟信号的上升和下降沿的控制下运行于强制模式，在所述第一时钟信号不存在上升和下降沿的情况下运行于自由模式，所述振荡器的正常频率低于所述第一时钟信号的频率。

振荡器具有根据两种不同的模式运行的特征：当所述第一时钟信号实际存在时处于强制模式，当所述第一时钟信号停止时处于自由模式。可能在1、2、4或8倍分频后，所述第一时钟信号尤其会与一个微处理器传送的时钟信号一致。当所述第一时钟信号一停止，自动和直接地从强制模式转换到自由模式，使产生一个没有不连续的输出时钟信号成为可能。这样接收输出时钟信号的智能卡电路继续被定时，从而当前在智能卡上被执行的处理操作能够继续。

本发明的另一个实施例特征在于产生输出时钟信号的装置包括：

-一个产生第二时钟信号的振荡器，所述振荡器在所述第一时钟信号的上升和下降沿的控制下运行于强制模式，在所述第一时钟信号中不存在上升和下降沿的情况下运行于自由模式，所述振荡器的正常频率低于所述第一时钟信号的频率，

-用于监测在所述第一时钟信号中存在或不存在上升和下降沿的监测装置，以根据两个逻辑电平产生一个控制信号，第一逻辑电平表示在所述第一时钟信号中存在上升和下降沿，第二逻辑电平表示在所述第一时钟信号中不存在上升和下降沿，

-一个接收所述第一时钟信号和所述第二时钟信号作为输入的多路复用器，所述多路复用器在它的输出端产生所述输出时钟信号，所述多路复用器被所述控制信号控制，以便在所述控制信号处于它的第一逻辑电平时，将所述第一时钟信号转换到它的输出端，或者在所述控制信号处于它的第二逻辑电平时就将所述第二时钟信号转换到它的输出端。

就如第一实施例中，振荡器具有根据两种不同的模式运行的特征：在所述第一时钟信号实际存在时振荡器处于强制模式，当所述第一时钟信号停止时处于自由模式。在被1、2、4或8倍任何一个分频后，所述第一时钟信号尤其会与由一个微处理器传送的时钟信号一致。当所述第一时钟信号一停止，自动和直接地从强制模式转换到自由模式，使产生一个没有不连续的输出时钟信号成为可能。这样接收输出时钟信号的智能卡电路继续被定时，从而当前在智能卡上被执行的处理操作能够继续。

另外，当微处理器送出所述第一时钟信号实际存在时，使用多路复用器具有产生与所述第一时钟信号在时间上相比有一个很微小的偏移的输出时钟信号的好处。这样被输出时钟信号定时的处理电路和被第一时钟信号定时的处理电路被同步定时，有助于在各种处理电路间的处理和数据交换中获得更高的可靠性。

控制信号除了触发多路复用器的转换之外，控制信号还能够方便地用于通知智能读卡器和智能卡有关微处理器送出的输入时钟信号已经停止。这样，在控制信号的作用下，触发一个过程用于快速和精确地完成在智能读卡器或智能卡上执行的操作。

当微处理器送出的输入时钟信号实际上存在时，由按照本发明的装置产生的输出时钟信号的频率与所述第一时钟信号的频率相同。另一方面，当所述第一时钟信号停止时，输出时钟信号的频率是所述振荡器的正常频率。

如果所述振荡器的正常频率低于所述第一时钟信号的频率，就保证了按照本发明的产生装置的运行。这就产生了一个廉价的解决方案，因为正常频率低于所述第一时钟信号的频率的任何优质的振荡器都能被选择，即使它的正常频率是时变的。

在强制模式和自由模式中输出时钟信号频率的差别，不影响智能卡上对时钟信号的频率的精确度不敏感的处理电路。然而，如果这些处理电路要求随着时间而频率稳定的时钟信号，本发明要具有一个附加特征。

这是因为本发明的特征在于，产生装置包括用于使所述振荡器的正常频率从属于一个低于所述第一时钟信号的频率几个百分点的频率的从属装置。

这样输出时钟信号在所述装置运行于强制模式和在自由模式时保持同样的频率。

本发明还涉及一种包括一个产生上述输出时钟信号的装置的智能读卡器。

本发明还涉及一种包括一个智能读卡器的便携电话，所述智能读卡器包括一个产生上述输出时钟信号的装置。

附图说明

本发明将参照在附图中示出的实施例更进一步描述，然而，本发明并不局限于此。

图1是现有技术中一种用于产生时钟信号的装置的功能表示。

图2是按照本发明的一种用于产生时钟信号的装置的功能表示。

图3是按照本发明的第一实施方式的一种用于产生时钟信号的装置的功能表示。

图4是按照本发明的第二实施方式的一种用于产生时钟信号的装置的功能表示。

图5示出了用于实现按照本发明的一种用于产生时钟信号的装置的框图。

图6示出按照本发明的一种用于产生时钟信号的装置产生的各种信号在时间上的变化。

具体实施方式

图2是按照本发明的一种用于产生时钟信号的装置的具体操作表示。产生装置201置于智能读卡器203中。当智能卡204处于允许和智能读卡器进行会话205的读或写配置时所述输出时钟信号202应用于智能卡204中。

产生装置201接收一个输入时钟信号206，该信号由微处理器207送出并负责在智能读卡器上的各种处理操作。为了使输出时钟信号202的频率与智能卡204的处理性能相适应，一个分频器208在它的输入端接收一个输入时钟信号206并送出一个第一时钟信号209，所述第一时钟信号已经经过了分频。输入时钟信号206的频率依赖控制信号210的值而被1，2，4或8倍分频。

本发明区别于现有技术在于一个级联在分频器208的输出端的功能模块212。功能模块212接收第一时钟信号209作为输入并送出一个的新的时钟信号213作为输出，它称为是第二时钟信号。取决于接收时钟信号202的电路的阻抗和电平特性的要求，时钟信号213后面可能接有一个送出所述输出信号202的放大级211。

功能模块212的功能是保证所述第二时钟信号213的连续产生，并由此保证输出时钟信号202的连续产生，即使是在所述第一时钟信号209中断后。为此目的，根据图3和4来描述两个实施例。

图3是根据图2中描述的功能模块212的第一实施例的一种用于产生时钟信号213的装置的功能表示。功能模块212包括一个在被放大级211的任何放大之前产生第二时钟信号213的振荡器301。

振荡器301的特征在于，它能够按照两种不同的模式运行，也就是，根据所述第一时钟信号209的状态处于强制模式或者自由模式。

当所述第一时钟信号209实际上存在时，也就是，信号209由时间上上升和下降沿的规则交替构成，振荡器301运行于强制模式。为此目的，提供了一个上升沿检测器302，用于在信号209的每一个上升沿送出一个输出脉冲303给振荡器301。同样地，提供了一个下降沿检测器301，用于在信号209的每一个下降沿送出一个输出脉冲305给振荡器301。脉冲303和305能使振荡器301按如下方式被置于强制模式：

-脉冲303作用于振荡器301以使它能在所述第二时钟信号213中产生一个上升沿；

-脉冲305作用于振荡器301以使它能在所述第二时钟信号213中产生一个下降沿；

脉冲303和305促成振荡器301循环开始的重新预置。这些都是说明振荡器301在信号209的上升和下降沿的控制下，因为：

-所述第一时钟信号209的一个上升沿触发在所述第二时钟213信号中的一个上升沿，

-所述第一时钟信号209的一个下降沿触发在所述第二时钟213信号中的一个下降沿。

因此，当所述第一时钟信号209实际上存在时，振荡器203产生的时钟信号213与时钟信号209具有同样的频率。

振荡器301的正常频率小于所述第一时钟信号209的频率，以至于当所述第一时钟信号209实际上存在时，经由脉冲303和305的产生，仅仅时钟信号209的上升和下降沿就能够改变所述第二输出信号213的逻辑电平。换句话说，振荡器301的正常频率低于信号209的频率以至于，随着信号209的沿的作用引起信号213的逻辑电平的变化，在信号209随后的边沿的作用前信号213的电平没有时间来自由改变。

当所述第一时钟电平209不再存在时，也就是说信号209由随时间变化而有相同值的逻辑电平(高或低)组成，振荡器301运行在自由模式。于是，由振荡器301产生的时钟信号213的频率就是振荡器301的正常频率。

自动进行从强制模式到自由模式的改变。在信号209停止前来考虑信号209送出的最后的沿。这个沿引起信号213逻辑电平的改变。因为时钟信号209中再也没有上升或下降沿了，振荡器301再也不重新预置了，以至于时钟信号213的逻辑电平改变到一个与振荡器正常频率一致的频率。振荡器于是运行在自由模式。

图4是根据图2中描述的功能模块212的第二实施例的一种用于产生时钟信号的装置213的功能表示。

功能模块212由与图3中安排一致的元件301、302和303构成，从而使振荡器301产生时钟信号401。为了根据两个逻辑电平产生控制信号403，它还有一个用于检测在所述第一时钟信号209中存在或不存在上升或下降沿的检测器402。为此，检测器402对时钟信号209和它的输入端接收的401进行同时分析。

如前面看到的，所述第一时钟信号209的上升沿触发在所述第二时钟信号401的上升沿，所述第一时钟信号209的下降沿触发在所述第二时钟信号401的下降沿。由于在构成检测器302和303的电路中不可避免的处理延迟，当振荡器301处于强制操作时，所述第二时钟信号401与所述第一时钟信号209相比就会晚一些。这样时钟信号209的有效存在被反映为两种情况。第一种情况是，在信号401的每一个上升沿，信号209都为逻辑高电平。第二种情况是，在信号401的每一个下降沿，信号209都为逻辑低电平。检测器402要对这两种情况的检测负责。

在信号401的每一个边沿，只要这两种情况中的一种被检测器402实际检测到，由检测器402产生的所述控制信号403的逻辑电平就是第一逻辑电平。控制信号403的第一逻辑电平因此就表示在所述第一时钟信号209中存在上升或下降沿。因此，当振荡器处于强制模式时，控制信号403的电平就是所述第一逻辑电平。在信号401的每一个边沿，当这两种情况中的一种没有再被检测器402检测到，由检测器402产生的所述控制信号403的逻辑电平就是第二逻辑电平。控制信号403的第二逻辑电平因此表示在所述第一时钟信号中不存在上升或下降沿。因此，当振荡器处于自由模式时，控制信号403的电平就是所述第二逻辑电平。

功能模块212还有一个接收时钟信号209和时钟信号401作为输入的多路复用器404。多路复用器404在它的输出端产生所述时钟信号213。多路复用器404被所述控制信号403控制，以便在所述控制信号在其第一逻辑电平时，多路复用器转换它的输出端到时钟信号209，或者在所述控制信号在其第二逻辑电平时转换到时钟信号401。多路复用器404被选择以使在它的输入端和输出端之间的数字信号的传输时间很少，甚至几乎为零。当振荡器301工作于强制运行模式时，被多路复用器送出的时钟信号213与时钟信号209同相。当振荡器301工作于自由运行时，被多路复用器送出的时钟信号213与振荡器301产生的时钟信号401相同。

控制信号403除了引发多路复用器的转换外，控制信号403还能够方便地用于通知智能读卡器和智能卡有关例如由微处理器送出的时钟信号209已经停止。这样，在控制信号的作用下，触发一个过程用于快速和精确地完成当前在智能读卡器和智能卡执行的操作。

图5示出了用于实现按照本发明的一种用于产生时钟信号的装置的框图。该框图详细说明了图2和3中描述的功能模块212的实施例。

上升沿检测器由触发器501，电容器502，电阻器503和触发器504组成。触发器501在它的输入端CP接收时钟信号209。在时钟信号209的每一个上升沿，由触发器501在它的输出端Q送出的信号303转到一个逻辑高电平。电容器502经由电阻器503充电并把它的电压加到触发器504的输入端。电容器的端电压增大直到达到触发器的触发门限。当达到所述门限达时，连接在触发器501零输入端CL的触发器504的输出信号转到逻辑高电平，它可以初始化触发器501。这样的结果就是信号303再次回到逻辑低电平。通过这种方式，在时钟信号209的每一个上升沿由信号303产生一个脉冲。

下降沿检测器由触发器504，电容器506，电阻器507和触发器508和反相器509组成。除了触发器在它的输入端CP接收由反相器509反相的信号209，元件505到508完成的任务与元件501到504所完成的任务相同。通过这种方式，在时钟信号209的每一个下降沿由信号305产生一个脉冲。

振荡器301包括由信号303和305控制的开关510和511、电容器512、电流源513和514、反相触发器515、由所述反相触发器515的输出信号控制的开关516，和反相器517。

当振荡器301运行于自由模式时，没有脉冲303和305被产生，从而开关510和511保持打开。电容器512开始放电，反相触发器515的输出信号处于高电平从而闭合开关516。然后电容器512由电流源513以值为I的电流充电。这是因为由电流源513送出的值为2I的电流被分流，值为I的电流流过电流源514，另一值为I的电流流过电容器512。当电容器512的端电压达到反相触发器515的上升沿触发门限时，反相触发器515的输出转到逻辑低电平。开关516返回到打开位置，从而促使电流源514以电流I给电容器512充电。当电容器512的端电压达到反相触发器515的下降沿触发门限时，反相触发器515的输出再次转到逻辑高电平，从而闭合开关516。再一次，电流源513以电流I给电容器512充电以开始一个新的振荡周期。

反相器517将由反相触发器515产生的信号反相，并在它的低阻抗输出端送出时钟信号518。时钟信号518与图3中描述的装置产生的时钟信号213一致。

时钟信号518的正常频率由电流源513和514产生的电流值、电容器512的值和反相触发器515的触发门限值来决定。

当振荡器接收从开关510和511来的指令脉冲303和305时，振荡器301运行于强制模式。脉冲303引起开关510的短时间闭合，从而促使电容器512充电。同样的方式，脉冲305引起开关511的短时间闭合，从而促使电容器512放电。在强制模式，电容器512的充电周期在每一个脉冲303或305上重新预置，也就是在时钟信号209的每一个沿上重新预置。在每个重新预置之间，依赖于反相触发器515送出的信号的电平，电容器512由电流源513或电流源514产生的电流充电。

检测器402包括反相器519和520、D触发器521和522、RS触发器525和逻辑与非门523。检测器402接收时钟信号209和反相器517产生的信号518作为输入，以送出控制信号403作为逻辑门523的输出。

多路复用器404在它的两个输入端接收时钟信号209和时钟信号518。只要时钟信号209中实际存在上升或下降沿，由逻辑门523送出的信号就为低电平。只要时钟信号停止，由逻辑门523送出的信号就转为高电平，这还促使控制信号403转为高电平。控制信号403的作用下，多路复用器404的两个输入端中的一个就转换到输出端。当控制信号403为逻辑低电平时，输出信号524与时钟信号518一致，同时，当控制信号403为逻辑高电平时，输出信号524与时钟信号209一致。输出信号524与图4中的信号213一致。

信号403能方便地被送出以通知智能读卡器有关信号209已经停止，以便于初始化一个专门的过程，如用于完成当前处理操作的过程，或置于等待的过程。根据这个过程，一旦信号209再次出现，由智能读卡器产生一个复位信号526以初始化触发器525从而使多路复用器在它的输出端送出信号209。

在一个改进的实施例中，提供了从属装置用于使振荡器301的正常频率从属与时钟信号209的频率。为此目的，使用了现有锁相环技术中的已知装置。振荡器301的正常频率被从属以至于它仅低于信号209频率几个百分点。

图6示出了图5中描述的装置产生的信号209-518-524-403-601的幅度A时间上的变化。

在时刻t0和t2之间，有效存在时钟信号209。振荡器301因而运行在强制操作模式并送出信号518。信号518与信号209有同样的频率，相对于信号209有一个(t1-t0)的延迟。从时刻t2开始，信号209停止，例如，是随着产生它的微处理器的供电电压的掉落。在时刻t3，由信号209产生的最后一个边沿引起信号518电平的变化。振荡器301不再在信号209的边沿上重新预置，电容器512充电直到引起信号518在时刻t4变为低电平，(t4-t3)期间相应于振荡器301的半个周期。从时刻t3开始，振荡器运行在自由模式。

如前面看到的，当振荡器运行于强制模式时，检测器402和多路复用器404的使用使降低信号209和信号508间时间上的偏移成为可能。当振荡器301运行于强制模式时，控制信号403为低电平，从而使多路复用器送出的信号在时间上相对于信号209几乎为零偏移。在时刻t4，在信号518的下降沿，信号209不是低电平，相当于信号209实际上存在，这样促使控制信号403转为高电平。从而多路复用器送出由运行于自由模式的振荡器301产生的信号。

当振荡器301的正常频率从属于信号209的频率时，信号601与信号524相一致。

按照本发明的装置已经在智能读卡器中的使用情况中描述了，它用于产生传送到智能卡的时钟信号。然而，按照本发明的装置还能在任何为了产生没有时间上间断的时钟信号的设备中使用和实现。

尤其是，这种装置可以被用于包括智能读卡器的便携设备，如移动电话或个人助理。

Claims

1.一种用于产生为数字处理电路定时的输出时钟信号的装置，所述产生装置接收一个第一时钟信号，其特征在于，它包括：

-一个产生第二时钟信号的振荡器，所述振荡器在所述第一时钟信号的上升和下降沿的控制下运行于一个强制模式，所述振荡器在所述第一时钟信号上升和下降沿不存在时运行于一个自由模式，所述振荡器的正常频率低于所述第一时钟信号的频率，

-检测装置，用于检测所述第一时钟信号存在或不存在上升或下降沿，以产生有两种逻辑电平的控制信号，第一逻辑电平表示在所述第一时钟信号中存在上升或下降沿，第二逻辑电平表示在所述第一时钟信号中不存在上升或下降沿，

-一个多路复用器，它接收所述第一时钟信号和所述第二时钟信号作为输入，所述多路复用器在它的输出端产生所述输出时钟信号，所述多路复用器被所述控制信号控制，以便在所述控制信号在它的第一逻辑电平时转换所述第一时钟信号到它的输出端，或者在所述控制信号在它的第二逻辑电平时转换所述第二时钟信号到它的输出端。

2.如权利要求1所述的用于产生时钟信号的装置，其特征在于，它包括用于使所述振荡器的正常频率从属于一个低于所述第一时钟信号的频率几个百分点的从属装置。

3.一种智能读卡器，它包括一个如权利要求1所述的用于产生时钟信号的装置。

4.一种便携电话，它包括一个智能读卡器，所述智能读卡器包括一个如权利要求1所述的用于产生输出时钟信号的装置。