CN100426373C - 用于调整数字显示器的采样相位的装置及其调整方法 - Google Patents

用于调整数字显示器的采样相位的装置及其调整方法 Download PDF

Info

Publication number
CN100426373C
CN100426373C CNB200310114807XA CN200310114807A CN100426373C CN 100426373 C CN100426373 C CN 100426373C CN B200310114807X A CNB200310114807X A CN B200310114807XA CN 200310114807 A CN200310114807 A CN 200310114807A CN 100426373 C CN100426373 C CN 100426373C
Authority
CN
China
Prior art keywords
phase shift
signal
phase
sampling
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200310114807XA
Other languages
English (en)
Other versions
CN1499479A (zh
Inventor
俞兑劵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1499479A publication Critical patent/CN1499479A/zh
Application granted granted Critical
Publication of CN100426373C publication Critical patent/CN100426373C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公布了一种在模数转换中用于调整采样相位的装置及其调整方法。提供了用于调整数字显示器的采样相位的一个装置,包括:用于转换采样时钟信号频率并输出该转换后的频率的锁相环(PLL)电路单元,所述采样时钟信号用于把模拟视频信号转换成数字格式;用于使用从PLL电路单元输入的采样时钟信号把输入模拟视频信号转换成数字格式的模数转换器(ADC);用于检测在ADC被转换的视频信号的最大相移的检测单元;用于控制PLL电路单元以便能够根据由检测单元检测到的最大相移调整采样相位的控制单元。并且还提供了该装置的一种调整方法。

Description

用于调整数字显示器的采样相位的装置及其调整方法
技术领域
本发明涉及一种用于调整数字显示器的采样相位的装置及其调整方法,尤其涉及一种根据在模拟视频信号到数字格式转换期间发生的视频信号的相移数量调整数字显示器的采样相位的装置以及其调整方法。
背景技术
随着对诸如液晶显示器(LCD)的平面显示器(FPD)的巨大需求,对于把输入模拟视频信号转换成数字格式以适应性地将其用于显示的图像处理装置的需求也有越来越多的增长。
为把模拟信号转换成数字格式,产生一个时钟信号,并且如果产生的时钟信号的相位和信号源不一致,图像的质量会下降。因此,每当发生了信号源的变动,采样时钟信号的相位都需要被调整。
作为用于调整采样时钟信号相位的一种现存方法,有一种基于像素数据和数字信号的水平分辨率的差来调整采样时钟信号相位的方法。
采用上面的现存调整方法的采样相位调整装置被提供了一个模拟视频信号可以由此输入的输入电平接口、一个用于把输入的模拟视频信号转换成数字格式的A/D转换器、一个产生采样时钟并向A/D转换器提供采样时钟的锁相环(PLL)电路、一个检测在存在有效视频信号的有效区(active region)的像素数量的数据锁存(latch)/逻辑单元、一个根据输入视频信号和水平同步信号通过转换PLL数据来控制PLL的控制单元、以及一个根据水平和垂直同步信号产生关于输入信号的信息并且将产生的信息提供给控制单元的同步信号处理单元。
图1是用于说明通过使用一个采样相位调整装置检测在有效区的像素数量以调整采样时钟的方法的流程图。
如图1所示,在操作S1控制单元根据输入模拟视频信号的水平和垂直同步信号确定输入视频信号的分辨率模式。这里,输入的模拟视频信号是在同步信号处理单元被处理过的信号。当确定了输入视频信号的分辨率时,控制单元通过向PLL电路提供对应于分辨率模式的PLL数据来设置PLL,并且因而,在操作S2,PLL电路产生一个在基本采样频率的采样时钟。经过在采样时钟的A/D转换,数据锁存/逻辑单元在操作S3检测在有效区的像素数量。随后通过在操作S4对检测到的像素数量和参考像素数量的比较,当两者之差的绝对值等于1时,控制单元在操作S5根据有效区的像素数量将采样相位调整为最佳。当在操作S4中该差的绝对值不是1时,则重复在S2和S3的操作。在通过S5的操作调整了采样相位后,控制单元在操作S6确定有效区的检测到的像素数量是否等于参考像素数量,如果相等,则在操作S7根据在有效区的检测的像素数量调整水平位置。如果在操作S6确定有效区的检测到的像素数量不等于参考像素数量,则控制单元返回到S2的操作并且重新调整该采样相位。
上面基于在有效区的像素数量和参考像素数量的差调整采样时钟位置的现存方法存在下面的几个局限性:即,现存方法要求的计算对于在数字显示器中提供的通用微计算机的能力来说过于复杂。如果增加数字显示器的分辨率,则需要相当多的时间用于计算。而如果检测的数据的宽度被降低以缩短用于流程的时间,则很难找到优化的采样相位。
同时,还有另外一种现有的用于调整采样相位的方法。根据这种方法,基于水平同步信号确定在有效视频像素中是否存在起始和最终(last)有效数据,并且比较有效区,如果它们是正确的,则使用这两个有效数据的相位来确定优化的采样相位。然而,这种方法伴随着一个问题。即,如果在一点开/关(one dot on/off)模式中起始有效数据和最终有效数据不存在明显的区别,同时在水平方向上没有起始或最终有效数据,或者如果由于诸如噪声的外部因素导致有效数据的相位被错误地确定,则使视频数据区域的确定发生了错误。简单地说,把起始相位和最终相位的中值确定为优化相位的方法非常倾向于出错。
发明内容
因此,本发明的一个方面是提供一种用于调整数字显示器的采样相位的装置,其能够在数字显示器的分辨率增加时调整采样时钟相位而不出错,即使在使用低能力的微型计算机时依然如此。
为了实现本发明上面的方面和/或特征,用于调整数字显示器的采样相位的装置包括:用于转换采样时钟信号的频率和输出该转换后的频率的锁相环(PLL)电路,所述采样时钟信号用于将模拟视频信号转换成数字格式;用于使用从PLL电路单元输入的采样时钟信号将输入的模拟视频信号转换成数字格式的模数转换器(ADC);用于在预定的区域内检测被ADC转换的视频信号的最大相移的检测单元;以及用于控制该PLL电路单元以便能根据由检测单元检测到的最大相移调整所述采样相位的控制单元。
检测单元检测在预定区域超过预定参考电平的相移的数量,并且当确定该相移的数量等于或大于一个预定值时检测在预定区域的最大相移。
检测单元包括基于对来自ADC的输入视频信号和参考电平之间的比较检测该视频信号是否在预定参考电平或更高电平上变动的比较器、通过计数来自比较器的输出信号检测最大相移的计数器、以及向比较器输入预定参考电平以便和该视频信号进行比较的参考设置单元。
当确定超过预定参考电平的相移的数量在预定的值内时,则控制单元控制检测单元在另一个检测区域检测相移。
同时,检测单元通过根据输入视频信号的特性计算相对于最大相移的整个检查区域的50%相位和75%的相位中的一个以调整采样相位。
根据本发明,用于调整数字显示器的采样相位的方法包括这些步骤:把预定区域中的输入视频信号转换成数字格式并且分析转换的信号;确定在其中先前被分析的信号在等于或高于预定电平上变动的相移出现的频率是否高于预定的值;如果确定相移出现的频率高于预定的值,则检测预定区域的最大相移,并且根据在前一步骤中检测的相位调整采样相位。
如果在确定相移数量的步骤中确定相移出现的频率少于预定的值,则在实施例中包括了改变相移检测区域和返回到信号分析步骤的步骤。
在完成了预定区域的自动采样时钟后,在实施例中包括了在上面检测步骤中用于在移动像素相位的同时检测输入信号的最大相移的步骤。
在调整步骤中,根据输入视频信号的特性,通过计算相对于最大相移的整个检查区域或相移检测区域的50%和75%的相位中的一个,实现对采样相位的调整。
附图说明
通过参照附图对实施例的详细说明,本发明的上述目的和其他特征将会变得更明显,其中,
图1是说明调整采样时钟相位的传统处理的流程图;
图2是说明根据本发明模拟视频信号的相移和采样时钟的图表;
图3是根据本发明的用于调整采样相位的装置的示意性方框图;以及
图4是说明图3中的采样相位调整装置的调整方法的流程图。
具体实施方式
以下,参照附图对本发明进行详细说明。
图3是根据本发明的用于调整数字显示器的采样相位的装置的示意性方框图。
如图3所示,数字显示器包括:一个在其上施加了模拟视频信号的模数转换器(ADC)10;一个和ADC 10连接的图形控制单元20;一个用于向与其相连的ADC 10施加采样时钟信号的锁相环(PLL)电路单元30;具有比较器41、计数器43、参考值设置单元42的检测单元40;用于控制整个系统的控制单元50。
PLL电路单元30根据从控制单元50输入的控制信号调整采样时钟信号的相位和频率,随后向ADC 10施加调整的相位和频率。ADC 10根据从PLL电路单元30输入的采样时钟信号把输入的模拟视频信号转换为数字格式。图形控制单元20根据从控制单元50输入的控制信号缩放来自ADC 10的数字信号,并且在显示面板上显示该图像信号。
被提供了把来自ADC 10的转换的视频信号和参考值进行比较的比较器41、计数来自比较器41的输出信号的计数器43和向比较器41施加一个参考值的参考值设置单元42的检测单元40检测视频信号的相移。
比较器41将来自ADC 10的转换的视频信号和参考值进行比较,借此检测该视频信号的相移的程度。因此,根据来自比较器41的输出信号检测相移的程度。至于相移的参考值,参考值在制造显示器期间可以在参考值设置单元42中被设置,或由用户手动设置。比较器41的输出值被输入计数器43。计数器43计数来自比较器41的输出信号并且借此确定最大相移,并且检测超过预定电平的相移的数量。
在初始化期间,控制单元50根据视频信号的水平同步信号向PLL电路单元30施加一个控制信号。所以在输出采样时钟信号的同时可以执行自动时钟控制(auto-clocking),而(while)控制单元50根据从检测单元40输出的相移检测信号向PLL电路单元30施加一个控制信号,以便通过设置采样时钟信号的相位和频率、调整相位和识别显示面板的分辨率来控制整个系统。
将参照图4说明根据本发明的如上面构造的数字显示器的采样相位调整装置的调整方法。
基于作为输入的水平同步信号,控制单元50识别当前视频模式的分辨率。随后基于识别的分辨率,控制单元50向ADC 10和图形控制单元20输出一个控制信号以控制整个系统。如果输入的模拟视频信号源有所变动,由于模拟视频信号和从PLL电路单元30输入到ADC 10的采样时钟相位不一致,在操作S10,控制单元50分析在来自ADC 10的视频信号中的预定区域的RGB视频信号以便调整采样时钟相位。
比较器41被输入来自ADC 10的视频信号,并且确定是否存在来自参考值设置单元42的参考值的变动。通过设置参考值,可以避免噪声因素,而可以获得更精确的相移数据。来自比较器41的输出信号被施加到计数器43。通过计数,计数器43在操作S20确定高于参考电平的相移的数量是否超过一个预定数量。如果在检测区域计数的相移的数量小于该预定数量,则在操作S21,数据在不同的检测区域被重新检测。当发生高于参考电平的相移并且在操作S30中完成了有关检测区域的自动时钟控制时,在操作S40,基于由计数器43计数的来自比较器41的输出信号检测最大相移。当检测到最大相移时,在操作S50根据检测到的最大相移计算参考采样相位。
同时,图2是示出视频信号和对于视频信号的自动时钟控制的图表。图2中的实线代表视频信号,而阴影线代表像素的时钟点。
连续模拟信号数据具有如图2所示的相移区域。在简单模式的相移情形中,有一个小的相移区域,而在一点开/关(one dot on/off)模式的相移情形中,存在着多个相移区域。在这些相移区域中,图2的第三时钟点和第四时钟点代表正相移区域,而第五时钟点代表负相移区域。
基于参考电平值,确定是否发生了变动。该参考电平值可以是一个对应于跟随当前像素的下一个像素的变动的阈值。该参考电平值可以是一个从模拟信号转换的8位数字数据之间的差。例如,当700mV视频信号数据的整个范围被采样为8比特256级时,阈值可能是54mV,并且可能为数字节目设置十六进制的14的参考电平值。
通过如上所述对参考电平值的设置,可以避免噪声因素,并且可以获得更精确的相移数据。
下面参照附图2说明参考采样相位的计算。
如图2所示,第8时钟点是最大相移区域。优化的采样相位可以基于整体的时钟点而被确定是例如50%或75%相位。在整个时钟点为32个时钟点的情况下,由于第8时钟点是最大的,50%的相位可能是优化相位,于是,8加16,即第24时钟点可能是优化的采样相位。
以上的区域检查不需要在整个帧上执行,而只需要在随机选择的几个区域上执行。这是由于区域的变动以同样的步伐移动,并且因此检查整个帧是不可取的。作为替代,在实施例中,即使是具有超过预定值的相位的一小块区域也会被设置。
因此,对于用于自动相位调整的采样相位设置来说最重要的是用户检查和察看是否发生了超过用户设置的值的相移。如果确定没有超过用户设置的值的相移,则在另一区域执行检查。
根据本发明,可以在高分辨率数字显示器中采用相对低能力的微计算机,在采样相位设置中不会出错,而具有精确度。
虽然说明了一些本发明的实施例,本领域的技术人员应当理解本发明并不局限于所说明的实施例,在由所附权利要求定义的不本发明的精神和范围内可以对本发明进行各种变化和改动。

Claims (11)

1. 一种用于调整数字显示器的采样相位的装置,包括:
锁相环(PLL)电路单元,用于转换采样时钟信号的频率并且输出该转换后的频率,所述采样时钟信号用于把模拟视频信号转换成数字格式;
模数转换器(ADC),用于使用从PLL电路路单元输入的采样时钟信号把输入的模拟视频信号转换成数字格式以输出转换后的视频信号;
检测单元,用于在预定区域检测转换后的视频信号的最大相移;和
控制单元,用于控制PLL电路单元以便能够根据由检测单元检测的最大相移调整该采样相位。
2. 如权利要求1所述的装置,其中,检测单元检测在预定区域超过一个预定参考电平的相移的数量,并且当确定该相移的数量等于或大于一个预定的值时,检测在预定区域的最大相移。
3. 如权利要求1所述的装置,其中,检测单元包含:
比较器,其基于来自ADC的转换后的视频信号和参考电平的比较,检测转换后的视频信号是否在预定的参考电平或更高的电平上变动;
计数器,其通过计数来自比较器的输出信号检测最大相移;和
参考设置单元,其向比较器输入预定的参考电平用于和转换后的视频信号的比较。
4. 如权利要求1所述的装置,其中,控制单元在基于来自检测单元的信号输出确定超过预定参考电平的相移的数量小于该预定值时,控制检测单元在另一个检测区域检测最大相移。
5. 如权利要求1所述的装置,其中,检测单元通过根据转换的视频信号的特性计算相对于最大相移的整个检查区域的50%和75%的相位中的一个来调整采样相位。
6. 一种用于调整数字显示器的采样相位的方法,包括这些步骤:
a)把在预定区域内的输入视频信号转换成数字格式以输出转换后的视频信号,并且分析该转换后的信号;
b)确定在步骤a)中分析的转换后的视频信号的相移是否在预定电平或更高电平上变动和出现得比预定值更频繁;
c)如果该相移被确定比预定值出现得更频繁,则检测预定区域的最大相移;和
d)根据在步骤c)中检测的最大相移调整该采样相位。
7. 如权利要求6所述的方法,其中,如果确定超过预定参考电平的相移发生得不如预定的值频繁,则改变相移检测区域,并且返回到步骤a)。
8. 如权利要求6所述的方法,其中,在完成在预定区域的自动时钟控制后,步骤c)在移动像素的相位的同时检测输入信号的最大相移。
9. 如权利要求6所述的方法,其中,步骤d)通过根据转换后的视频信号的特性计算相对于最大相移的整个检查区域50%和75%相位中的一个来调整采样相位。
10. 如权利要求1所述的装置,其中,检测单元接收来自ADC的经转换的视频信号。
11. 如权利要求1所述的装置,其中,预定区域是经转换的视频信号中的区域。
CNB200310114807XA 2002-11-12 2003-11-07 用于调整数字显示器的采样相位的装置及其调整方法 Expired - Fee Related CN100426373C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0070123A KR100481504B1 (ko) 2002-11-12 2002-11-12 디지털 디스플레이 장치의 샘플링 위치 조정 장치 및 조정방법
KR70123/02 2002-11-12
KR70123/2002 2002-11-12

Publications (2)

Publication Number Publication Date
CN1499479A CN1499479A (zh) 2004-05-26
CN100426373C true CN100426373C (zh) 2008-10-15

Family

ID=32226299

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310114807XA Expired - Fee Related CN100426373C (zh) 2002-11-12 2003-11-07 用于调整数字显示器的采样相位的装置及其调整方法

Country Status (4)

Country Link
US (1) US7236163B2 (zh)
JP (1) JP2004173262A (zh)
KR (1) KR100481504B1 (zh)
CN (1) CN100426373C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10254469B4 (de) * 2002-11-21 2004-12-09 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zur Bestimmung einer Frequenz für die Abtastung analoger Bilddaten
DE10260595A1 (de) * 2002-12-23 2004-07-01 Siemens Ag Verfahren zur Einstellung der Abtastfrequenz und/oder-phase eines digitalen Bildwiedergabegerätes
TWI237951B (en) * 2004-09-15 2005-08-11 Realtek Semiconductor Corp Method for adjusting phase of sampling frequency of ADC
US7719529B2 (en) * 2004-09-28 2010-05-18 Honeywell International Inc. Phase-tolerant pixel rendering of high-resolution analog video
US7474724B1 (en) * 2004-10-13 2009-01-06 Cirrus Logic, Inc. Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal
KR100654771B1 (ko) * 2005-07-07 2006-12-08 삼성전자주식회사 디스플레이장치 및 그 제어방법
CN100414603C (zh) * 2005-12-23 2008-08-27 群康科技(深圳)有限公司 监视器时钟相位的调整方法
US7782929B2 (en) * 2006-08-28 2010-08-24 Teranetics, Inc. Multiple transmission protocol transceiver
JP2009182779A (ja) * 2008-01-31 2009-08-13 Nec Electronics Corp 信号処理方法及び回路
US20090256829A1 (en) * 2008-04-11 2009-10-15 Bing Ouyang System and Method for Detecting a Sampling Frequency of an Analog Video Signal
KR101341904B1 (ko) * 2009-02-20 2013-12-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR100970192B1 (ko) * 2010-02-05 2010-07-14 (주)그린아트산업 목재데크용 연결클립
CN102075190B (zh) * 2011-01-17 2013-06-19 中国航天科技集团公司第九研究院第七七一研究所 一种自适应采样率的模数转换器
US9385858B2 (en) * 2013-02-20 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing phase estimation for clock and data recovery
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
JP5984858B2 (ja) * 2014-01-24 2016-09-06 キヤノン株式会社 画像処理装置及びプログラム
CN104978290B (zh) * 2014-04-08 2018-04-06 晨星半导体股份有限公司 多通道串行连线信号接收系统
US9932893B2 (en) 2015-05-12 2018-04-03 General Electric Company Base-frame assembly for a combustion engine
CN106656182A (zh) * 2016-11-24 2017-05-10 深圳市鼎阳科技有限公司 一种数字芯片接收adc输出数据的方法及数字芯片
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
CN109933300B (zh) * 2019-03-20 2022-07-15 合肥鑫晟光电科技有限公司 显示处理方法、显示面板和显示装置
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
CN112311959A (zh) * 2020-10-29 2021-02-02 济南浪潮高新科技投资发展有限公司 一种多路模拟摄像头数据拼接处理系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325025B1 (en) * 1987-12-22 1993-06-16 Hewlett-Packard Company Frequency modulation in phase-locked loop
CN1168065A (zh) * 1996-05-07 1997-12-17 松下电器产业株式会社 像点时钟信号再生方法及使用该方法的装置
US5937020A (en) * 1995-09-26 1999-08-10 Hitachi, Ltd. Digital information signal reproducing circuit and digital information system
JP2000276092A (ja) * 1999-03-23 2000-10-06 Matsushita Electric Ind Co Ltd ドットクロック再生装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950261B2 (ja) * 1996-11-28 1999-09-20 日本電気株式会社 液晶表示装置
KR100242972B1 (ko) * 1997-12-06 2000-02-01 윤종용 평판 디스플레이 장치의 트래킹 조정 회로
KR100259265B1 (ko) * 1998-02-09 2000-06-15 윤종용 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치
US6459426B1 (en) * 1998-08-17 2002-10-01 Genesis Microchip (Delaware) Inc. Monolithic integrated circuit implemented in a digital display unit for generating digital data elements from an analog display signal received at high frequencies
US6326961B1 (en) * 1998-09-30 2001-12-04 Ctx Opto-Electronics Corp. Automatic detection method for tuning the frequency and phase of display and apparatus using the method
KR100596586B1 (ko) * 1999-07-20 2006-07-04 삼성전자주식회사 액정 디스플레이 장치의 화면상태 자동조정장치 및 그 방법
JP3960716B2 (ja) * 1999-08-05 2007-08-15 三洋電機株式会社 画素対応表示装置におけるクロック位相自動調整装置
KR100323666B1 (ko) * 1999-08-12 2002-02-07 구자홍 모니터의 클럭위상 보상장치 및 방법
JP3427298B2 (ja) * 1999-08-24 2003-07-14 東京特殊電線株式会社 ビデオ信号変換装置およびlcd装置
US6856358B1 (en) * 2002-01-16 2005-02-15 Etron Technology, Inc. Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
KR100437378B1 (ko) * 2002-07-11 2004-06-25 삼성전자주식회사 디스플레이기기의 지터보정장치 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325025B1 (en) * 1987-12-22 1993-06-16 Hewlett-Packard Company Frequency modulation in phase-locked loop
US5937020A (en) * 1995-09-26 1999-08-10 Hitachi, Ltd. Digital information signal reproducing circuit and digital information system
CN1168065A (zh) * 1996-05-07 1997-12-17 松下电器产业株式会社 像点时钟信号再生方法及使用该方法的装置
JP2000276092A (ja) * 1999-03-23 2000-10-06 Matsushita Electric Ind Co Ltd ドットクロック再生装置

Also Published As

Publication number Publication date
JP2004173262A (ja) 2004-06-17
KR100481504B1 (ko) 2005-04-07
US7236163B2 (en) 2007-06-26
KR20040042005A (ko) 2004-05-20
CN1499479A (zh) 2004-05-26
US20040090413A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
CN100426373C (zh) 用于调整数字显示器的采样相位的装置及其调整方法
US7733424B2 (en) Method and apparatus for analog graphics sample clock frequency verification
US6097444A (en) Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion
US20060274194A1 (en) Method and apparatus for analog graphics sample clock frequency offset detection and verification
US6924796B1 (en) Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase
US7502076B2 (en) Method and apparatus for a digital display
CN101008718A (zh) 灰阶反应时间测量装置
JPH1091127A (ja) 液晶表示装置
KR100596586B1 (ko) 액정 디스플레이 장치의 화면상태 자동조정장치 및 그 방법
CN104754272B (zh) 一种vga全分辨率锁定显示系统及方法
CN100593152C (zh) 显示装置及其控制方法
TW525109B (en) A method adjusting gain and offset values for a liquid crystal display
US20020089525A1 (en) Method for automatically adjusting display quality
KR100225040B1 (ko) 프로젝션 티브이(Projection TV)의 주변부 밝기 보정장치
CN100440734C (zh) 模拟/数字转换器的动态加速方法及装置
US6195123B1 (en) Method of automatically adjusting a CRT color monitor screen and a CRT color monitor
KR100275042B1 (ko) 모니터에서의 영상신호 자동 감지장치 및 그 감지방법
KR20030006540A (ko) 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
KR100531382B1 (ko) Adc 샘플링 위상 결정 장치 및 방법
KR100219129B1 (ko) 화면비 자동 전환방법 및 장치
KR100437378B1 (ko) 디스플레이기기의 지터보정장치 및 그 방법
JP2950163B2 (ja) ワイドテレビジョン受像機
KR100610364B1 (ko) 자동조정기능을 구비한 영상표시장치 및 자동조정방법
KR20040025408A (ko) 영상표시기기의 입력모드 인식장치 및 방법
KR20030030644A (ko) 모니터의 자동 색상 조정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20131107