CN100423450C - 欠压检测器 - Google Patents

Abstract

一种欠压检测器连续监视电源电压，并且当所监视的电源电压超过预定阈值时，提供转变为逻辑高状态的输出信号。本发明的一个实施例包括：相对于地的第一电压参考，第一电压参考正比于绝对温度变化；相对于电源电压的第二电压参考，第二电压参考与绝对温度相反变化；以及比较器，第一电压参考耦合到比较器的一个输入，并且第二电压参考耦合到另一输入，从而当电源电压超过预定阈值电压时，比较器的输出改变状态，其中预定阈值电压相对独立于绝对温度。该电路还可以如此配置：第一电压参考与绝对温度相反变化，而第二电压参考正比于绝对温度变化。

Description

欠压检测器

技术领域

本发明一般地涉及电源电压监视，并且具体地说，涉及一种连续监视电源电压的电路，并且更具体地说，涉及一种在电源电压超过预定阈值时提供输出信号的电源电压监视电路。

背景技术

在电子电路设计时常常必须确保电路的特定部分以已知状态开始工作。某些类型的电路常常不能正常工作，除非电源电压大于一定的临界电压。监视模拟电源电压并且确定该电压是否足以让相关电路可靠工作的电路通常被称为“欠压检测器(brown-out detector)”。

当涉及到电池供电的设备时，确定电源电压是否达到充足的水平可能是尤其重要的。在电池供电的环境中，还希望所采用的任何监视电路利用尽可能少的电力。另外，无论工作温度如何，监视电路都应该可靠地在预定阈值电压处起作用。

还希望监视电路对工艺变化做出可预测地响应。在许多应用中，实际上希望监视电路的工作随着特定的工艺参数而改变，这尤其是因为工艺变化实际上能够影响电子电路的性能规格，尤其是在考虑工作电源电压时。

在美国专利No.6,239,630中描述了一种被设计为感测电源电压并对此做出响应的通电复位电路。该专利描述的通电复位电路使用全CMOS电路来在电路的电源电压低时发出复位信号，然后在电源电压比参考电压至少超过PFET和NFET阈值电压中的较大值时终止复位信号。该电路的核心是二极管接法的双极型晶体管，其建立了参考电压。这种方法的缺点是阈值电压水平是工艺相关且温度相关的，并且在希望进行低功率工作时，必然要求使用大电阻器。

在美国专利No 5,959,477中描述了一种精确通电复位电路。该参考文献针对对温度和工艺变化相对不敏感的电路。虽然利用双极型晶体管的基极-发射极结，并且已知V_BE具有负的温度系数，但是改变电阻比以及器件形状因子来补偿温度变化，以得到对温度和工艺变化具有最小灵敏度的电路。然而，在构建这种电路时所使用的BiCMOS工艺实现起来是昂贵的，并且在这种实施方式中也需要电阻器。

因此，需要这样一种欠压检测器电路：在大的温度范围内对温度变化相对不敏感，在工艺成本以及节省有价值的集成电路面积方面是经济的，并且对工艺变化表现出可预测且良好的响应。

发明内容

本发明的欠压检测器满足了这些以及其他需要，本发明的欠压检测器连续监视电源电压，并且当所监视的电源电压超过预定阈值电压时，提供转变为逻辑高状态的输出信号。

根据本发明的一个方面，在相对于地测量的电源电压超过预定阈值电压时提供输出信号的电源电压监视电路包括：相对于地的第一电压参考，所述第一电压参考正比于绝对温度变化；相对于所述电源电压的第二电压参考，所述第二电压参考与绝对温度相反变化；以及比较器，所述第一电压参考耦合到所述比较器的一个输入，并且所述第二电压参考耦合到另一输入，从而当所述电源电压超过预定阈值电压时，所述比较器的输出改变状态，其中所述预定阈值电压相对独立于绝对温度。

在本发明的一种形式中，相对于地的所述第一电压参考包括与电流源串连连接的二极管接法NMOS晶体管。优选地，所述二极管接法的NMOS晶体管的源极耦合到地，并且所述电流源耦合在所述电源电压与所述二极管接法的NMOS晶体管的漏极之间。

在本发明的另一种形式中，相对于所述电源电压的所述第二电压参考包括衬底双极型晶体管，其基极耦合到电流源。优选地，所述衬底双极型晶体管包括衬底PNP晶体管。所述衬底PNP晶体管的β一般不大于5，并且可以低至2或3。所述衬底PNP晶体管的发射极耦合到所述电源电压，所述衬底PNP晶体管的集电极耦合到地，并且所述电流源耦合在所述衬底PNP晶体管的基极与地之间。

在本发明的另一种形式中，优选地，所述第一电压参考中的所述二极管接法的NMOS晶体管的漏极耦合到所述比较器的非反相输入，而所述第二电压参考中的所述衬底PNP晶体管的基极耦合到所述比较器的反相输入。所述第一电压参考具有正的温度系数，该温度系数近似等于所述第二电压参考的负温度系数的大小。所述比较器是具有NMOS输入晶体管对的双级比较器。

在本发明的另一种形式中，在所述第一电压参考与所述比较器之间插入滞后电路，所述滞后电路包括电流宿(current sink)，所述电流宿在预定触发电压处从所述二极管接法的NMOS晶体管转移电流。

根据本发明的另一方面，在相对于地测量的电源电压超过预定阈值电压时提供输出信号的电源电压监视电路包括：相对于地的第一电压参考，所述第一电压参考正比于绝对温度变化，其中相对于地的所述第一电压参考包括与电流源串连连接的二极管接法的NMOS晶体管；以及相对于所述电源电压的第二电压参考，所述第二电压参考与绝对温度相反变化，其中相对于所述电源电压的所述第二电压参考包括衬底双极型晶体管，其基极耦合到电流源。

具有NMOS输入晶体管对的双级比较器的非反相输入耦合到所述第一电压参考中的所述二极管接法的NMOS晶体管的漏极，并且其反相输入耦合到所述第二电压参考中的所述衬底PNP晶体管的基极，从而当所述电源电压超过预定阈值电压时，所述比较器的输出改变状态。所述第一电压参考具有正的温度系数，该温度系数近似等于所述第二电压参考的负温度系数的大小，从而所述预定阈值电压相对独立于绝对温度。

在相对于地测量的电源电压超过预定阈值电压时提供输出信号的电源电压监视电路的替代实施例包括：相对于地的第一电压参考，所述第一电压参考与绝对温度相反变化；以及相对于所述电源电压的第二电压参考，所述第二电压参考正比于绝对温度变化。所述第一电压参考耦合到比较器的一个输入，并且所述第二电压参考耦合到所述比较器的另一输入，从而当所述电源电压超过预定阈值电压时，所述比较器的输出改变状态，其中所述预定阈值电压相对独立于绝对温度。

从下面的描述和附图中，本发明的其他目的、特征和优点将变得清楚起来。

附图说明

图1是根据本发明的欠压检测器的简化方框图；

图2示意性地示出了根据本发明一个实施例的启动电路、偏置电流生成器、以及PTAT电压参考；

图3图示了根据本发明一个实施例的PTAT电压参考、滞后电路、以及比较器；

图4是根据本发明一个实施例的比较器和CTAT电压参考的示意图；

图5示出了图2～4中所示的电路的优选连接；以及

图6以方框图的形式示出了本发明的替代实施例。

具体实施方式

这里描述与现有技术相比具有显著优点的欠压检测器。下面参考图1对本发明进行稍微的定性介绍，其中图1是根据本发明的欠压检测器的简化方框图，标号100一般性地示出了欠压比较器。

整个电路100包括第一部分101，第一部分101提供相对于地的电压参考，该电压参考正比于绝对温度。换句话说，电压参考是PTAT(正比于绝对温度)。该第一参考电路包括二极管接法的NMOS晶体管105以及值等于IBIAS的电流源104。电流值IBIAS粗略地不随绝对温度变化，或者是ZTAT(相对于绝对温度零变化)。IBIAS并不严格地必定是ZTAT，但是使IBIAS随温度保持相对恒定确实也使得功耗随温度保持相对恒定。

NMOS晶体管105(处于强反转状态)的栅源电压Vgs可以如下表示：

$\mathrm{Vgs}=\mathrm{Vt}+\sqrt{\frac{2\·\mathrm{Id}}{{\mathrm{\μ}}_0\·C_{\mathrm{ox}}\·\frac{W}{L}}}$

其中，Vt代表阈值电压，μ₀是载流子迁移率，Id是器件的漏极电流，并且W/L是沟道宽长比(形状因子)。根号下的表达式可以简化为Vc(电流携带分量)，得到如下的表达式：

Vgs＝Vt+Vc

Vt以大约等于2.3mV(毫伏)每摄氏度的速度随温度下降。迁移率μ₀也随温度下降。这意味着Vc随温度增加。这样，如果通过按比例缩放W/L来固定Id，则可以调节二极管接法的Vgs的温度变化——可以使之随温度增加、保持恒定或者随温度降低。在这种情形中，使Vgs具有正的温度系数。

电路100的第二部分103提供相对于Vdd的电压参考，其相对于绝对温度相反变化。这样，第二电路部分103提供的参考是CTAT(与绝对温度互补)。该第二电路部分103被实现为衬底PNP晶体管110。

作为实际的方式，只能接入该器件110的基极和发射极。应该清楚，如果电源电压足够高，则比较器106的负端108被钳位到比电源电压低大约一个二极管压降。比较器106及其相关输出信号109形成电路100的第三部分102。

衬底PNP110的Vbe(基极-发射极电压)具有负的温度系数。β在从-40至+85摄氏度的范围中以因子2增加，但是这对Vbe的增加仅仅贡献大约18mV。这样，比较器106的负输入可以被特征化为电源电压的电平移动版本。

因为可以使第一电路部分101中NMOS器件105的正温度系数与第二电路部分103的衬底PNP110的相关负温度系数抵消，所以电路100可以有效地工作。这意味着，在电路100的模拟电源电压或Avdd从零伏扫描到其正常工作电势时，在某一电压处，比较器106的负输入108将上升到比较器106的正输入107处的电压之上，并且比较器106在其输出109处将不再指示欠压状态。该触发电平相对于温度是相对不变的。然而，该触发电平将随着集成电路布图和工艺参数改变。

实际上，偏置电流IBIAS由图2所示的偏置电流电路202提供。偏置电路202主动启动。该电路202中所示的所有器件除了NMOS FETMN9 203和MN10 204(2.5伏器件)之外都是五伏器件。

MN9 203和MN10 204的支线(leg)是电路202的主支线。MN9 203和MN10 204都工作于亚阈值工作区。以10∶1的因子相对于MN10 204来按比例缩放MN9 203。这种缩放在处于三极管区的MN0 205两端创建ΔVgs——MN0 205充当电阻器。ΔVgs正比于绝对温度变化(换句话说，是PTAT)。稳定的环路电流由ΔVgs/R给出，其中R是MN0 205所表现出的电阻。

$R=\frac{1}{\mathrm{\β}\·(\mathrm{vbias}\_\mathrm{internal}-\mathrm{Vt})}$

β的温度依赖性由迁移率决定：

$R=\mathrm{\μ}\·C_{\mathrm{ox}}\·\frac{W}{L}$

并且迁移率的温度依赖性已知如下：

μ∝T^-3/2

其中，T是绝对温度。这样，ΔVgs/R可以如下表示：

$\frac{\mathrm{\ΔVgs}}{R}=\mathrm{\ΔVgs}\·\mathrm{\β}\·(\mathrm{Vgs}-\mathrm{Vt})$

$\frac{\mathrm{\ΔVgs}}{R}=\mathrm{\ΔVgs}\·\mathrm{\β}\·\mathrm{Vc}$

$\frac{\mathrm{\ΔVgs}}{R}=\mathrm{\ΔVgs}\·\sqrt{\mathrm{\μ}}\·\sqrt{2\·\mathrm{Id}\·C_{\mathrm{ox}}\·\frac{W}{L}}$

ΔVgs和μ^1/2各自的变化已知如下：

$\mathrm{\ΔVgs}\∝T,\sqrt{\mathrm{\μ}}\∝T^{-3/4}$

$\stackrel{\·}{\·\·}\mathrm{\ΔVgs}\·\sqrt{\mathrm{\μ}}\∝T^{1/4}$

现在继续描述偏置电路202，MN1 206是共基共射(cascode)器件。MN1 206保护MN9 203的漏极电压不高于2.5伏。注意，“栅极”节点207不需要这种保护，因为其总是确保低于2.5伏。这一事实在低Vdd条件下工作期间有用。还有助于电源抑制。

MP4 208和MN2 209用来设置共基共射电压cascl 211。MP7 212和MP5 213形成偏置电路核心的其他部分。该电流镜迫使两条支线中的电流相等。严格来说这并不正确，因为漏极电压X和栅极节点207处的电压在电源电压改变时差别很大。然而，该电路的主要目的之一是低压工作，由此避免了共基共射。

MN0 205的栅极与vbias_internal 214(与Vdd相反)挂钩。微调MN4 210的W/L，以改变vbias_internal节点214的温度系数。对W/L的这种调节具有将偏置电流的温度变化减小到一定程度的效果。大多数镜像器件工作于强反转工作区，以确保电流镜中的电流复制准确。

MN5 215、MN40 216以及MP8 217形成启动电路201。它们的工作如下。如果MN19 105中没有电流流动，则节点Vref 218将保持为0伏。这意味着MN5 215将截止。因此，启动节点219将较高。这意味着MN40 216将从二极管接法的MP7 212中吸入电流。该动作使偏置电路202离开零电流条件。一旦电路启动，则节点Vref 218将上升到比地高出二极管压降。这导通了MN5 215，MN5 215将下拉启动节点219，并且截止MN40 216。MP8 217充当弱上拉器件。

如前所述，NM19 105和MP3 104用来提供相对于地的电压参考，该电压参考是PTAT的。图3还是图示了该参考电路101。图3还示出了提供所希望的滞后的电路301。电路包括MN38 302和MN39 303，以对触发点的阈值提供一定滞后。通过将MN19 105的W/L(MOS晶体管形状因子)按比例缩放到非常小，使Vref 218是PTAT。

当滞后电路301通过其触发点时，MN39 303被导通。这从MN19 105中移走30nA(纳安)。这种电流转移具有使Vref 218降低-175mV的效果，由此提供滞后。MN39 303在导通时的电阻至多是数千欧的量级，这样其两端的压降可以忽略。

如上所述，图4中更详细地图示的电路部分103被设计来提供相对于Vdd的CTAT电压参考。MN18 111和QP3 110分别是衬底PNP晶体管和电流源。MP15 401、MN14 402以及MN18 111必须生成QP3 110的偏置宿电流。

此外，需要强调，在小几何尺寸CMOS工艺中(例如，本发明所考虑的0.25微米工艺)，衬底PNP(例如QP3 110)的β通常是2或3，并且在从-40至+85的摄氏度范围中以因子2改变。这是有利的，因为在这种情况中只有120nA(纳安)左右通过QP3 110的集电极流入衬底。从该电路中应该清楚，节点“vdd_level_shift”403是相对于Vdd的CTAT电压。当然，例如使用较大几何尺寸制造的衬底双极型晶体管可以具有20或30的β。对于本欠压检测器的应用而言，大β是不利的。但是，如前所述，对诸如0.25或0.18微米的细线几何尺寸而言，β通常很低，并且本发明的欠压检测器非常适于这些工艺。

如图3和4所示，从偏置电路202对比较器102(上面进行了简单描述)进行偏置。比较器102基本上是简单的二级比较器。本领域的技术人员可能想知道在这一应用中为什么采用NMOS输入对(包括MN34 304和MN35 305)。当考虑输入情形时，原因就相当清楚了。基本上，施加于比较器102的反相输入108的电压“vdd_ level_shift”403将比Avdd(在这种情形中被监视的模拟电源电压)低二极管压降。构成比较器102的非反相输入107的MN35 305的栅极的输入是二极管接法的NMOS晶体管MN19 105。如前所述，该二极管接法的NMOS晶体管MN19 105工作于强反转状态，并且其电压随着温度一般从大约1.2到1.4伏变化。这样，NMOS输入对显然是合适的，因为输入信号通常大于1伏。适当地按比例缩放MP38 306，以最小化比较器102的偏移。可以预料，如此按比例缩放该电路中的器件，从而MN34和MN35在偏移方面占主要地位。

图5提供了上述电路的优选连接的示意性概观。启动电路201确保偏置电流生成器202正确地从其初始零电流条件启动。偏置电流生成器202在整个互连的电路系统中提供温度稳定的偏置电流，但是尤其是PTAT电压参考101和CTAT电压参考103。

图6是本发明替代实施例的简化方框图，其中标号600一般性地示出了该实施例。该替代电路600以提供相对于地的CTAT电压的第一部分601为特征。利用衬底PNP晶体管605来实现CTAT电压。偏置电流源IBIAS 604可以是ZTAT。当然，这不是严格必需的，但是确实趋向于使功耗随温度保持恒定。CTAT电压耦合到比较器606的负端607。

电路600的第二部分603提供相对于Vdd的PTAT电压。通过以与前面对图1的NMOS晶体管105所述的大多相同的方式来按比例缩放PMOS器件610的长宽比W/L，使PMOS晶体管610的Vgs为PTAT。得到的PTAT电压耦合到比较器606的正端608。

如此按比例缩放PTAT电压，以使CTAT和PTAT电压的和随温度保持恒定。结果，在预定Vdd电平处，当负端607处的电压大于正端608处的电压时，确定了比较器606的BROWNOUT输出信号609。由于PTAT和CTAT电压的和随温度是恒定电压，所以Vdd电平的触发点将随温度保持相对恒定。

这里已经描述了与现有技术相比具有显著优点的欠压检测器。本领域的技术人员应该认识到，在不脱离本发明的精神和范围的前提下可以做出修改。因此，除了所附权利要求所必需的之外，本发明不应受到限制。

Claims (16)

1. 一种电源电压监视电路，当相对于地测量的电源电压超过预定阈值电压时，所述监视电路提供输出信号，所述监视电路包括：

相对于地的第一电压参考，所述第一电压参考正比于绝对温度变化；

相对于所述电源电压的第二电压参考，所述第二电压参考与绝对温度相反变化；以及

比较器，所述第一电压参考耦合到所述比较器的一个输入，并且所述第二电压参考耦合到另一输入，从而当所述电源电压超过预定阈值电压时，所述比较器的输出改变状态，其中所述预定阈值电压相对独立于绝对温度，其中，相对于地的所述第一电压参考包括与恒定电流源串联的二极管接法的NMOS晶体管，以及相对于电源电压的所述第二电压参考包括衬底双极型晶体管，其基极耦合到电流源。

2. 如权利要求1所述的电源电压监视电路，其中所述二极管接法的NMOS晶体管的源极耦合到地，并且所述恒定电流源耦合在所述电源电压与所述二极管接法的NMOS晶体管的漏极之间。

3. 如权利要求1所述的电源电压监视电路，其中所述衬底双极型晶体管包括衬底PNP晶体管。

4. 如权利要求3所述的电源电压监视电路，其中所述衬底PNP晶体管的β不大于5。

5. 如权利要求3或4所述的电源电压监视电路，其中所述衬底PNP晶体管的发射极耦合到所述电源电压，所述衬底PNP晶体管的集电极耦合到地，并且所述电流源耦合在所述衬底PNP晶体管的基极与地之间。

6. 如权利要求2所述的电源电压监视电路，其中所述二极管接法的NMOS晶体管的漏极耦合到所述比较器的非反相输入。

7. 如权利要求3所述的电源电压监视电路，其中所述衬底PNP晶体管的基极耦合到所述比较器的反相输入。

8. 如权利要求1所述的电源电压监视电路，其中所述第一电压参考具有正的温度系数，该温度系数等于所述第二电压参考的负温度系数的大小。

9. 如权利要求1所述的电源电压监视电路，其中所述比较器是具有NMOS输入晶体管对的双级比较器。

10. 如权利要求1所述的电源电压监视电路，还包括插入在所述第一电压参考与所述比较器之间的滞后电路，所述滞后电路包括电流宿，所述电流宿在预定触发电压处从所述二极管接法的NMOS晶体管转移电流。

11. 一种电源电压监视电路，当相对于地测量的电源电压超过预定阈值电压时，所述监视电路提供输出信号，所述监视电路包括：

相对于地的第一电压参考，所述第一电压参考正比于绝对温度变化，其中相对于地的所述第一电压参考包括与恒定电流源串联的二极管接法的NMOS晶体管；

相对于所述电源电压的第二电压参考，所述第二电压参考与绝对温度相反变化，其中相对于所述电源电压的所述第二电压参考包括衬底双极型晶体管，其基极耦合到电流源；以及

具有NMOS输入晶体管对的双级比较器，其中所述第一电压参考中的所述二极管接法的NMOS晶体管的漏极耦合到所述比较器的非反相输入，并且所述第二电压参考中的所述衬底PNP晶体管的基极耦合到所述比较器的反相输入，从而当所述电源电压超过预定阈值电压时，所述比较器的输出改变状态；

其中所述第一电压参考具有正的温度系数，该温度系数等于所述第二电压参考的负温度系数的大小，从而所述预定阈值电压相对独立于绝对温度。

12. 如权利要求11所述的电源电压监视电路，其中所述第一电压参考中的所述二极管接法的NMOS晶体管的源极耦合到地，并且所述恒定电流源耦合在所述电源电压与所述二极管接法的NMOS晶体管的漏极之间。

13. 如权利要求11所述的电源电压监视电路，其中所述第二电压参考中的所述衬底双极型晶体管包括衬底PNP晶体管。

14. 如权利要求13所述的电源电压监视电路，其中所述衬底PNP晶体管的β不大于5。

15. 如权利要求13所述的电源电压监视电路，其中所述衬底PNP晶体管的发射极耦合到所述电源电压，所述衬底PNP晶体管的集电极耦合到地，并且所述电流源耦合在所述衬底PNP晶体管的基极与地之间。

16. 如权利要求11所述的电源电压监视电路，还包括插入在所述第一电压参考与所述比较器之间的滞后电路，所述滞后电路包括电流宿，所述电流宿在预定触发电压处从所述二极管接法的NMOS晶体管转移电流。

Images