CN100416856C - 大功率mos晶体管的制造方法 - Google Patents
大功率mos晶体管的制造方法 Download PDFInfo
- Publication number
- CN100416856C CN100416856C CNB200310122683XA CN200310122683A CN100416856C CN 100416856 C CN100416856 C CN 100416856C CN B200310122683X A CNB200310122683X A CN B200310122683XA CN 200310122683 A CN200310122683 A CN 200310122683A CN 100416856 C CN100416856 C CN 100416856C
- Authority
- CN
- China
- Prior art keywords
- silica
- mos transistor
- power mos
- polysilicon gate
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 239000000377 silicon dioxide Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000007792 gaseous phase Substances 0.000 claims 1
- 238000011161 development Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种大功率MOS晶体管的制造方法，场氧成长完后，继续保留氮化硅和氧化硅；采用化学气相沉积方法进行沟槽刻蚀用氧化硅遮挡层成长，其厚度由沟槽刻蚀所需要的厚度决定；进行沟槽刻蚀；将氧化硅遮挡层用湿式刻蚀去除；进行栅氧和多晶硅栅的成长；进行多晶硅栅的回刻；用湿式刻蚀将氮化硅和氧化硅去除。本发明通过改善多晶硅栅的形状，即使在器件尺寸缩小以后，仍然能保持一定的多晶硅栅的截面积，栅极的电阻不至于增加，从而保持并改善器件的频率特性。
Description
技术领域
本发明涉及大功率MOS晶体管制造领域，特别是涉及一种大功率MOS晶体管制造方法。
背景技术
深沟槽结构大功率MOS晶体管已经成为大功率MOS晶体管发展的趋势，现在大多数高性能大功率MOS晶体管都采用这种结构。
现有的深沟槽结构大功率MOS晶体管通常采用多晶硅栅，其结构如图1所示。它的制造工艺流程如图3所示，其步骤如下：首先进行场氧成长；成长后，去除作为阻挡层的氮化硅和氧化硅；进行深沟槽刻蚀用的氧化硅遮挡层生成；进行深沟槽刻蚀，形成形貌要求极高的深沟槽；进行氧化硅遮挡层去除；栅氧化；栅多晶硅成长并回刻，形成大功率MOS晶体管的栅极。
采用现有的工艺方法，多晶硅栅是在多晶硅淀积后，采用干法刻蚀回刻形成的。回刻量不容易控制。由于刻蚀的原因，在刻蚀后深沟中的多晶硅的回刻量较大，所以使多晶硅栅横截面积受到一定损失，多晶硅栅的电阻相应增大，影响了大功率MOS晶体管的高频特性，限制了其在高频方面的应用。另外，随着器件横向和纵向尺寸的进一步缩小，多晶硅栅的回刻量与器件源极的结深已十分接近。因此，对于深沟槽结构大功率MOS晶体管的多晶硅栅的形貌的要求变得越来越高，甚至成为影响其尺寸进一步缩小以及进一步提高性能的重要因素。
横向和纵向尺寸的进一步缩小是大功率MOS晶体管的发展趋势。当多晶硅栅的回刻量与源极结深的尺寸接近时，现有的工艺方法和多晶硅栅的形貌，已经不能满足器件尺寸进一步缩小的要求。
发明内容
本发明要解决的技术问题是提供一种大功率MOS晶体管的制造方法，可有效改善高频特性，满足源极结深进一步缩小的要求。
为解决上述技术问题，本发明的大功率MOS晶体管的制造方法，所述大功率MOS晶体管的所有多晶硅栅包括栅电极连接处和有源区，均高出硅平面；包括如下工艺步骤：
场氧成长，根据多晶硅栅高出硅平面所需的高度，选择不同的氮化硅和氧化硅的厚度，两者的厚度比为3∶1；
场氧成长完后，继续保留氮化硅和氧化硅；沟槽刻蚀用氧化硅遮挡层的成长，使用化学气象沉积方法进行，其厚度根据沟槽刻蚀所需要的厚度来决定；进行沟槽刻蚀；氧化硅遮挡层去除，进行沟槽刻蚀后将氧化硅遮挡层用湿式刻蚀去除；进行栅氧和多晶硅栅的成长；进行多晶硅栅的回刻，由于氮化硅和氧化硅的存在，可实现刻蚀后多晶硅栅的形貌高出硅平面；用湿式刻蚀将氮化硅和氧化硅去除。
采用本发明的方法后，使多晶硅栅高出沟槽。在不增加栅极电容的情况下，大大增加了栅极的截面积，减小了栅极电阻，可有效提高大功率MOS晶体管的频率特性。而且为深沟槽结构大功率MOS晶体管尺寸的进一步缩小提供了可能。
附图说明
图1是现有的大功率MOS晶体管多晶硅栅结构图；
图2是本发明大功率MOS晶体管多晶硅栅结构图；
图3是现有的大功率MOS晶体管工艺流程图；
图4是本发明大功率MOS晶体管工艺流程图。
具体实施方式
如图2所示，在不增加栅极电容的情况下，为了进一步降低栅极电阻，多晶硅栅可采用高出硅平面结构。使用氧化硅遮挡层在多晶硅栅回刻时，使其高出沟槽，即多晶硅栅(所有多晶硅栅包括栅电极连接处和有源区)高出硅平面，其高出的范围为200埃～5000埃。
由于多晶硅栅高出硅表面，栅极与源极和漏极的交叠部分并没有增加，所以栅极电容并未增加，但是其截面积有了相应的提高。因为深沟槽结构大功率MOS晶体管的各个原胞的栅极是并联在一起的，所以器件的栅极电阻会相应的减小。众所周知，器件的频率特性决定于其时间常数RC，改善后的栅结构的电容C和电阻R都未增加，甚至还有减小，因此器件的频率特性有所改进。而且还为深沟槽结构大功率MOS晶体管的尺寸进一步缩小提供了可能。
如图4所示，本发明的大功率MOS晶体管制造工艺流程非常简单，在现有的工艺流程基础上，将步骤2、3移到最后两个步骤进行操作，即可实现。具体工艺步骤如下：
1.场氧成长，可根据多晶硅栅高出硅平面所需的高度，选择不同的氮化硅和氧化硅的厚度，两者的厚度比为3∶1。
2.场氧成长完后，继续保留氮化硅和氧化硅。
3.沟槽刻蚀用氧化硅遮挡层的成长。使用化学气象沉积方法进行，其厚度根据沟槽刻蚀所需要的厚度来决定。
4.进行沟槽刻蚀。
5.氧化硅遮挡层去除。沟槽刻蚀后将氧化层遮挡层用湿式刻蚀去除。
6.进行栅氧和多晶硅栅的成长。
7.进行多晶硅栅的回刻，由于氮化硅和氧化硅的存在，可实现刻蚀后多晶硅栅的形貌高出硅平面。
8.用湿式刻蚀将氮化硅和氧化硅去除。
下面通过一个具体实施例，对本发明的制造工艺流程作进一步详细说明。
其工艺步骤如下：场氧成长，氮化硅：1500埃+氧化硅：500埃。场氧厚度：6500埃。
场氧成长完后，继续保留氮化硅和氧化硅。同时进行沟槽刻蚀用氧化层遮挡层的成长。使用化学气象沉积方法淀积2000埃的氧化硅。进行沟槽刻蚀，沟槽深度等于1.6um。氧化层遮挡层去除。沟槽刻蚀后将剩余氧化层阻挡层用湿式刻蚀去除。由于湿式刻蚀时，对氮化硅和热生长的氧化硅的刻蚀率较小，在场氧生长的氮化硅：1500埃+氧化硅：500埃的厚度将基本没有减少。这样将有利于对沟槽刻蚀后的深度的测试和监控。这时，只要将沟槽深度的测试值减去2000埃即为沟槽实际深度。进行栅氧(200埃)和多晶硅栅(10000埃)的成长，栅氧成长条件：900℃ DCE 02。进行多晶硅栅的回刻。由于氮化硅和氧化硅的存在，可实现刻蚀后多晶硅栅的形貌高出硅平面约2000埃。用湿式刻蚀将氮化硅和氧化硅去除。多晶硅栅形成工程结束。
本发明的工艺流程仅对现有工艺流程进行了较小修改即实现了多晶硅栅高出硅平面。整个流程并未增加工程数，即在不增加成本的基础上实现了更好的性能。
Claims (1)
1. 一种大功率MOS晶体管的制造方法，所述大功率MOS晶体管所有多晶硅栅包括栅电极连接处和有源区，均高出硅平面；包括如下工艺步骤：
首先，进行场氧成长，根据多晶硅栅的高度，选择氮化硅和氧化硅的厚度，两者的厚度比为3∶1；
其特征在于：场氧成长完后，继续保留氮化硅和氧化硅；采用化学气相沉积方法进行沟槽刻蚀用氧化硅遮挡层成长，其厚度由沟槽刻蚀所需要的厚度决定；进行沟槽刻蚀；将氧化硅遮挡层用湿式刻蚀去除；进行栅氧和多晶硅栅的成长；进行多晶硅栅的回刻；用湿式刻蚀将氮化硅和氧化硅去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200310122683XA CN100416856C (zh) | 2003-12-24 | 2003-12-24 | 大功率mos晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200310122683XA CN100416856C (zh) | 2003-12-24 | 2003-12-24 | 大功率mos晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1632953A CN1632953A (zh) | 2005-06-29 |
| CN100416856C true CN100416856C (zh) | 2008-09-03 |
Family
ID=34844580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200310122683XA Expired - Lifetime CN100416856C (zh) | 2003-12-24 | 2003-12-24 | 大功率mos晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100416856C (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791462A (en) * | 1987-09-10 | 1988-12-13 | Siliconix Incorporated | Dense vertical j-MOS transistor |
| JPH0513437A (ja) * | 1991-07-09 | 1993-01-22 | Sharp Corp | 高耐圧ｍｏｓトランジスタ |
| JPH06350086A (ja) * | 1993-06-08 | 1994-12-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| CN1294415A (zh) * | 1999-10-18 | 2001-05-09 | 精工电子有限公司 | 垂直mos晶体管 |
| US6271070B2 (en) * | 1997-12-25 | 2001-08-07 | Matsushita Electronics Corporation | Method of manufacturing semiconductor device |
| US20030111690A1 (en) * | 2001-12-18 | 2003-06-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20030146468A1 (en) * | 2000-04-10 | 2003-08-07 | Stmicroelectronics S.A | Bipolar transistor manufacturing method |
-
2003
- 2003-12-24 CN CNB200310122683XA patent/CN100416856C/zh not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791462A (en) * | 1987-09-10 | 1988-12-13 | Siliconix Incorporated | Dense vertical j-MOS transistor |
| JPH0513437A (ja) * | 1991-07-09 | 1993-01-22 | Sharp Corp | 高耐圧ｍｏｓトランジスタ |
| JPH06350086A (ja) * | 1993-06-08 | 1994-12-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US6271070B2 (en) * | 1997-12-25 | 2001-08-07 | Matsushita Electronics Corporation | Method of manufacturing semiconductor device |
| CN1294415A (zh) * | 1999-10-18 | 2001-05-09 | 精工电子有限公司 | 垂直mos晶体管 |
| US20030146468A1 (en) * | 2000-04-10 | 2003-08-07 | Stmicroelectronics S.A | Bipolar transistor manufacturing method |
| US20030111690A1 (en) * | 2001-12-18 | 2003-06-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1632953A (zh) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034855B (zh) | 硅-锗异质结双极晶体管的制造方法 | |
| CN101996999B (zh) | 一种具有扩展型沟槽的dram结构及其制作方法 | |
| CN103855161B (zh) | 一种sonos闪存存储器及其制造方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN102842503A (zh) | 半导体器件的制造方法和半导体器件 | |
| CN102017130A (zh) | 半导体器件及其制造方法 | |
| CN102522425A (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
| CN108565287A (zh) | 一种半导体结构及其制造方法 | |
| CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN100505218C (zh) | 半导体结构及其制作方法 | |
| CN100416856C (zh) | 大功率mos晶体管的制造方法 | |
| CN102790080B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN102315129B (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
| CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
| CN107331620A (zh) | 低压超结mosfet栅极漏电改善方法 | |
| CN102683401B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN103811338B (zh) | 一种半导体器件及其制备方法 | |
| CN102738178B (zh) | 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法 | |
| CN101005094A (zh) | 一种新型金属氧化物硅场效应晶体管栅极结构及其制备工艺 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
| CN205177854U (zh) | 一种沟槽式mosfet | |
| CN102738155B (zh) | 一种混合晶面双多晶BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171214 Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080903 |
|
| CX01 | Expiry of patent term |