CN100411141C - 碳化硅器件的电学隔离方法 - Google Patents
碳化硅器件的电学隔离方法 Download PDFInfo
- Publication number
- CN100411141C CN100411141C CNB2006100966417A CN200610096641A CN100411141C CN 100411141 C CN100411141 C CN 100411141C CN B2006100966417 A CNB2006100966417 A CN B2006100966417A CN 200610096641 A CN200610096641 A CN 200610096641A CN 100411141 C CN100411141 C CN 100411141C
- Authority
- CN
- China
- Prior art keywords
- ohmic contact
- sic mesfet
- ion
- photo
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明针对现有的碳化硅器件采用的台面隔离所存在的加工困难,成品率低的问题,公开了一种利用离子注入法获得高的电学隔离性能的碳化硅器件的电学隔离方法,它通过光敏薄膜图形划定器件的有源区和非有源区;利用光敏薄膜作掩模对SiC MESFET外延材料进行干法刻蚀形成浅槽;通过自对准的方法对SiC MESFET外延材料进行离子注入,在材料和器件不受光敏薄膜保护的部分形成高阻的损伤区。在对器件进行电学隔离的同时避免了工艺复杂化,有利于提高成品率。
Description
技术领域
本发明涉及一种半导体器件的制造工艺,尤其是碳化硅半导体器件的电学隔离工艺,具体地说是一种碳化硅器件的电学隔离方法。
背景技术
SiC材料具有宽禁带宽度、高临界击穿电场、高热导率和高饱和电子漂移速率等优异的特性,是制作微波大功率器件的理想材料。例如,4H SiC的禁带宽度为3.26eV,击穿电场达3×106V/cm,热导率高达4.9W/cm·K,电子饱和漂移速度达到2×107cm/s。SiC材料优异的击穿特性使得SiC微波器件可以承受非常高的电压,而高工作电压和较低的工作电流意味着较高的输出阻抗,这为简化了电路的匹配设计提供了方便。同时,SiC材料非常好的导热性能方便了器件的热设计,提高了器件的工作温度,减小甚至除去了冷却装置所占的空间和重量,使功率器件达到很高的集成度。
SiC金属半导体场效应晶体管(MESFET)及其电路凭借其卓越的性能和可靠性获得了很大的重视。例如,中国专利CN 1441965A一般性地描述了SiCMESFET的制造方法。美国专利No.5,925,895描述了采用n+源和漏欧姆接触层以及p型缓冲层的SiC MESFET,还描述了消除降低MESFET高频性能的表面效应的一种结构。尽管这些专利中进行了关于器件制作的报道,SiC MESFET的器件工艺中还存在可以进一步改进的地方。
为了保证器件和电路能够正常工作,必须实现器件有源区之间的电学隔离。最常用的SiC MESFET器件隔离方法是台面隔离,它通过在器件有源区之间形成沟槽来实现器件之间的隔离。如图1所示为采用台面隔离的SiC MESFET示意图,SiC MESFET外延结构包括衬底1、缓冲层2和沟道层3,器件制作在由沟道层2和缓冲层3组成的台面上。由于缓冲层2通常不具有高阻特性,为了获得较好的隔离效果,沟槽的深度必须延伸到缓冲层2中一定深度。这意味着台面必须具有相当的高度,一般为300纳米到500纳米,互连线在跨过台面的过程中容易发生断裂,不利于器件的成品率的提高。而对于具有n+欧姆接触层的SiC MESFET外延结构,如图2所示,器件隔离的台面高度还要更高,通常要达到400纳米到700纳米,互连线跨过台面更加困难。对于较高的台面高度,可以采取平整化的工艺,在SiC MESFET材料和器件表面生长与台面高度相同的绝缘介质,并选择性的去除有源区上的介质,从而形成平整的器件表面,解决互连问题。但是,平整化工艺具有较高的难度,不利于器件成品率的提高。
发明内容
本发明的目的是针对现有的碳化硅器件采用的台面隔离所存在的加工困难,成品率低的问题发明一种利用离子注入法获得高的电学隔离性能的碳化硅器件的电学隔离方法。
本发明的技术方案是:
一种碳化硅器件的电学隔离方法,包括对带有欧姆接触层4的碳化硅器件的电学隔离方法和对不带有(欧姆)欧姆接触层4的碳化硅器件的电学隔离方法,其特征是:
(一)对带有欧姆接触层4的碳化硅器件的电学隔离方法包括以下步骤:
第一步,在SiC MESFET的欧姆接触层4上形成第一欧姆接触区5作为源电极;
第二步,在欧姆接触层4上与第一欧姆接触区5相距2微米到5微米的地方形成第二欧姆接触区6作为漏电极;
第三步,在SiC MESFET材料和器件表面淀积形成牺牲氧化膜7;
第四步,利用光敏薄膜8覆盖SiC MESFET器件的有源区;
第五步,利用干法刻蚀在牺牲氧化膜7及SiC MESFET器件未覆盖光敏薄膜8保护的部分形成浅槽;
第六步,利用离子注入法向SiC MESFET器件表面注入离子9,使不受光敏薄膜8保护的部分形成高阻的损伤区10;
第七步,通过清除牺牲氧化膜7而达到将光敏薄膜8清除的目的;
(二)对不带有欧姆接触层4的碳化硅器件的电学隔离方法包括以下步骤:
第一步,在SiC MESFET的第一选择掺杂区14上形成第一欧姆接触区5作为源电极;
第二步,在与第一欧姆接触区5相距2微米到5微米的第二选择掺杂区15上形成第二欧姆接触区6作为漏电极;
第三步,在SiC MESFET器件表面淀积形成一层牺牲氧化膜7;
第四步,利用光敏薄膜8覆盖在SiC MESFET器件的有源区上;
第五步,利用腐蚀法将牺牲氧化膜7上未覆盖光敏薄膜8部分腐蚀掉;
第六步,利用离子注入法向SiC MESFET器件注入离子9,使未覆盖光敏薄膜8部分受到离子轰击后形成高阻的损伤区10;
第七步,通过清除牺牲氧化膜7而达到将光敏薄膜8清除的目的。
所述的牺牲氧化膜7包括但不限于氧化硅(Si02)、氮氧化硅SiON),其厚度为50纳米到500纳米;牺牲氧化膜7的淀积方法包括但不限于溅射法、电子束蒸发法、等离子体增强化学汽相淀积法(PECVD)。
所述的光敏薄膜8的厚度为2微米到8微米。
所述的牺牲氧化膜7的腐蚀法包括湿法腐蚀或干法刻蚀,干法刻蚀的方法包括但不限于反应离子刻蚀(RIE)、感应耦合等离子(ICP)刻蚀。
向SiC MESFET器件注入的离子9包括但不限于氢、氦、硼离子,并采用多能量的复合离子注入的方法。
所述的刻蚀形成的浅槽纵向伸展到欧姆接触层4之下。
所述的损伤区10纵向伸展到沟道层3之下或衬底1中;损伤区10中的注入离子的浓度不小于沟道层3和缓冲层2中的掺杂浓度。
本发明的原理是通过高能量的离子束轰击半导体材料的表面,在器件的有源区及其下的一定深度内形成损伤,这一损伤区具有高阻特性,从而实现器件之间的电学隔离。如图3所示为采用离子注入隔离的SiC MESFET示意图,图3中的SiC MESFET材料结构包括衬底1、缓冲层2和沟道层3,器件之间的沟道层3和缓冲层2被高能量的离子束轰击形成了高阻特性的损伤区10,实现了器件之间的电学隔离。图3中的选择掺杂区14和15是为了制作高质量源漏区欧姆接触通过离子注入和退火激活而形成的高掺杂区。由于离子注入的器件隔离方法是完全平面化的器件工艺,因此方便了器件的互连以及其它器件工艺的实现,有助于器件性能和成品率的提高。
对于具有n+欧姆接触层的SiC MESFET外延结构,仅靠高能离子轰击的方法不能直接获得很好的器件隔离效果,需要结合刻蚀浅槽的方法。如图4所示为采用浅槽刻蚀结合离子注入隔离的SiC MESFET示意图,图4中的SiCMESFET材料结构包括衬底1、缓冲层2、沟道层3和欧姆接触层4,首先在器件之间刻蚀浅槽,浅槽深度略大于欧姆接触层4的厚度,再利用高能量的离子束轰击形成了高阻特性的损伤区10,从而实现器件之间的电学隔离。由于浅槽的深度通常不超过300纳米,因此不会引起器件互连的断裂问题,避免了由于台面和平整化工艺带来的复杂的器件工艺流程,有利于提高器件的成品率。
在本发明针对二种不同结构的器件提供了大致相同的方法,其中对于不带欧姆接触层4的碳化硅器件而言,其方法可概括为:在器件源电极和漏电极形成之后,优选地在SiC MESFET材料表面淀积一层牺牲氧化膜,牺牲氧化膜包括但不限于氧化硅(SiO2)和氮氧化硅(SiON),淀积的方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD);用掩模将SiCMESFET材料和器件不需要进行离子注入的地方实行保护,优选的掩模是光敏薄膜;最后利用离子轰击在SiC MESFET材料和器件不受保护的部分形成高阻的损伤区,实现器件之间的电学隔离。
对于带有欧姆接触层4的碳化硅器件而言,其隔离方法或概述为:在器件的源电极和漏电极形成之后,优选地在SiC MESFET材料表面淀积一层牺牲氧化膜,牺牲氧化膜包括但不限于氧化硅(SiO2)和氮氧化硅(SiON),淀积的方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD);用掩模将SiC MESFET材料和器件表面不需要进行干法刻蚀和离子注入的地方进行保护,优选的掩模是光敏薄膜;利用干法刻蚀在材料和器件表面不受保护的部分形成浅槽,刻蚀方法包括但不限于反应离子刻蚀(RIE)和感应耦合等离子(ICP)刻蚀;最后通过离子轰击在材料和器件不受保护的部分形成高阻的损伤区,从而实现SiC MESFET器件之间的电学隔离。
本发明具有以下优点:
本发明从根本上消除了台面隔离可能造成的互连断裂问题,从而可大大提高器件的性能和成品率,简化了制造工艺,可降低生产成本。
附图说明
图1为现有台面隔离的不带有欧姆接触层的SiC MESFET器件的剖面图。
图2为现有的台面隔离的带有欧姆接触层的SiC MESFET的剖面图。
图3为本发明的离子注入隔离的不带有欧姆接触层SiC MESFET的剖面图。
图4为本发明的浅槽刻蚀结合离子注入隔离的带有欧姆接触层的SiCMESFET的剖面图。
图5A-5C为本发明的实施例一的制造方法过程示意图。
图6A-6D为本发明的实施例二的制造方法过程示意图。
具体实施方式
下面结构附图和实施例对本发明作进一步的说明。
实施例一。
如图5A-5C所示。
如图5A所示,在SiC MESFET的选择掺杂区14上形成第一欧姆接触区5作为源电极,在与第一欧姆接触区5相距2微米到5微米的选择掺杂区15上形成第二欧姆接触区6作为漏电极。选择掺杂区14和15通过注入氮或磷离子并高温退火获得。优选地在SiC MESFET材料表面淀积一层牺牲氧化膜7,厚度为50纳米到500纳米,牺牲氧化膜包括但不限于氧化硅(SiO2)和氮氧化硅(SiON),淀积的方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD);利用光敏薄膜8将SiC MESFET材料和器件表面不需要进行离子注入的地方进行保护,光敏薄膜8的优选厚度为2微米到8微米。
利用光敏薄膜8作掩模腐蚀牺牲氧化膜7,露出SiC MESFET器件之间需要注入隔离的区域,腐蚀方法为湿法腐蚀或干法刻蚀,干法刻蚀的方法包括但不限于反应离子刻蚀(RIE)和感应耦合等离子(ICP)刻蚀。对SiC MESFET材料和器件进行离子注入,注入的离子种类包括但不限于氢、氦、硼,如图5B所示,在材料和器件不受保护的部分形成高阻的损伤区10。离子注入采用多能量的复合注入的方法,注入的最大能量保证损伤区10纵向伸展到沟道层3之下,并优选地伸展到衬底1,离子注入的剂量使得损伤区10内注入离子的浓度不小于沟道层3和缓冲层2的掺杂浓度。
当离子注入隔离完成后,利用有机溶剂去除光敏薄膜8。离子注入后的光敏薄膜8通常很难清除干净,利用牺牲氧化膜7来清除材料和器件表面残余的光敏薄膜,去除牺牲氧化膜的方法包括但不限于湿法腐蚀。
在SiC MESFET上形成栅电极13并作金属互连11和12,就得到了如图5C所示的器件。
实施例二。
如图6A-6D所示。
如图6A所示,在SiC MESFET的欧姆接触层4上形成第一欧姆接触区5作为源电极,在欧姆接触层4上与第一欧姆接触区5相距2微米到5微米的地方形成第二欧姆接触区6作为漏电极。优选地在SiC MESFET材料表面淀积一层牺牲氧化层7,厚度为50纳米到500纳米,牺牲氧化介质层包括但不限于氧化硅(SiO2)和氮氧化硅(SiON),淀积的方法包括但不限于溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD);用光敏薄膜8将SiC MESFET材料和器件表面不需要进行刻蚀和离子注入的地方进行保护,光敏薄膜8的优选厚度为2微米到8微米。
如图6B所示,利用光敏薄膜8作刻蚀掩模,通过干法刻蚀在SiC MESFET材料和器件表面不受保护的部分形成浅槽,浅槽的深度伸展到欧姆接触层4以下,刻蚀方法包括但不限于反应离子刻蚀(RIE)和感应耦合等离子(ICP)刻蚀。
如图6C所示,对SiC MESFET材料和器件进行离子注入,注入的离子种类包括但不限于氢、氦、硼,在材料和器件不受保护部分成高阻的损伤区10。离子注入采用多能量的复合注入的方法,注入的最大能量保证损伤区10纵向伸展到沟道层3之下,并优选地伸展到衬底1;离子注入的剂量使得损伤区10内注入离子的浓度不小于沟道层3和缓冲层2的掺杂浓度。
当离子注入隔离完成后,利用有机溶剂去除光敏薄膜8。离子注入后的光敏薄膜8通常很难清除干净,可以利用牺牲氧化层7来清除材料和器件表面残余的光敏薄膜,去除牺牲氧化层的方法包括但不限于湿法酸腐蚀。
利用干法刻蚀在第一欧姆接触区5和第二欧姆接触区6之间形成宽槽,宽槽深度不小于欧姆接触层4的厚度,刻蚀方法包括但不限于反应离子刻蚀(RIE)和感应耦合等离子(ICP)刻蚀。在SiC MESFET上形成栅电极13并作金属互连11和12,就得到了如图6D所示的器件。
Claims (7)
1. 一种碳化硅器件的电学隔离方法,包括对带有欧姆接触层(4)的SiC MESFET器件的电学隔离方法和对不带有欧姆接触层(4)的SiC MESFET器件的电学隔离方法,其特征是:
(一)对带有欧姆接触层(4)的SiC MESFET器件的电学隔离方法包括以下步骤:
第一步,在SiC MESFET器件的欧姆接触层(4)上形成第一欧姆接触区(5)作为源电极;
第二步,在欧姆接触层(4)上与第一欧姆接触区(5)相距2微米到5微米的地方形成第二欧姆接触区(6)作为漏电极;
第三步,在SiC MESFET器件表面淀积形成牺牲氧化膜(7);
第四步,利用光敏薄膜(8)覆盖SiC MESFET器件的有源区;
第五步,利用干法刻蚀在牺牲氧化膜(7)及SiC MESFET器件未覆盖光敏薄膜(8)保护的部分形成浅槽;
第六步,利用离子注入法向SiC MESFET器件表面注入离子(9),使不受光敏薄膜(8)保护的部分形成高阻的损伤区(10);
第七步,通过清除牺牲氧化膜(7)而达到将光敏薄膜(8)清除的目的;
(二)对不带有欧姆接触层(4)的SiC MESFET器件的电学隔离方法包括以下步骤:
第一步,在SiC MESFET的第一选择掺杂区(14)上形成第一欧姆接触区(5)作为源电极;
第二步,在与第一欧姆接触区(5)相距2微米到5微米的第二选择掺杂区(15)上形成第二欧姆接触区(6)作为漏电极;
第三步,在SiC MESFET器件表面淀积形成一层牺牲氧化膜(7);
第四步,利用光敏薄膜(8)覆盖在SiC MESFET器件的有源区上;
第五步,利用腐蚀法将牺牲氧化膜(7)上未覆盖光敏薄膜(8)部分腐蚀掉;
第六步,利用离子注入法向SiC MESFET器件注入离子(9),使未覆盖光敏薄膜(8)部分受到离子轰击后形成高阻的损伤区(10);
第七步,通过清除牺牲氧化膜(7)而达到将光敏薄膜(8)清除的目的。
2. 根据权利要求1所述的碳化硅器件的电学隔离方法,其特征是所述的牺牲氧化膜(7)包括氧化硅、氮氧化硅,其厚度为50纳米到500纳米;牺牲氧化膜(7)的淀积方法包括溅射法、电子束蒸发法、等离子体增强化学汽相淀积法。
3. 根据权利要求1所述的碳化硅器件的电学隔离方法,其特征是所述的光敏薄膜(8)的厚度为2微米到8微米。
4. 根据权利要求1所述的碳化硅器件的电学隔离方法,其特征是所述的牺牲氧化膜(7)的腐蚀法包括湿法腐蚀或干法刻蚀,干法刻蚀的方法包括反应离子刻蚀、感应耦合等离子刻蚀。
5. 根据权利要求1所述的碳化硅器件的电学隔离方法,其特征是向SiC MESFET器件注入的离子(9)包括氢、氦、硼离子,并采用多能量的复合离子注入的方法。
6. 根据权利要求1所述的碳化硅器件的电学隔离方法,其特征是所述的刻蚀形成的浅槽纵向伸展到欧姆接触层(4)之下。
7. 根据权利要求1所述的碳化硅器件的电学隔离方法,其特征是所述的损伤区(10)纵向伸展到沟道层(3)之下或衬底(1)中;损伤区(10)中的注入离子的浓度不小于沟道层(3)和缓冲层(2)中的掺杂浓度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100966417A CN100411141C (zh) | 2006-10-16 | 2006-10-16 | 碳化硅器件的电学隔离方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100966417A CN100411141C (zh) | 2006-10-16 | 2006-10-16 | 碳化硅器件的电学隔离方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1937205A CN1937205A (zh) | 2007-03-28 |
CN100411141C true CN100411141C (zh) | 2008-08-13 |
Family
ID=37954609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100966417A Expired - Fee Related CN100411141C (zh) | 2006-10-16 | 2006-10-16 | 碳化硅器件的电学隔离方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100411141C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024695A (zh) * | 2016-08-11 | 2016-10-12 | 成都海威华芯科技有限公司 | 用于GaN晶体管的器件隔离方法 |
CN108281352A (zh) * | 2018-01-26 | 2018-07-13 | 成都海威华芯科技有限公司 | 一种应用于氮化镓晶体管的器件隔离方法 |
CN112768574B (zh) * | 2021-04-08 | 2021-06-18 | 度亘激光技术(苏州)有限公司 | 半导体结构的形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5399900A (en) * | 1991-11-04 | 1995-03-21 | Eastman Kodak Company | Isolation region in a group III-V semiconductor device and method of making the same |
CN1441965A (zh) * | 2000-05-10 | 2003-09-10 | 克里公司 | 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法 |
-
2006
- 2006-10-16 CN CNB2006100966417A patent/CN100411141C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5399900A (en) * | 1991-11-04 | 1995-03-21 | Eastman Kodak Company | Isolation region in a group III-V semiconductor device and method of making the same |
CN1441965A (zh) * | 2000-05-10 | 2003-09-10 | 克里公司 | 碳化硅金属半导体场效应晶体管和制造碳化硅金属半导体场效应晶体管的方法 |
Non-Patent Citations (4)
Title |
---|
n沟道4H-SiC MESFET研究. 陈刚.固体电子学研究与进展,第25卷第2期. 2005 |
n沟道4H-SiC MESFET研究. 陈刚.固体电子学研究与进展,第25卷第2期. 2005 * |
采用注入隔离制造的AlGaN/GaN HEMTs器件. 肖东萍等.半导体学报,第25卷第4期. 2004 |
采用注入隔离制造的AlGaN/GaN HEMTs器件. 肖东萍等.半导体学报,第25卷第4期. 2004 * |
Also Published As
Publication number | Publication date |
---|---|
CN1937205A (zh) | 2007-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI542018B (zh) | 帶有集成肖特基二極體的mosfet | |
KR101020811B1 (ko) | 개선된 캐리어 이동도를 구비한 finfet과 그 형성방법 | |
CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
CN102420252B (zh) | 超高元胞密度深沟槽功率mos器件及其制造方法 | |
CN107403839B (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
JP2016537809A (ja) | 高エネルギードーパント注入技術を用いた半導体構造 | |
CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
CN108962977A (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
CN100411141C (zh) | 碳化硅器件的电学隔离方法 | |
CN112382655B (zh) | 一种宽禁带功率半导体器件及制备方法 | |
CN112599603A (zh) | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
CN101556967B (zh) | 功率半导体器件及其制造方法 | |
CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
CN209418507U (zh) | 一种常关型SiC基DMOSFET器件 | |
CN103378146B (zh) | 沟槽型金属氧化物半导体场效应管的制作方法 | |
CN115602714A (zh) | 一种沟槽型igbt终端及其制造方法 | |
CN108417637A (zh) | 一种多沟槽半导体功率器件及其制备方法 | |
CN111816709B (zh) | 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管 | |
CN109686792B (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 Termination date: 20181016 |