CN100410788C

CN100410788C - 像素结构

Info

Publication number: CN100410788C
Application number: CNB2005100017925A
Authority: CN
Inventors: 来汉中
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-01-19
Filing date: 2005-01-19
Publication date: 2008-08-13
Anticipated expiration: 2025-01-19
Also published as: CN1632674A

Abstract

本发明是关于一种像素结构，其包括一主动元件、一像素电极、一闸绝缘层、一保护层以及一垫层。主动元件是与扫描配线及数据配线电性连接，而像素电极是与主动元件电性连接。闸绝缘层是从主动元件延伸至像素电极下方，而保护层亦从主动元件延伸至像素电极下方，以覆盖住闸绝缘层。此外，垫层配置于保护层与闸绝缘层之间。而保护层与闸绝缘层中具有一沟渠，其位于扫描配线及/或数据配线与像素电极之间。垫层是位于沟渠的至少一侧，且垫层于朝向该沟渠侧具有一底切(undercut)。

Description

像素结构

技术领域

本发明涉及一种像素结构(pixel structure)，特别是涉及一种可避免相邻的像素电极短路的像素结构。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，阴极射线管(cathode ray tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(thin film transistor liquid crystaldisplay，TFT-LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的像素电极(pixel electrode，像素即为画素，以下均称为像素)所组成。而薄膜晶体管是用来作为液晶显示单元的开关元件。此外，为了控制个别的像素，通常会经由扫描配线(scanline)与数据配线(date line，数据即为资料，以下均称为数据)以选取特定的像素，并藉由提供适当的操作电压，以显示对应此像素的显示数据。

图1是现有习知的一种薄膜晶体管阵列基板的像素结构的上视图。请参阅图1所示，在现有习知的像素结构100a、100b中，像素电极110a、110b的形成方法是先于像素区域120a、120b内上形成一铟锡氧化物薄膜(indiumtin oxide film，ITO film)(图中未示)，之后再图案化此铟锡氧化物薄膜，以形成像素电极110a、110b。然而，在图案化铟锡氧化物薄膜的制程中，因制程控制等因素，常会有残留的铟锡氧化物(ITO residue)90产生，其容易使得相邻的像素电极110a、110b彼此之间短路，进而造成像素结构100a、100b无法正常驱动。

由此可见，上述现有的像素结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决像素结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。

有鉴于上述现有的像素结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的像素结构，能够改进一般现有的像素结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的像素结构存在的缺陷，而提供一种新型结构的像素结构，所要解决的技术问题是使其主要是藉由位于数据配线及/或扫描配线旁的沟渠，使残留的铟锡氧化物会在此沟渠处断开，以改善相邻像素电极之间非预期的短路现象，从而更加适于实用。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，基于上述与其他目的，本发明提出一种像素结构，其适于与一扫描配线及一数据配线电性连接。此像素结构包括一主动元件、一像素电极、一闸绝缘层、一保护层以及一第一垫层。其中，主动元件是与扫描配线及数据配线电性连接，而像素电极是与主动元件电性连接。闸绝缘层是从主动元件延伸至像素电极下方，而保护层亦从主动元件延伸至像素电极下方，以覆盖住闸绝缘层。此外，第一垫层配置于保护层与闸绝缘层之间。而保护层与闸绝缘层中具有一第一沟渠，且此第一沟渠是位于扫描配线及/或数据配线与像素电极之间。另外，第一垫层是位于第一沟渠的至少一侧，且第一垫层于朝向第一沟渠侧具有一第一底切。

上述的像素结构中，第一垫层例如包括至少一第一条状图案，其至少位于第一沟渠远离数据配线的一侧。此外，第一垫层的材质例如是非晶硅。

上述像素结构中，例如更包括一第一罩幕层，其位于闸绝缘层下方，其中第一沟渠是暴露出部分第一罩幕层，且第一垫层是位于第一罩幕层上方。

上述的像素结构中，例如更包括一第一顶盖层，其配置于第一垫层与保护层之间，且第一沟渠是将第一顶盖层暴露。此外，第一顶盖层的材质例如是氮化硅。

上述的像素结构中，例如更包括一第二垫层，其配置于保护层与闸绝缘层之间。而保护层与闸绝缘层中例如更具有一第二沟渠，且相对于第一沟渠，第二沟渠是位于扫描配线及/或数据配线远离像素电极的一侧。其中，第二垫层是位于第二沟渠的至少一侧，且第二垫层于朝向第二沟渠侧具有一第二底切。

上述的像素结构中，第二垫层例如包括至少一第二条状图案，其至少位于第二沟渠远离数据配线的一侧。此外，第二垫层的材质例如是非晶硅。

上述像素结构中，例如更包括一第二罩幕层，其位于闸绝缘层下方，其中第二沟渠是暴露出部分第二罩幕层，且第二垫层是位于第二罩幕层上方。

上述的像素结构中，例如更包括一第二顶盖层，其配置于第二垫层与保护层之间，且第二沟渠是将第二顶盖层暴露。此外，第二顶盖层的材质例如是氮化硅。

上述的像素结构中，例如更包括一第三垫层，其配置于数据配线与闸绝缘层之间。其中，第三垫层的材质例如是非晶硅。

本发明的像素结构因于扫描配线或/及数据配线旁设有至少一沟渠，其可使残留的铟锡氧化物在沟渠处断开，以改善相邻像素电极之间非预期的短路现象。此外，由于配置于沟渠旁的垫层在保护层与闸绝缘层之间形成底切，其可使附着于保护层与闸绝缘层的侧壁的铟锡氧化物无法连接，因此可更进一步地改善相邻像素电极之间非预期的短路现象。

经由上述可知，本发明是关于一种像素结构，其包括一主动元件、一像素电极、一闸绝缘层、一保护层以及一垫层。主动元件是与扫描配线及数据配线电性连接，而像素电极是与主动元件电性连接。闸绝缘层是从主动元件延伸至像素电极下方，而保护层亦从主动元件延伸至像素电极下方，以覆盖位闸绝缘层。此外，垫层配置于保护层与闸绝缘层之间。而保护层与闸绝缘层中具有一沟渠，其位于扫描配线及/或数据配线与像素电极之间。垫层是位于沟渠的至少一侧，且垫层于朝向该沟渠侧具有一底切(undercut)。

借由上述技术方案，本发明像素结构至少具有下列优点：

1、由于扫描配线或/及数据配线旁设有至少一沟渠，其可使残留的铟锡氧化物于沟渠处断开，因此可改善残留的铟锡氧化物造成相邻的像素电极彼此之间短路的现象。

2、由于配置于沟渠旁的垫层在保护层与闸绝缘层之间形成底切，其可使附着于保护层与闸绝缘层的侧壁上的铟锡氧化物无法连接。因此可更有效地降低残留的铟锡氧化物造成相邻的像素电极彼此之间短路的机率。

综上所述，本发明特殊结构的像素结构，其主要是藉由位于数据配线及/或扫描配线旁的沟渠，使残留的铟锡氧化物会在此沟渠处断开，以改善相邻像素电极之间非预期的短路现象。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的像素结构具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是为现有习知的一种薄膜晶体管阵列基板的像素结构的上视图。

图2是依照本发明一较佳实施例所述的一种像素结构的上视图。

图3A与图3B是为图2中的I-I’线的二种结构剖面图。

图4A与图4B是为图2中的I-I’线的另二种结构剖面图。

图5是依照本发明一较佳实施例所述的另一种像素结构的上视图。

图6A与图6B是为图5中的II-II’线的二种结构剖面图。

图7A与图7B是为图5中的II-II’线的另二种结构剖面图。

图8A与图8B是依照本发明一较佳实施例所述的又两种像素结构的上视图。

图9A与图9B是为图8A中的III-III’线的二种结构剖面图。

图10A与图10B是为图8A中的III-III’线的另二种结构剖面图。

图11A与图11B是绘示依照本发明一较佳实施例所述的再两种像素结构的上视图。

50：扫描配线 80：数据配线

90：铟锡氧化物 100a、100b、200a：像素结构

200b、200c、200d：像素结构 110a、110b：像素电极

220、220a、220b：像素电极 120a、120b：像素区域

210：主动元件 230：闸绝缘层

232：第一沟渠 234a、234b、242a、242b：侧壁

236：第二沟渠 240：保护层

250a：第一垫层 250b：第二垫层

250c：第三垫层 252a：第一底切

252b：第二底切 260a：第一罩幕层

260b：第二罩幕层 270a：第一顶盖层

270b：第二顶盖层

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的像素结构其具体实施方式、结构、特征及其功效，详细说明如后。

图2是依照本发明一较佳实施例所述的一种像素结构的上视图，而图3A与图3B是为图2中的I-I’线的二种结构剖面图。请先参阅图2与图3A所示，本实施例的像素结构200a适于与一扫描配线50及一数据配线80电性连接。此像素结构200a包括一主动元件210、一像素电极220、一闸绝缘层230、一保护层240以及一第一垫层250a。其中，主动元件210是与扫描配线50及数据配线80电性连接，而像素电极220是与主动元件210电性连接。闸绝缘层230是从主动元件210延伸至像素电极220下方，而保护层240亦从主动元件210延伸至像素电极220下方，以覆盖住闸绝缘层230。此外，第一垫层250a配置于保护层240与闸绝缘层230之间。而保护层240与闸绝缘层230中具有一第一沟渠232，且此第一沟渠232是位于数据配线80与像素电极220之间。另外，第一垫层250a是位于第一沟渠232的一侧，且第一垫层250a于朝向第一沟渠232侧具有一第一底切252a。

上述的像素结构200a中，主动元件210例如是薄膜晶体管或其他开关元件、像素电极220的材质例如是铟锡氧化物或是其他透明或不透明导电层、闸绝缘层230与保护层240的材质例如是氮化硅、氧化硅或其他介电材料。此外，第一垫层250a的材质例如是非晶硅，其被蚀刻率例如大于闸绝缘层230与保护层240的被蚀刻率。另外，第一垫层250a例如为一条状图案(stripe pattern)，其位于第一沟渠232远离数据配线80的一侧。亦即，第一沟渠232是位于数据配线80的右侧，而第一垫层250a则位于第一沟渠232的右侧。

在本发明一较佳实施例中，由于闸绝缘层230与保护层240中具有一第一沟渠232，其可使残留的铟锡氧化物90在第一沟渠232处断开。所以残留的铟锡氧化物90不容易造成像素结构200a的像素电极220与相邻的像素结构(图中未示)的像素电极220a短路。

值得注意的是，由于第一垫层250a的被蚀刻率大于保护层240与绝缘层230的被蚀刻率，因此以蚀刻法形成第一沟渠232时，第一垫层250a会于保护层240与闸绝缘层230之间形成一第一底切252a。而闸绝缘层230与保护层240的侧壁234a、242a因第一底切252a而不连续，所以即使有残留的铟锡氧化物90附着于闸绝缘层230与保护层240的侧壁234a、242a上，铟锡氧化物90同样会在第一底切252a处断开。因此，本实施例的像素结构200a可有效地防止像素电极220与相邻的像素结构的像素电极220a之间形成短路。

请参阅图2与图3B所示，在本发明一较佳实施例中，第一垫层250a亦可为二条状图案，其位于第一沟渠232的二侧。由于此二条状图案于保护层240与闸绝缘层230之间分别形成一第一底切252a。相较于图3A，在图3B中闸绝缘层230与保护层240的侧壁234b、242b亦不连续，所以可更进一步地防止附着于闸绝缘层230与保护层240的侧壁234b、242b上的铟锡氧化物90彼此连接。因此，在图3B中所绘示的像素结构200a可更有效地防止像素电极220与相邻的像素结构的像素电极220a产生非预期的短路现象。

图4A与图4B是为图2中的I-I’线的另二种结构剖面图。请同时参阅图4A与图4B所示，其中图4A与图3A相似，而图4B与图3B相似，以下仅针对不同之处进行说明。在图4A与图4B所绘示的像素结构200a中，例如更包括一第一罩幕层260a，其位于闸绝缘层230下方，其中第一沟渠232是暴露出部分第一罩幕层260a，且第一垫层250a是位于第一罩幕层260a上方。此外，像素结构200a中例如更包括一第一顶盖层270a，其配置于第一垫层250a与保护层240之间，且第一沟渠232是将第一顶盖层260a暴露。另外，像素结构200a中，例如更包括一第三垫层250c，其配置于数据配线80与闸绝缘层230之间。

在本发明一较佳实施例中，第一罩幕层260a的材质例如是金属，其用以当作一微影蚀刻制程的罩幕。更详细地说，此微影蚀刻制程是从像素结构200a的底部进行曝光，并以第一罩幕层260a当作罩幕，定义出第一顶盖层270a的位置。此外，第一顶盖层270a的材质例如是氮化硅，其与数据配线80是用以当作蚀刻罩幕，以分别定义出第一垫层250a与第三垫层250c。其中，第三垫层250c的材质例如是非晶硅。另外，有关于图4A与图4B中所绘示的像素结构200a，其用以防止像素电极220与相邻的像素结构的像素电极220a彼此之间短路的方式与前述相似，在此将不再重述。

图5是依照本发明一较佳实施例所述的另一种像素结构的上视图，而图6A与图6B是为图5中的II-II’线的二种结构剖面图。请同时参阅图5所示、图6A与图6B，其中图5与图2相似，图6A与图3A相似，而图6B与图3B相似，以下仅针对不同处进行说明。相较于图3A与图3B，在图6A与图6B所示的像素结构200b更包括一第二垫层250b，其配置于保护层240与闸绝缘层230之间。而保护层240与闸绝缘层230中更具有一第二沟渠236，且第二沟渠236是位于数据配线80远离像素电极220的一侧。其中，第二垫层250b是位于第二沟渠236的至少一侧，且第二垫层250b于朝向第二沟渠236侧具有一第二底切252b。

在本发明一较佳实施例中，第二垫层250b例如是一条状图案，其位于第二沟渠236远离数据配线80的一侧(如图6A所示)。亦即，第二垫层250b是位于第二沟渠236的左侧。此外，第二垫层250b亦可为二条状图案，其位于第二沟渠236的二侧(如图6B所示)。另外，第二垫层250b的材质例如是非晶硅，其被蚀刻率例如是大于保护层240与闸绝缘层230的被蚀刻率。因此在以蚀刻法形成第二沟渠236时，第二垫层250b会于保护层240与闸绝缘层230之间形成第二底切252b。

由于图6A与图6B所示的像素结构200b比图3A与图3B所示的像素结构200a多出一第二沟渠236，而且第二垫层250b于闸绝缘层230与保护层240之间是形成第二底切252b。因此，在图6A与图6B中所示的像素结构200b，可更大幅度地降低像素电极220与相邻的像素结构的像素电极220a彼此之间短路的机率。

值得注意的是，在本发明一较佳实施例中，第一垫层250a与第二垫层250b亦可分别为一条状图案与二条状图案，其分别位于第一沟渠232的右侧以及第二沟渠236的二侧。或者，第一垫层250a与第二垫层250b分别为二条状图案与一条状图案，其分别位于第一沟渠232的二侧以及第二沟渠236的左侧。

图7A与图7B为图5中的II-II’线的另二种结构剖面图。请同时参阅图7A与图7B所示，其中图7A与图6A相似，而图7B与图6B相似，以下仅针对不同处进行说明。相较于图6A与图6B，在图7A与图7B所示的像素结构200b中，例如更包括一第一罩幕层260a及一第二罩幕层260b，其位于闸绝缘层230下方。此外，第一沟渠232与第二沟渠236是分别暴露出部分第一罩幕层260a与部分第二罩幕层260b，而第一垫层250a与第二垫层250b是分别位于第一罩幕层260a与第二罩幕层260b上方。

在图7A与图7B所示的像素结构200b中，例如更包括一第三垫层250c、第一顶盖层270a与一第二顶盖层270b。其中，第三垫层250c是配置于数据配线80与闸绝缘层230之间。此外，第一顶盖层270a与一第二顶盖层270b分别配置于第一垫层250a与保护层240之间以及第二垫层250b与保护层240之间。而第一沟渠232与第二沟渠236是分别暴露出第一顶盖层270a与第二顶盖层270b。

在本发明一较佳实施例中，第二罩幕层260b的材质例如是金属，而第二顶盖层270b的材质例如是氮化硅。此外，有关于第二罩幕层260b及第二顶盖层270b的功用与前述的第一罩幕层260a及第一顶盖层270b的功用相似。另外，图7A与图7B中所示的像素结构200b，其用以防止像素电极220与相邻的像素结构的像素电极220a彼此之间短路的方式与前述相似，在此将不再重述。

图8A与图8B是依照本发明一较佳实施例所述的又两种像素结构的上视图，而图9A与图9B是为图8A中的III-III’线的二种结构剖面图。请同时参阅图8A所示、图9A与图9B，本实施例的像素结构200c与图2中所示的像素结构200a最大的差别在于像素结构200c中，第一沟渠232是同时位于扫瞄配线50及数据配线80与像素电极220之间，以进一步防止残留的铟锡氧化物90使像素电极220与相邻的像素结构(图中未示)的像素电极220b彼此之间短路的现象。相较于图2，在图8A中所示的像素结构200c不仅可防止像素电极220与相邻的像素结构的像素电极220a彼此之间短路(如图3A与图3B所示)，还可防止像素电极220与相邻的像素结构的像素电极220b彼此之间短路(如图9A与图9B所示)。因此，图8A中所示的像素结构200c，可降低残留的铟锡氧化物90导致像素电极220、220a、220b彼此之间短路的机率。

请参阅图8B所示，在像素结构200c中，保护层240与该闸绝缘层230中例如更具有第二沟渠236，其位于扫描配线50及数据配线80远离该像素电极220的一侧，以进一步降低残留的铟锡氧化物90导致像素电极220、220a、220b彼此之间短路的机率。

图10A与图10B是为图8A中的III-III’线的另二种结构剖面图。请同时参阅图10A与图10B所示，其中图10A与图9A相似，而图10B与图9B相似，其不同处在于图10A与图10B中所示的像素结构200c更包括一第一罩幕层260a与一第一顶盖层270a。其中，有关于第一罩幕层260a及第一顶盖层270a的功用与前述相似，而图10A与图10B中所示的像素结构200c，其用以防止像素电极220与相邻的像素结构的像素电极220b彼此之间短路的方式与图9A及图9B中所述相似，在此将不再重述。

图11A与图11B是依照本发明一较佳实施例所述的再两种像素结构的上视图。请参阅图11A与图11B所示，其分别与图8A及图8B相似，不同处在于图8A中所示的像素结构200c中，第一沟渠232是同时位于扫瞄配线50及数据配线80与像素电极220之间，而在图11A中所示的像素结构200d中，第一沟渠232是位于扫瞄配线50与像素电极220之间。此外，在图11B中第二沟渠236是位于扫瞄配线50远离像素电极220的一侧。换言之，本发明一较佳实施例中，第一沟渠232亦可仅位于扫瞄配线50与像素电极220之间，而第二沟渠236亦可仅位于扫瞄配线50远离像素电极220的一侧，以防止像素电极220与相邻的像素结构的像素电极220b(如图9A与图9B所示)彼此之间短路。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1. 一种像素结构，其与一扫描配线及一数据配线电性连接，特征在于该像素结构包括：

一主动元件，与该扫描配线及该数据配线电性连接；

一像素电极，与该主动元件电性连接；

一闸绝缘层，从该主动元件延伸至该像素电极下方；

一保护层，从该主动元件延伸至该像素电极下方，以覆盖住该闸绝缘层；以及

一第一垫层，配置于该保护层与该闸绝缘层之间，该保护层与该闸绝缘层中具有一第一沟渠，且该第一沟渠是位于该扫描配线及/或该数据配线与该像素电极之间，其中该第一垫层是位于该第一沟渠的至少一侧，且该第一垫层于朝向该第一沟渠侧具有一第一底切。

2. 根据权利要求1所述的像素结构，其特征在于其中所述的第一垫层包括至少一第一条状图案，其至少位于该第一沟渠远离该数据配线的一侧。

3. 根据权利要求1所述的像素结构，其特征在于其中所述的第一垫层的材质包括非晶硅。

4. 根据权利要求1所述的像素结构，其特征在于更包括一第一罩幕层，位于该闸绝缘层下方，其中该第一沟渠是暴露出部分该第一罩幕层，且该第一垫层是位于该第一罩幕层上方。

5. 根据权利要求4所述的像素结构，其特征在于更包括一第一顶盖层，配置于该第一垫层与该保护层之间，且该第一沟渠是将该第一顶盖层暴露。

6. 根据权利要求5所述的像素结构，其特征在于其中所述的第一顶盖层的材质包括氮化硅。

7. 根据权利要求1所述的像素结构，其特征在于更包括一第二垫层，配置于该保护层与该闸绝缘层之间，而该保护层与该闸绝缘层中更具有一第二沟渠，且相对于该第一沟渠，该第二沟渠是位于该扫描配线及/或该数据配线远离该像素电极的一侧，其中该第二垫层是位于该第二沟渠的至少一侧，且该第二垫层于朝向该第二沟渠侧具有一第二底切。

8. 根据权利要求7所述的像素结构，其特征在于其中所述的第二垫层包括至少一第二条状图案，其至少位于该第二沟渠远离该数据配线的一侧。

9. 根据权利要求7所述的像素结构，其特征在于其中所述的第二垫层的材质包括非晶硅。

10. 根据权利要求7所述的像素结构，其特征在于更包括一第二罩幕层，位于该闸绝缘层下方，其中该第二沟渠是暴露出部分该第二罩幕层，且该第二垫层是位于该第二罩幕层上方。

11. 根据权利要求10所述的像素结构，其特征在于更包括一第二顶盖层，配置于该第二垫层与该保护层之间，且该第二沟渠是将该第二顶盖层暴露。

12. 根据权利要求11所述的像素结构，其特征在于其中所述的第二顶盖层的材质包括氮化硅。

13. 根据权利要求1所述的像素结构，其特征在于更包括一第三垫层，配置于该数据配线与该闸绝缘层之间。

14. 根据权利要求13所述的像素结构，其特征在于其中所述的第三垫层的材质包括非晶硅。