CN100394300C - 投影仪梯形校正系统 - Google Patents

Abstract

一种投影仪梯形校正系统，在投影仪的视频流的输出端采用投影仪梯形校正系统进行图形处理，先经过AD转换电路进行数字化信号，处理完成后以DA转换电路转换成模拟信号输出，以FPGA芯片作为图像处理核心芯片，FPGA芯片与微处理器的数据与控制端口连接，由微处理器控制FPGA执行运算，微处理器附设有存储器、时钟和电源模块，图像处理软件对视频信号处理，其中预处理采用Kaiser窗和Sinc函数滤波器进行滤波，校正采用行插值算法和ZEROPAD边缘锯齿校正技术，芯片之间的信号通信采用I²C总线连接。解决了校正范围与锯齿失真的矛盾问题，可以实现在-50度到+50度的垂直梯形校正范围内，肉眼无法发觉锯齿噪声。

Description

投影仪梯形校正系统

技术领域

本发明涉及投影仪中应用的一种新的梯形校正系统。

背景技术

在投影仪的使用中，投影仪的位置尽可能要与投影屏幕成直角才能保证投影效果。如果无法保证二者的垂直，画面就会产生梯形。投影仪摆在桌面上，很难保证“垂直”。在这种情况下，就需要使用“梯形校正功能”来校正梯形，保证画面成标准的矩形。梯形校正通常有两种方法：光学梯形校正，数码梯形校正。光学梯形校正是指通过调整镜头的物理位置来达到调整梯形的目的，但当物理位置有局限时，这种办法就有困难了；数码梯形校正是指通过软件来调整。目前，几乎所有的投影机厂商都采用了数码梯形校正技术，这种办法很便宜，但调整的速度很慢。

CN03120477.5执行梯形畸变校正的投影仪，投影仪包括：触发确定模块，该触发确定模块被设计成确定预定的触发状态，该预定的触发状态包括在除了执行梯形畸变校正的指令以外的投影图像的正常程序中；仰角检测模块，该仰角检测模块被设计成检测投影仪的仰角；和梯形畸变校正模块，该梯形畸变校正模块被设计成响应触发状态基于仰角执行梯形畸变校正。

CN02802668.3在对显示面位于任意方向的投影仪中校正梯形失真的方法及系统，通过该方法校正在对显示面位于任意方向的投影仪中的梯形失真。相对于显示面测量投影仪的光轴仰角、摆角及方位角。从仰角、摆角及方位角求出平面投射变换矩阵。由投影仪投影的源图像根据平面投射变换扭曲并投影到显示面上。

CN200510059737.1投影仪的梯形修正，本发明提供修正由于预先设想的假想投影面与现实的投影面之间的倾斜而发生的输出图像相对输入图像的畸变的投影仪。该修正根据修正用图像投影的现实的投影面的亮度的峰值位置的移动量，来推定假想投影面与现实的投影面之间的倾斜引起的图像的畸变量。修正用图像构成使峰值位置的从图像投射部看的与峰值位置移动量对应的变化量比全白图案图像更接近倾斜的角度。

本发明提出一种新型的数码校正装置，并经过模拟验证实现，将本电路交付给MPW，最后做成专用的芯片来实现梯形校正功能，这样的校正技术质量好，使用方便。

发明内容

本发明的目的是公开一种价格低廉的投影仪的梯形校正系统，可与任何投影仪产品相配套，只要使用这样的梯形校正系统——芯片产品，接入到的显示控制芯片上，就可以实现画面的梯形校正功能，降低产品成本；并可以修正消除某些高端投影仪产品经校正后的图像边缘上仍会有锯齿现象的问题，使图像质量更加清晰；使用本发明开发的梯形校正系统，接入到没有梯形校正功能的投影仪上，也可以方便的完成梯形校正功能，从而使低端投影仪可以获得高端投影仪所能达到的显示效果。

本发明的目的是这样实现的：

一种投影仪梯形校正系统，在投影仪的视频流的输出端采用投影仪梯形校正系统进行图形处理，先经过AD转换电路进行数字化处理，尤其以FPGA芯片作为图像处理核心芯片，FPGA芯片与微处理器的数据与控制端口连接，由微处理器控制FPGA执行运算，微处理器附设有存储器、时钟和电源模块，通过采用图像处理软件处理，其中预处理采用Kaiser窗函数和Sinc函数滤波器进行滤波，校正采用行插值算法和ZEROPAD边缘锯齿校正技术，解决了校正范围与锯齿失真的矛盾问题，可以实现在-50度到+50度的垂直梯形校正范围内，肉眼无法发觉锯齿噪声。

FPGA芯片输入的数据流利用多个“数据缓冲和处理模块”；并通过“输入数据选择单元”的切换，将输入的数据流缓存到另一“数据缓冲模块”，输入数据流和输出数据流都是连续不断的，没有任何停顿，因此非常适合对数据流进行流水线式处理。完成数据的无缝缓冲与处理。

本发明以价格低廉的现场可编程门阵列FPGA芯片作为图像处理核心，实现了快速图像信息的处理，达到了本发明的目的。与其他中小规模集成电路相比，选用FPGA的优点主要在于它有很强的灵活性，即可以方便地通过对逻辑结构的修改和配置，实现系统的升级，这样对电路的修改和维护非常方便。

关键的部分算法简介：

Kaiser Window的算法要点：

$\left(\mathrm{float}\right)\mathrm{As}=[13.36\×\mathrm{dtran}\_\mathrm{width}\×\frac{\mathrm{Nc}-1}{\mathrm{Nph}}]+7.95$

$\mathrm{\β}=\left\{\begin{array}{cc}0& \mathrm{if\; As}\≤21\\ 0.5842\×{(\mathrm{As}-21)}^{04}+0.07886\×(\mathrm{As}-21)& \mathrm{else\; if}21\mathrm{p\; As}\≤50\\ 0.1102\×(\mathrm{As}-0.87)& \mathrm{else\; if\; As\; f}50\end{array}\right.$

$W\left(n\right)=\left\{\begin{array}{cc}\frac{1}{I_0\left(\mathrm{\β}\right)}\×I_0\left[\mathrm{\β}\sqrt{1-{\left(\frac{n}{0.5\×\mathrm{Nc}}\right)}^2}\right]& \mathrm{if}-\frac{\mathrm{Nc}}{2}\≤n\≤\frac{\mathrm{Nc}}{2}\\ 0& \mathrm{otherwise}\end{array}\right.$

$I_0\left(x\right)=1+\underset{k=1}{\overset{20}{\mathrm{\Σ}}}{\left[\frac{{\left(0.5x\right)}^k}{k!}\right]}^2$

本发明的特点：采用本发明的矫正装置，可以矫正高低档投影仪由于位置局限出现的图像失真问题，从而达到很好的显示效果。具有以下特点：

1)垂直梯形矫正角度：从-50度到+50度(从上到下)

2)完美的锯齿降噪

3)I²C接口技术

附图说明

图1为本发明实施的电路框图

图2为本发明整体框图

图3为发明方法中的Kaiser窗函数图

图4是Sinc函数滤波器计算软件流程图

图5是本发明FPGA的配置时序图

图6是本发明MCU和FPGA的连接图

具体实施方式

以下结合附图并通过实施例对本发明作进一步说明：

如图1电路框图所示，VGA输入后，经过AD9888模数转换芯片形成数字的行场同步和RGB信号，然后传递到FPGA的输入接口部分中，通过对时钟信号和行同步信号的计数来检测输入分辨率，如果有改变，就对行场信号进行整形，经过FPGA内的梯形校正模块作用后，传递给输出接口部分，输出部分对行场信号进行反整形。RGB信号送入梯形校正模块进行处理，处理结果传递给数模转换芯片THS8135进行DA转换成模拟RGB信号输出。

如图2电路整体框图所示：电路分FPGA核心处理模块，AD/DA转换模块，电源模块，时钟模块，控制模块，I²C模块。FPGA负责对输入输出的信号进行整形和梯形校正算法的实现；AD/DA转换模块实现信号的数字化和模拟化转换；电源模块负责产生芯片所需的各种电压；时钟电路产生所需的各种时钟；控制模块完成对各个器件的控制；I²C总线模块完成对各部分信号通信的控制。

如图3和图4Kaiser窗函数和Sinc函数滤波器计算流程图所示：FPGA在接收到输入图像后，进行倾斜角度的计算，然后将图像分组，计算参数初始值，各点参数变化，最后带入公式得出滤波结果。

在垂直方向上校正的缩放率scale_down_factor来表示，angle是投影屏幕倾斜的角度，由使用者来设定。算法如下：

scope＝20.5*PI/180

if(angle＞20)

     A＝((float)angle/1.15)*PI/180

else

     A＝(float)angle*PI/180

      (float)scale_down_factor＝cos(A+scope)/cos(scope)

图5和图6是FPGA的配置时序图与MCU和FPGA的连接图。微处理器MCU采用ATmega128，只需利用CPU的3个I/O线，就可按图5所指示的时序对FPGA进行配置。FPGA支持四种配置方案：JTAG/或边界扫描模式、SelectMAP/从并模式、主串模式、从串模式。PROM是用来存储FPGA的配置文件的，可通过JTAG口将FPGA的配置文件直接下载到PROM中。这里PROM采用Xilinx公司的XCF02S，用主串模式，由待配置的FPGA产生配置时钟CCLK来驱动外部串行PROM，从而读入配置数据。

本发明图像软件处理中，预处理采用Kaiser窗函数和Sinc函数滤波器进行滤波，并经过校正，校正采用行插值算法和ZEROPAD边缘锯齿校正方法，解决了校正范围与锯齿失真的矛盾问题，可以实现在-50度到+50度的垂直梯形校正范围内，肉眼无法发觉锯齿噪声。

硬件接口预留VGA，Video和S-Video接口。核心算法芯片FPGA芯片可采用XC3S400，单片机采用ATmega128，AD转换芯片采用ADI公司的AD9888，DA采用TI公司的THS8135，各芯片之间的信号通信采用I²C总线连接。

Claims (3)

1.一种投影仪梯形校正系统，在投影仪的视频流的输出端采用投影仪梯形校正系统进行图形处理，先经过AD转换电路转换成数字化信号，处理完成后以DA转换电路转换成模拟信号输出，其中图形处理的预处理采用Kaiser窗和Sinc函数滤波器进行滤波，校正采用行插值算法和ZEROPAD边缘锯齿校正，其特征是以FPGA芯片作为图像处理核心芯片，FPGA芯片与微处理器的数据与控制端口连接，由微处理器控制FPGA执行运算，微处理器附设有存储器、时钟和电源模块，由图像处理软件对视频信号处理，芯片之间的信号通信采用I²C总线连接。

2.由权利要求1所述的投影仪梯形校正系统，其特征是硬件接口预留VGA、Video和S-Video接口。

3.由权利要求1所述的投影仪梯形校正系统，其特征是核心算法芯片FPGA芯片采用XC3S400，微处理器采用ATmega128，AD转换芯片采用ADI公司的AD9888，DA采用Ti公司的THS8135，各芯片之间的信号通信采用I²C总线连接。

Images