CN102129416A - 一种数据通信命令表的配置存储系统及方法 - Google Patents
一种数据通信命令表的配置存储系统及方法 Download PDFInfo
- Publication number
- CN102129416A CN102129416A CN2010105748059A CN201010574805A CN102129416A CN 102129416 A CN102129416 A CN 102129416A CN 2010105748059 A CN2010105748059 A CN 2010105748059A CN 201010574805 A CN201010574805 A CN 201010574805A CN 102129416 A CN102129416 A CN 102129416A
- Authority
- CN
- China
- Prior art keywords
- data
- prom
- memory
- read
- communication command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提出了一种数据通信命令表的配置存储系统，该存储系统包括串行可编程只读存储器(PROM)、时序控制电路模块、映射随机存取存储器(RAM)以及数据总线接口芯片；时序控制电路模块和映射随机存取存储器(RAM)设置在数据总线接口芯片内；时序控制电路模块与串行可编程只读存储器(PROM)连接。本发明的一种数据通信命令表的配置存储方法，采用独立的串行可编程只读存储器(PROM)配置存储数据通信命令表，能保证高完整性、数据通信命令表修改、加载简单方便。
Description
技术领域
本发明属于计算机数据通信技术领域，涉及一种数据通信命令表的配置存储系统及方法。
背景技术
数据总线越来越广泛的被使用，许多实际计算机应用系统要求数据总线要有确定性，为保证确定性，数据总线往往采用数据通信命令表来控制其总线操作。目前，数据总线数据通信命令表的配置存储主要由外部并行接口的可编程只读存储器存储，如：闪速存储器(Flash Memory)、紫外线擦除的可编程只读存储器(ROM)等；或者由数据总线接口芯片内部主机可访问的随机存取存储器(RAM)配置存储。若采用外部并行接口的可编程只读存储器配置存储可保证数据通信命令表的完整性，但并行接口的可编程只读存储器的在线编程需要专用的电路，成本高；若采用数据总线接口芯片内部随机存取存储器(RAM)配置存储数据通信命令表，数据通信命令表需由主机写入内部随机存取存储器(RAM)中，如果主机发生故障，故障可能蔓延到数据通信命令表、进而影响整个数据总线通信网络，数据总线通信的完整性难以保证。
发明内容
为了解决背景技术中所存在的技术问题，本发明提出了一种数据通信命令表的配置存储方法，采用独立的串行可编程只读存储器(PROM)配置存储数据通信命令表，能保证高完整性、数据通信命令表修改、加载简单方便。
本发明的技术解决方案是：一种数据通信命令表的配置存储系统，其特殊之处在于：所述存储系统包括串行可编程只读存储器(PROM)、时序控制电路模块、映射随机存取存储器(RAM)以及数据总线接口芯片；所述时序控制电路模块和映射随机存取存储器(RAM)设置在数据总线接口芯片内；所述时序控制电路模块与串行可编程只读存储器(PROM)连接。
上述串行可编程只读存储器(PROM)包括JTAG接口，外部计算机通过此JTAG接口修改所述串行可编程只读存储器(PROM)的内容。
上述串行可编程只读存储器(PROM)是XC18V04、XCF32P或EP16。
一种数据通信命令表的配置存储方法，其特殊之处在于：所述方法包括以下步骤：
1)生成数据通信命令表存储格式的文件；
2)将生成的文件数据写入串行可编程只读存储器(PROM)；
3)由时序控制电路模块将写入串行可编程只读存储器(PROM)的数据通信命令表数据读出，并将读出的数据写入内部映射随机存取存储器(RAM)。
上述步骤2)中生成的文件数据写入串行可编程只读存储器(PROM)的具体步骤是：
2.1)运行于外部调试计算机上的编程软件加载数据通信命令表存储格式文件；
2.2)外部调试计算机控制外部JTAG接口调试设备将数据通信命令表数据写入串行可编程只读存储器(PROM)；同时将串行可编程只读存储器(PROM)的数据输出模式设置为并行输出模式。
上述步骤3)中将写入串行可编程只读存储器(PROM)的数据读操作与内部映射随机存取存储器(RAM)写操作的具体步骤是：
3.1)进入准备状态，时序控制电路模块在此状态下对外部串行可编程只读存储器(PROM)输出片选使能信号PROM_CE和输出使能信号PROM_OE；
3.2)时序控制电路模块开始向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，同时从串行可编程只读存储器(PROM)的数据输出信号线PROM_DATA[7:0]上读取8位数据并缓存；
3.3)时序控制电路模块继续向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，读取第2个8位数据并缓存；
3.4)时序控制电路模块得到第3个8位数据并缓存，进入读写状态；
3.5)时序控制电路模块获取第4个8位数据，将得到的4个8位数据组合成16位或32位数据；
3.6)时序控制电路模块向内部映射随机存取存储器(RAM)输出写控制信号TAB_WE、写地址信号TAB_ADDR[n:0]和数据信号TAB_DATA[32/16:0]，将数据写入内部映射随机存取存储器(RAM)；
3.7)时序控制电路模块对写入的数据进行校验和计算并缓存；
3.8)时序控制电路模块判断是否需读取后续数据，若需要，增加写地址，返回步骤3.1)继续进行。
上述步骤3)之后还包括有步骤4)时序控制电路模块进入数据校验状态，检查中间记录的标志数据、比对校验和数据、对加载过程和数据通信命令表的完整性进行检查，并产生TAB_DONE信号。
上述数据通信命令表存储格式的文件是串行可编程只读存储器(PROM)可以进行编程处理的Intel MCS-86 Hex Object格式文件。
上述步骤3.3)中时钟信号PROM_CLK的频率是20MHz-30MHz。
本发明采用独立的串行可编程只读存储器(PROM)配置存储数据通信命令表，能保证高完整性；串行可编程只读存储器(PROM)带有JTAG接口，数据通信命令表修改、加载简单方便；另外，与FLASH相比，串行可编程只读存储器(PROM)成本低廉。
附图说明
图1是本发明的结构示意图；
图2是本发明中数据通信命令表文件格式示意图；
图3是本发明时序控制电路模块工作流程图；
图4是本发明时序控制电路模块工作时序图。
具体实施方式
参见图1，本发明是一种数据通信命令表的配置存储系统及方法，该系统包括串行可编程只读存储器(PROM)1、时序控制电路模块2、映射随机存取存储器(RAM)3，串行可编程只读存储器(PROM)1在数据总线接口芯片4外部存贮数据通信命令表；在数据总线接口芯片4内部嵌入时序控制电路模块2和映射随机存取存储器(RAM)3；数据总线接口芯片4上电或复位后，时序控制电路模块2自动将外部串行可编程只读存储器(PROM)1中的调度表搬到内部的映射随机存取存储器(RAM)3中并进行CRC校验和完整性检查，完成后数据总线接口芯片4按数据通信命令表执行相应的总线操作。串行可编程只读存储器(PROM)1带有JTAG接口；型号为XC18V04、XCF32P或EP16等带有JTAG编程接口的器件，外部计算机5通过此JTAG接口修改串行可编程只读存储器(PROM)1的内容。时序控制电路模块2是一包含状态机的复杂时序逻辑电路，实现数据通信命令表自加载；映射随机存取存储器(RAM)3是嵌入的单端口随机存取存储器(RAM)；数据通信命令表文件格式采用Intel MCS-86HexObject文件格式。时序控制电路模块2可根据外接串行可编程只读存储器(PROM)1特性通过外部引脚设置读时钟，时钟频率在一定范围内可变(如：20MHz-30MHz)，由时序控制电路模块2内部的锁相环电路子模块(PLL)21来实现。
参见图2，本发明中数据通信命令表数据的目标码表示采用Intel MCS-86Hex Object格式，数据通信命令表存储格式文件后缀名为：“.mcs”，文件为美国标准信息交换标准码(ASCII)的文本形式，文件分为若干段，每段存放64K字节的数据，不足部分要用00填充。每行数据都要校验，校验和部分的二进制数同此行其他二进制数相加结果的低字节为0，其他二进制数指校验和以前所有字节，包括规定部分和偏移地址。
本发明中的数据通信命令表的配置存储方法，包括以下步骤：
1)生成数据通信命令表存储格式的文件；
2)将生成的文件数据写入串行可编程只读存储器(PROM)；具体步骤是：
2.1)运行与外部调试计算机5上的编程软件加载数据通信命令表存储格式文件；
2.2)外部调试计算机5控制外部JTAG接口调试设备6将数据通信命令表数据写入串行可编程只读存储器(PROM)1；同时将串行可编程只读存储器(PROM)1的数据输出模式设置为并行输出模式。
3)时序控制电路模块2将已写入串行可编程只读存储器(PROM)的数据通信命令表数据进行读操作；具体步骤参见图3；本发明中时序控制电路模块2在工作时的时序图参见图4：
3.1)进入准备状态，时序控制电路模块2在此状态下对外部串行可编程只读存储器(PROM)1输出片选使能信号PROM_CE和输出使能信号PROM_OE；
3.2)时序控制电路模块2开始向串行可编程只读存储器(PROM)1发送驱动时钟信号PROM_CLK，同时从串行可编程只读存储器(PROM)1的数据输出信号线PROM_DATA[7:0]上读取8位数据并缓存；
3.3)时序控制电路模块2继续向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，读取第2个8位数据并缓存；
3.4)时序控制电路模块2得到第3个8位数据并缓存，进入读写状态；
3.5)时序控制电路模块2获取第4个8位数据，将得到的4个8位数据组合成16位或32位数据；
3.6)时序控制电路模块2向内部映射随机存取存储器(RAM)3输出写控制信号TAB_WE、写地址信号TAB_ADDR[n:0]和数据信号TAB_DATA[32/16:0]，将数据写入内部映射随机存取存储器(RAM)3；
3.7)时序控制电路模块2对写入的数据进行校验和计算并缓存；
3.8)时序控制电路模块2判断是否需读取后续数据，若需要，增加写地址，返回步骤3.1)继续进行。
4)时序控制电路模块2进入数据校验状态，检查中间记录的标志数据、比对校验和数据、对加载过程和数据通信命令表的完整性进行检查，若未检测到错误，将产生TAB_DONE指示信号。
Claims (9)
1.一种数据通信命令表的配置存储系统，其特征在于：所述存储系统包括串行可编程只读存储器(PROM)、时序控制电路模块、映射随机存取存储器(RAM)以及数据总线接口芯片；所述时序控制电路模块和映射随机存取存储器(RAM)设置在数据总线接口芯片内；所述时序控制电路模块与串行可编程只读存储器(PROM)连接。
2.根据权利要求1所述的数据通信命令表的配置存储系统，其特征在于：所述串行可编程只读存储器(PROM)包括JTAG接口，外部计算机通过此JTAG接口修改所述串行可编程只读存储器(PROM)的内容。
3.根据权利要求2所述的数据通信命令表的配置存储方法，其特征在于：所述串行可编程只读存储器(PROM)是XC18V04、XCF32P或EP16。
4.一种数据通信命令表的配置存储方法，其特征在于：所述方法包括以下步骤：
1)生成数据通信命令表存储格式的文件；
2)将生成的文件数据写入串行可编程只读存储器(PROM)；
3)由时序控制电路模块将写入串行可编程只读存储器(PROM)的数据通信命令表数据读出，并将读出的数据写入内部映射随机存取存储器(RAM)。
5.根据权利要求4所述的数据通信命令表的配置存储方法，其特征在于：所述步骤2)中生成的文件数据写入串行可编程只读存储器(PROM)的具体步骤是：
2.1)加载数据通信命令表存储格式文件；
2.2)通过JTAG接口将数据通信命令表数据写入串行可编程只读存储器(PROM)；同时将串行可编程只读存储器(PROM)的数据输出模式设置为并行输出模式。
6.根据权利要求5所述的数据通信命令表的配置存储方法，其特征在于：所述步骤3)中将写入串行可编程只读存储器(PROM)的数据读操作与内部映射随机存取存储器(RAM)写操作的具体步骤是：
3.1)进入准备状态，时序控制电路模块在此状态下对外部串行可编程只读 存储器(PROM)输出片选使能信号PROM_CE和输出使能信号PROM_OE；
3.2)时序控制电路模块开始向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，同时从串行可编程只读存储器(PROM)的数据输出信号线PROM_DATA[7:0]上读取8位数据并缓存；
3.3)时序控制电路模块继续向串行可编程只读存储器(PROM)发送驱动时钟信号PROM_CLK，读取第2个8位数据并缓存；
3.4)时序控制电路模块得到第3个8位数据并缓存，进入读写状态；
3.5)时序控制电路模块获取第4个8位数据，将得到的4个8位数据组合成16位或32位数据；
3.6)时序控制电路模块向内部映射随机存取存储器(RAM)输出写控制信号TAB_WE、写地址信号TAB_ADDR[n:0]和数据信号TAB_DATA[32/16:0]，将数据写入内部映射随机存取存储器(RAM)；
3.7)时序控制电路模块对写入的数据进行校验和计算并缓存；
3.8)时序控制电路模块判断是否需读取后续数据，若需要，增加写地址，返回步骤3.1)继续进行。
7.根据权利要求4或5或6所述的数据总线数据通信命令表的存储方法，其特征在于：所述步骤3)之后还包括有步骤4)时序控制电路模块进入数据校验状态，检查中间记录的标志数据、比对校验和数据、对加载过程和数据通信命令表的完整性进行检查，并产生TAB_DONE信号。
8.根据权利要求4所述的数据总线数据通信命令表的存储方法，其特征在于：所述数据通信命令表存储格式的文件是串行可编程只读存储器(PROM)可以进行编程处理的Intel MCS-86Hex Object格式文件。
9.根据权利要求6所述的数据总线数据通信命令表的存储方法，其特征在于：所述步骤3.3)中时钟信号PROM_CLK的频率是20MHz-30MHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105748059A CN102129416A (zh) | 2010-12-07 | 2010-12-07 | 一种数据通信命令表的配置存储系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105748059A CN102129416A (zh) | 2010-12-07 | 2010-12-07 | 一种数据通信命令表的配置存储系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102129416A true CN102129416A (zh) | 2011-07-20 |
Family
ID=44267502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105748059A Pending CN102129416A (zh) | 2010-12-07 | 2010-12-07 | 一种数据通信命令表的配置存储系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102129416A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103577205A (zh) * | 2012-07-26 | 2014-02-12 | 中国航空工业集团公司第六三一研究所 | 基于mcs文件的arinc659芯片加载方法 |
| CN105490857A (zh) * | 2015-12-11 | 2016-04-13 | 中国航空工业集团公司西安航空计算技术研究所 | 一种fc网络设备逻辑远程升级系统 |
| CN111679927A (zh) * | 2020-05-29 | 2020-09-18 | 中国航空工业集团公司西安航空计算技术研究所 | 一种余度重构的容错计算机 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1049924A (zh) * | 1989-08-31 | 1991-03-13 | 横河电机株式会社 | 线计算机 |
| CN1862363A (zh) * | 2005-12-15 | 2006-11-15 | 南京大学 | 投影仪梯形校正系统 |
| CN101363900A (zh) * | 2007-09-30 | 2009-02-11 | 北京华大泰思特半导体检测技术有限公司 | 一种对fpga器件进行测试的方法 |
| CN101783812A (zh) * | 2009-12-01 | 2010-07-21 | 深圳市蓝韵实业有限公司 | 一种基于网络的fpga配置系统及配置方法 |
-
2010
- 2010-12-07 CN CN2010105748059A patent/CN102129416A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1049924A (zh) * | 1989-08-31 | 1991-03-13 | 横河电机株式会社 | 线计算机 |
| CN1862363A (zh) * | 2005-12-15 | 2006-11-15 | 南京大学 | 投影仪梯形校正系统 |
| CN101363900A (zh) * | 2007-09-30 | 2009-02-11 | 北京华大泰思特半导体检测技术有限公司 | 一种对fpga器件进行测试的方法 |
| CN101783812A (zh) * | 2009-12-01 | 2010-07-21 | 深圳市蓝韵实业有限公司 | 一种基于网络的fpga配置系统及配置方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王宏斌: "PCI总线专用接口芯片的FPGA实现", 《遥控遥测》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103577205A (zh) * | 2012-07-26 | 2014-02-12 | 中国航空工业集团公司第六三一研究所 | 基于mcs文件的arinc659芯片加载方法 |
| CN103577205B (zh) * | 2012-07-26 | 2018-02-02 | 中国航空工业集团公司第六三一研究所 | 基于mcs文件的arinc659芯片加载方法 |
| CN105490857A (zh) * | 2015-12-11 | 2016-04-13 | 中国航空工业集团公司西安航空计算技术研究所 | 一种fc网络设备逻辑远程升级系统 |
| CN105490857B (zh) * | 2015-12-11 | 2019-05-28 | 中国航空工业集团公司西安航空计算技术研究所 | 一种fc网络设备逻辑远程升级系统 |
| CN111679927A (zh) * | 2020-05-29 | 2020-09-18 | 中国航空工业集团公司西安航空计算技术研究所 | 一种余度重构的容错计算机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101957726B (zh) | 双列直插式存储模块中的相变存储器 | |
| US8225067B2 (en) | Multilevel cell NAND flash memory storage system, and controller and access method thereof | |
| US8489907B2 (en) | Method of selective power cycling of components in a memory device independently by reducing power to a memory array or memory controller | |
| US9940189B2 (en) | Method and system for data rebuilding and memory control circuit unit thereof | |
| US20210011629A1 (en) | Memory device | |
| CN106484316A (zh) | 用来管理一记忆装置的方法以及记忆装置与控制器 | |
| CN106681654A (zh) | 映射表载入方法与存储器存储装置 | |
| US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| CN106681652A (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN102169463A (zh) | 一种基于iic总线的制造信息的获取方法和设备 | |
| CN102915209B (zh) | 一种存储控制芯片、存储设备及其系统数据写入方法 | |
| CN103106155B (zh) | 存储器储存装置、存储器控制器与其数据传输方法 | |
| CN102129416A (zh) | 一种数据通信命令表的配置存储系统及方法 | |
| CN106959818A (zh) | 数据写入方法、内存控制电路单元与内存储存装置 | |
| CN103218308B (zh) | 缓冲存储器管理方法、存储器控制器与存储器储存装置 | |
| CN101488465B (zh) | 一种芯片特征配置方法及芯片 | |
| CN101339812B (zh) | 存储装置测试设备 | |
| CN102543215B (zh) | 一种基于ARM控制器的Nand FLASH智能检测方法 | |
| US8832358B2 (en) | Data writing method, memory controller and memory storage apparatus | |
| US11609822B2 (en) | Data storing method, memory control circuit unit and memory storage device | |
| CN102034543B (zh) | 在单任务中实现同时烧写多片nandflash的方法 | |
| CN102591738B (zh) | 数据管理方法、存储器控制器与嵌入式存储器储存装置 | |
| CN101533372B (zh) | 数据存取系统 | |
| CN103377103A (zh) | 存储数据测试方法、装置及系统 | |
| US10579306B1 (en) | Memory management method and storage controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110720 |