CN102543215B - 一种基于ARM控制器的Nand FLASH智能检测方法 - Google Patents

Abstract

一种基于ARM控制器的Nand FLASH智能检测方法，包括：1)将主控ARM的GPIO分组，分别对应闪存芯片的数据总线、地址总线和控制总线，并进行配置；2)用主控的GPIO模拟Nand FLASH的读写时序，由ARM控制器读出闪存芯片的芯片ID及坏块信息；3)ARM控制器整理出一个数据列表；坏片判断标准为芯片中坏块的个数；4)用检测出的坏块个数与数据列表中相对应的值比较，判定是否为坏片等步骤。本发明具有硬件电路简单稳定，外围电路少，指令运行快、一次可检测多片，且不需要外加驱动电路、软件代码少，执行效率高以及兼容的芯片种类多，并且新的芯片出来之后只需要改动很小的代码就能兼容的优点。

Description

一种基于ARM控制器的Nand FLASH智能检测方法

技术领域

本发明涉及一种基于ARM控制器的Nand FLASH的智能检测方法。具体涉及一种通过一款低成本ARM控制器完成对Nand FLASH的ID信息、坏块数、电气特性的智能检测。

背景技术

FLASH全名叫做FLASH Memory，属于非易失性存储设备(Non-volatileMemory Device)，与此相对应的是易失性存储设备(Volatile Memory Device)。Nand FLASH是FLASH中应用较为广泛的一种，Nand FLASH设计中，读取ID，意思是读取芯片的ID信息，这里读取的ID中，是读取多个字节，一般最少是4个，新的芯片支持5个甚至更多，从这些字节中，可以解析出很多相关的信息。同时读出厂家指定区的数据可以检测出坏块的信息。

常用的Nand FLASH检测都是基于FPGA或CPLD完成，或者在Nand FLASH已经被做成U盘或硬盘后用上位机软件进行检测。前一种实现起来比较复杂，且灵活性不好，并且需要完成上位机软件的编写，后一种方法检测比较方便，但需要频繁更换Nand FLASH和量产Nand FLASH。本身就对FLASH产生损伤，直接造成产品寿命的降低。

发明内容

本发明是一种基于ARM控制器的Nand FLASH智能检测方法，该方法由ARM控制器模拟Nand FLASH时序完成Nand FLASH检测，能检测出详细的芯片信息、坏块信息和电气特性。

具有硬件电路简单稳定、一次性检测数量多、USB供电方便、软件代码简练、执行效率高等优点。

本发明的技术方案是：

一种基于ARM控制器的Nand FLASH智能检测方法，其特殊之处在于，该方法包括：

1)首先，将主控ARM的GPIO分组，分别对应闪存芯片的数据总线、地址总线和控制总线，并进行配置；

2)用主控的GPIO模拟Nand FLASH的读写时序，由ARM控制器读出闪存芯片的芯片ID及坏块信息；

3)ARM控制器整理出一个数据列表，用以存储各个闪存芯片的坏片判断标准；所述坏片判断标准为芯片中坏块的个数；

4)用检测出的坏块个数与数据列表中相对应的值比较，判定是否为坏片；

5)由于ARM接口电平兼容LVTTL及LVCOMS接口标准，电气特性完全兼容NandFLASH，在完成功能检测的同时，检测Nand FLASH的电气特性；

所述用主控的GPIO模拟Nand FLASH的读写时序具体是：

a首先为发命令字，先将地址锁存信号和读使能信号禁止，使能命令锁存信号，为了稳定锁存信号，在使能之前通过GPIO将命令字发送到芯片的数据线，将写使能信号使能，并使其在触发后保持一段时间；

b发送要读信息的地址，此时将命令锁存禁止而将地址锁存使能，发送地址，同时将写信号使能，并使其在触发后保持一段时间；

c将命令锁存和地址锁存都禁止，读信号使能，从而在GPIO将指定的数据就会读出。

上述ARM控制器整理出一个数据列表具体是：

定义了一个保存芯片信息的结构体指针和一个指定扇区的索引；能在扇区任意位置读取的任意数据。

上述ARM控制器包括单片机及PowerPC微处理器。

本发明的优点在于：

1、硬件电路简单稳定，外围电路少，指令运行快。

由于ARM芯片集成度高，管脚兼容性好，不需要加转换电路所以硬件电路少且稳定；另外由于ARM芯片采用精简指令集，指令周期短，指令运行速度快

2、一次可检测多片，且不需要外加驱动电路。

由于在检测时可以将多个芯片一次放入后，多管脚的ARM控制器上有多个数据线和控制线，而FLASH只需要少量的数据线和控制线，所以可以一次检测多路的FLASH芯片；此外此ARM芯片的管脚有多种输出方式，且输出电流大，足以驱动各种FLASH芯片。

3、软件代码少，执行效率高。

由于ARM本身指令的优点和速度优势，再加上优化的代码，使得代码量很少，且效率很高。

4、兼容的芯片种类多，并且新的芯片出来之后只需要改动很小的代码就能兼容。

软件程序定义了一个保存芯片信息的结构体指针和一个指定扇区的索引，另外整理了多片Nand FLASH芯片的ID信息和坏块检测信息并整理成一个可供用户调用的头文件和一个可调用的函数库；因而可以兼容多种Nand FLASH芯片。

附图说明

图1为本发明实现硬件框图。

具体实施方式

参见图1，

1)首先，将主控ARM的GPIO分组，分别对应闪存芯片(Nand FLASH)的数据总线、地址总线和控制总线，并进行寄存器配置。

2)用主控的GPIO模拟Nand FLASH的读写时序，读出闪存芯片的芯片ID及坏块信息。

3)整理出一个数据列表，用以存储各个Nand FLASH的坏片判断标准，具体为芯片中坏块的个数。

4)用检测出的坏块个数与数据列表中相对应的值比较，判定是否为坏片。

本发明的特点在于：

ARM的选择和GPIO灵活配置，将GPIO灵活的配置成为三总线，每条总线可以灵活的配置成不同的电路特性；

其次优化的数据结构，定义了一个保存芯片信息的结构体指针和一个指定扇区的索引。可以将在扇区任意位置读取的任意数据。使软件的兼容性非常高。

本发明的硬件为：一种新颖的ARM控制器，直接将GPIO对应于Nand FLASH的管脚。并有USB接口供电和上位机输出，此外还有串口用于调试和打印结果。

Claims (3)

1.一种基于ARM控制器的Nand FLASH智能检测方法，其特征在于，该方法包括：

1)首先，将主控ARM的GPIO分组，分别对应闪存芯片的数据总线、地址总线和控制总线，并进行配置；

2)用主控的GPIO模拟Nand FLASH的读写时序，由ARM控制器读出闪存芯片的芯片ID及坏块信息；

3)ARM控制器整理出一个数据列表，用以存储各个闪存芯片的坏片判断标准；所述坏片判断标准为芯片中坏块的个数；

4)用检测出的坏块个数与数据列表中相对应的值比较，判定是否为坏片；

5)由于ARM接口电平兼容LVTTL及LVCOMS接口标准，电气特性完全兼容NandFLASH，在完成功能检测的同时，检测Nand FLASH的电气特性；

所述用主控的GPIO模拟Nand FLASH的读写时序具体是：

a首先为发命令字，先将地址锁存信号和读使能信号禁止，使能命令锁存信号，为了稳定锁存信号，在使能之前通过GPIO将命令字发送到芯片的数据线，将写使能信号使能，并使其在触发后保持一段时间；

b发送要读信息的地址，此时将命令锁存禁止而将地址锁存使能，发送地址，同时将写信号使能，并使其在触发后保持一段时间；

c将命令锁存和地址锁存都禁止，读信号使能，从而在GPIO将指定的数据就会读出。

2.根据权利要求1所述基于ARM控制器的Nand FLASH智能检测方法，其特征在于，所述ARM控制器整理出一个数据列表具体是：

定义了一个保存芯片信息的结构体指针和一个指定扇区的索引；能在扇区任意位置读取的任意数据。

3.根据权利要求2所述基于ARM控制器的Nand FLASH智能检测方法：所述ARM控制器包括单片机及PowerPC微处理器。